CN112069669B - 一种基于fpga的mmc实时仿真设计方法、实时仿真器 - Google Patents

Abstract

本发明公开了一种基于FPGA的MMC实时仿真设计方法，在基于FPGA的实时仿真器中，建立基于戴维南等效的MMC实时仿真模型；其中，所述基于FPGA的实时仿真器包括桥臂解算单元和子模块解算单元，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源和电流，所述子模块解算单元计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源和戴维南等效电阻，根据预设的仿真步长完成每一次实时仿真，并在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。本发明还公开了基于FPGA的实时仿真器，采用本发明实施例，基于FPGA实现对更高电平数的MMC的实时仿真，能够保证对MMC模型高效精确求解，且有效提升实时仿真器的资源利用率。

Description

一种基于FPGA的MMC实时仿真设计方法、实时仿真器

技术领域

本发明涉及电气系统仿真技术领域，尤其涉及一种基于FPGA的MMC实时仿真设计方法、实时仿真器。

背景技术

凭借开关频率低、谐波特性好、可扩展性强等独特优势，MMC(Modular MultilevelConverter，模块化多电平换流器)已成为柔性直流输电系统的首选拓扑，并被广泛应用于国内外数项柔性直流工程。MMC的接入使得电气系统的动态特性更加复杂，针对传统电网的稳态仿真分析已不能满足需求，需要借助精细的暂态仿真来深入了解MMC系统的运行机理与动态特征。

要实现快速电磁暂态仿真仍然需要采用实时仿真的手段，特别是对MMC在长时间尺度下的细粒度仿真。实时仿真具备硬件在环的能力，通过将MMC实时仿真器与控保装置连接，可以对各种控制策略和保护方案开展近乎工程实际的无损化有效验证，对MMC系统的技术创新、算法测试、设备研发具有重要意义。

在现有的实时仿真方法中，通常采用基于常规CPU处理器或DSP等串行硬件的实时仿真器进行计算求解。然而，在实施本发明过程中，发明人发现现有技术至少存在如下问题：由于电气系统输送电压等级的提升，工程应用中MMC每个桥臂往往由数百个子模块级联而成，每个子模块又包含若干电力电子器件，导致整个MMC中存在成百上千个电力电子开关，这使得系统的解算维度特别巨大。而实时仿真要求高阶线性方程组求解必须在一个仿真步长内完成，繁杂的解算任务必然导致仿真步长的增大，这将对MMC模型的求解精度带来一定影响。这种仿真精度与求解规模之间的矛盾给MMC实时仿真平台带来了极大的考验。基于常规CPU处理器或DSP等串行硬件的实时仿真器囿于处理速度和物理结构的限制，在较小的仿真步长下实现MMC实时仿真计算的能力较为有限。

发明内容

本发明实施例的目的是提供一种基于FPGA的MMC实时仿真设计方法、实时仿真器，通过基于FPGA实现对更高电平数的MMC的实时仿真，能够保证对MMC模型高效精确求解，且有效提升实时仿真器的资源利用率。

为实现上述目的，本发明实施例提供了一种基于FPGA的MMC实时仿真设计方法，包括：

在基于FPGA的实时仿真器中，建立基于戴维南等效的MMC实时仿真模型；其中，所述基于FPGA的实时仿真器包括桥臂解算单元和子模块解算单元；

在所述基于FPGA的实时仿真器初始化并启动仿真之后，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元；

所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元，以使所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m；

在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。

作为上述方案的改进，若当前仿真步长下的实时仿真不是首次仿真，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

所述基于FPGA的实时仿真器计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，计算得到当前仿真步长下所有桥臂的电压u_arm，m；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_arm，m为第m个MMC桥臂的电流，m≤M且为正整数，M为MMC的桥臂总数；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，N为MMC桥臂中的级联子模块的数量；u_arm，m为第m个MMC桥臂的电压；e_arm，m为第m个MMC桥臂的戴维南等效电压源；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

作为上述方案的改进，所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，具体包括：

所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

作为上述方案的改进，若当前仿真步长下的实时仿真不是首次仿真，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m，具体为：

所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_h，arm，m为第m个MMC桥臂的历史项电流源，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

本发明实施例还提供了一种基于FPGA的实时仿真器，包括：仿真模型建立模块、仿真模型求解模块和仿真结果输出模块；其中，所述仿真模型求解模块包括桥臂解算单元和子模块解算单元；

所述仿真模型建立模块，用于建立基于戴维南等效的MMC实时仿真模型；

所述桥臂解算单元用于在所述基于FPGA的实时仿真器初始化并启动仿真之后，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元；

所述子模块解算单元用于根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元，以使所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m；

所述仿真结果输出模块，用于在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。

作为上述方案的改进，若当前仿真步长下的实时仿真不是首次仿真，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

所述基于FPGA的实时仿真器计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，计算得到当前仿真步长下所有桥臂的电压u_arm，m；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_arm，m为第m个MMC桥臂的电流，m≤M且为正整数，M为MMC的桥臂总数；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，N为MMC桥臂中的级联子模块的数量；u_arm，m为第m个MMC桥臂的电压；e_arm，m为第m个MMC桥臂的戴维南等效电压源；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

作为上述方案的改进，所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，具体包括：

所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

作为上述方案的改进，若当前仿真步长下的实时仿真不是首次仿真，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m，具体为：

所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_h，arm，m为第m个MMC桥臂的历史项电流源，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

与现有技术相比，本发明公开的一种基于FPGA的MMC实时仿真设计方法、实时仿真器，采用流水线技术对MMC所有子模块的戴维南等效模型进行求解，然后将每个桥臂上的所有子模块串联叠加，进而生成桥臂的戴维南等效支路，最后以流水线形式对其进行仿真求解。本发明实施例能够实现对更高电平数的MMC的实时仿真，不会额外占用更多FPGA上的硬件资源。因此，在保证MMC模型高效精确求解的同时，有效提升了实时仿真器的资源利用率，为基于较小仿真步长下更高电平的MMC实时仿真奠定了基础。

附图说明

图1是本发明实施例一提供的一种基于FPGA的MMC实时仿真设计方法的步骤示意图；

图2是本发明实施例一中一种实施方式下的MMC实时仿真设计方法的流程示意图；

图3是25电平双端MMC测试系统的拓扑图；

图4是MMC₂的A相输出电流仿真结果对比图；

图5是双端MMC系统直流侧电压仿真结果对比图；

图6是MMC₁的A相输出电流的相对误差曲线图；

图7是本发明实施例二提供的一种基于FPGA的实时仿真器的结构示意图；

图8是本发明实施例二中仿真模型求解模块的硬件设计图；

图9是本发明实施例二中桥臂解算单元的硬件设计图；

图10是本发明实施例二中子模块解算单元的硬件设计图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图1，是本发明实施例一提供的一种基于FPGA的MMC实时仿真设计方法的步骤示意图。本发明实施例一提供的一种基于FPGA的MMC实时仿真设计方法，适用于MMC以及含MMC的柔性直流输电系统的暂态实时仿真，并通过基于FPGA的实时仿真器执行，包括以下步骤S1至S4：

S1、在基于FPGA的实时仿真器中，建立基于戴维南等效的MMC实时仿真模型；其中，所述基于FPGA的实时仿真器包括桥臂解算单元和子模块解算单元。

在本发明实施例中，确定基于戴维南等效的MMC实时仿真模型的计算公式，进而在基于FPGA的实时仿真器中针对所述MMC实时仿真模型进行建模。基于戴维南等效的MMC实时仿真模型的计算公式为：

其中，

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

i_arm，m和u_arm，m分别表示第m个MMC桥臂的电流和电压，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量，N≥1且为正整数；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别表示第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数；u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源；i_h，arm，m为第m个MMC桥臂的历史项电流源；

R_smeq，m，n和e_smeq，m，n的计算公式为：

e_ceq，m，n(t-Δt)＝R_c，m，ni_c，m，n(t-Δt)+u_c，m，n(t-Δt)；

u_c，m，n(t-Δt)＝R_c，m，ni_c，m，n(t-Δt)+e_ceq，m，n(t-2Δt)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

进一步地，在所述基于FPGA的实时仿真器中，划分桥臂解算单元和子模块解算单元实现对所述MMC实时仿真模型的求解。具体地，桥臂解算单元用于计算MMC中M个桥臂的电流i_arm，m和历史项电流源i_h，arm，m；子模块解算单元用于计算MMC中MN个子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n。由于桥臂电流i_arm，m和历史项电流源i_h，arm，m，与子模块的戴维南等效电阻R_smeq，m，n和戴维南等效电压源e_smeq，m，n的具体求解过程不同，因此在所述基于FPGA的实时仿真器中开辟独立的计算资源，分别建立桥臂解算单元和子模块解算单元。

S2、在所述基于FPGA的实时仿真器初始化并启动仿真之后，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元。

在进行MMC实时仿真之前，针对含MMC的待仿真电气系统，将所述电气系统的节点电导矩阵的逆矩阵G^-1、待仿真系统的拓扑结构以及各种电气元件的参数信息下载至基于FPGA的实时仿真器中，以初始化实时仿真器。同时，预先设置仿真步长Δt，以使每一次实时仿真的仿真时长为Δt。例如在当前仿真步长下，在初始仿真时刻为t时启动仿真，而在当前仿真步长仿真结束时的仿真时刻为t＝t+Δt，则下一仿真步长的初始仿真时刻即为t＝t+Δt。

在仿真时刻为t＝0时启动仿真，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m。并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元。

在一种实施方式下，若当前仿真步长下的实时仿真不是首次仿真时，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

通过所述基于FPGA的实时仿真器中预设的电气元件解算单元计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，对应相减后计算得到当前仿真步长下所有桥臂的电压u_arm，m；m＝1，2，…，M；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，t为当前仿真时刻，Δt为MMC的仿真步长，则t-Δt即为上一仿真步长的仿真时刻。

进一步地，在仿真时刻为t＝0，也即启动仿真时，所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt).

需要说明的是，在当前仿真步长下的实时仿真为针对所述待仿真电气系统的首次仿真时，则通过对所述MMC实时仿真模型中的相应参数，如戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n、桥臂的电压u_arm，m、桥臂的串联补偿受控电压源u_comp，m、桥臂限流电感的历史项电流源i_h，L，m等参数进行初始化，从而计算得到首次仿真步长下的MMC中所有桥臂的电流i_arm，m和历史项电流源i_h，arm，m。

S3、所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元，以使所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m。

具体地，所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t).

进一步地，所述子模块解算单元将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元。

所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m。每一次的实时仿真以预设的仿真步长Δt进行划分，从而实现对所述MMC实时仿真模型在每一仿真步长下的仿真计算。

需要说明的是，若当前仿真步长下的仿真已完成，而仿真时长未达到Δt，则所述基于FPGA的实时仿真器待机至满足仿真步长Δt，再进行下一仿真步长的仿真计算。

S5、在当前的仿真时刻达到预设的仿真结束时刻T时，输出所述MMC实时仿真模型的仿真结果。

预先设置一个仿真结束时刻T。判断当前仿真时刻是否推进到所述仿真结束时刻，若是，则实时仿真结束，输出所述MMC实时仿真模型的仿真结果。若否，则继续下一仿真步长的仿真。

本发明实施例一提供了一种基于FPGA的MMC实时仿真设计方法，采用流水线技术对MMC所有子模块的戴维南等效模型进行求解，然后将每个桥臂上的所有子模块串联叠加，进而生成桥臂的戴维南等效支路，最后以流水线形式对其进行仿真求解。本发明实施例能够实现对更高电平数的MMC的实时仿真，不会额外占用更多FPGA上的硬件资源。因此，在保证MMC模型高效精确求解的同时，有效提升了实时仿真器的资源利用率，为基于较小仿真步长下更高电平的MMC实时仿真奠定了基础。

参见图2，是本发明实施例一中一种实施方式下的MMC实时仿真设计方法的流程示意图。在本发明实施方式下，首先确定基于戴维南等效的MMC实时仿真模型的计算公式。接着，针对MMC的实时仿真模型在FPGA中进行建模，划分为桥臂解算单元和子模块解算单元两部分，桥臂解算单元用于计算MMC中M个桥臂的电流和历史项电流源；子模块解算单元用于计算MMC中MN个子模块的戴维南等效电压源和戴维南等效电阻。

针对含MMC的待仿真电气系统，将系统的节点电导矩阵的逆矩阵G^-1、待仿真系统的拓扑结构以及各种电气元件的参数信息下载至基于FPGA的实时仿真器中，初始化实时仿真器，在仿真时刻为t＝0时启动仿真，并将仿真时间向前推进一个步长，即t＝t+Δt。

子模块解算单元依次求解所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，m＝1，2，…，M，n＝1，2，…，N，并将MN个子模块的戴维南等效电压源和戴维南等效电阻发送至桥臂解算单元，桥臂解算单元依次求解所有桥臂的历史项电流源i_h，arm，m，m＝1，2，…，M；同时，实时仿真器求解其它电气元件的历史项电流源，形成系统历史项电流源列向量i_h。基于公式u_n＝G^-1i_h计算系统的节点电压列向量u_n，获取M个MMC桥臂的首末节点电压，对应相减后得到所有桥臂的电压u_arm，m，m＝1，2，…，M。

桥臂解算单元依次求解所有桥臂的电流i_arm，m，m＝1，2，…，M，并将M个MMC桥臂的电流发送至子模块解算单元；子模块解算单元依次求解所有子模块的直流电容电压u_c，m，n，m＝1，2，…，M，n＝1，2，…，N；采用冒泡法同时对M个MMC桥臂的子模块电容电压进行排序后，生成所有子模块的触发信号，所述触发信号用于触发子模块导通或关断，便于子模块解算单元获取子模块导通时的电阻值R_on或关断时的电阻值R_off；同时，基于FPGA的实时仿真器更新其他电气元件的支路电压和电流。

判断物理时间是否达到仿真时间t，如达到仿真时间t，则判断仿真时刻是否推进到仿真结束时刻T，否则实时仿真器待机至仿真时间t后，判断仿真时刻是否推进到仿真结束时刻T。在判断仿真时刻是否推进到仿真结束时刻T时，如已推进到仿真结束时刻T，则仿真结束，否则将仿真时间向前推进一个步长，进入下一仿真步长的实时仿真。

在一种实施方式下，现以基于FPGA和基于PSCAD进行的MMC实时仿真进行比较，以验证本发明实施例提供的MMC实时仿真设计方法的正确性和有效性。

本发明实施例的执行环境为Stratix VGX FPGA官方开发板。开发板配有StratixV系列5SGSMD5K2F40C2的FPGA芯片，该芯片包含457000个逻辑单元，172600个自适应逻辑模块，容量为39Mbits的嵌入式存储器，3180个18x18-bits的专用乘法器，24个PLL以及864个I/O。除了5SGSMD5K2F40C2芯片，开发板还提供了多个频率的时钟电路，3个用户可配置按钮，大量外部存储器，PCI Express插槽，10/100/1000Ethernet接口等外围电路。整个MMC实时仿真器通过频率为125MHz的时钟进行驱动。

本发明实施例提供的测试算例为25电平双端MMC输电系统，参见图3，是25电平双端MMC测试系统的拓扑图。其中，MMC₁和MMC₂均采用半桥型子模块拓扑。整个系统的参数如下所示：交流系统线电压有效值为3.3kV，交流系统等值电感为0.03mH，桥臂电感为30mH，子模块电容为4.838mF，直流电压基准值为5kV，传输线电阻为0.5Ω。MMC₁采用定直流电压和定无功控制，MMC₂采用定有功和定无功控制。整个算例在基于FPGA的实时仿真器上进行仿真，实时仿真平台的仿真步长设定为10μs，选取的暂态场景为MMC₁传送容量在1.5s时由0.15MW增大为0.3MW。

在MMC实时仿真过程中，该测试算例消耗了FPGA约89％的逻辑资源、24％的DSP计算资源、44％的存储器资源以及1个PLL，占用资源较少。

以PSCAD/EMTDC 3μs的仿真结果为参考进行波形比对。两者的仿真结果对比参见图4～6所示，图4是MMC₂的A相输出电流仿真结果对比图；图5是双端MMC系统直流侧电压仿真结果对比图；图6是MMC₁的A相输出电流的相对误差曲线图。从图4～6中可以看出，两个仿真系统求解出的仿真结果基本一致，从而充分验证了本发明提出的一种基于FPGA的MMC实时仿真设计方法的正确性。

本发明实施例提供了一种基于FPGA的MMC实时仿真设计方法，采用流水线技术对MMC所有子模块的戴维南等效模型进行求解，然后将每个桥臂上的所有子模块串联叠加，进而生成桥臂的戴维南等效支路，最后以流水线形式对其进行仿真求解。FPGA是专用集成电路领域的一种半定制电路，具有完全可配置的固有硬件并行结构，其逻辑资源可配置为并行处理单元并实现多层级高度并行计算；同时，FPGA上具有大量嵌入式存储块，可配置为大量分布式ROM或RAM；此外，FPGA还拥有丰富的传输速度极快的内部连线，不会引入过大的通讯延迟；更为重要的是，FPGA允许使用流水线技术，针对MMC实时仿真中可分为若干步骤且单流向处理数据的计算流程，流水线技术通过延伸重叠方式，使指令解释过程进一步细化，在提高程序处理单元利用率的同时，加快指令执行速度，大大增强了基于FPGA的MMC实时仿真器的数据处理能力；FPGA的这些硬件结构特征为MMC实时仿真器的高效精确求解奠定了坚实的基础。本发明实施例在FPGA的基础上实现对MMC的实时仿真，能够实现对更高电平数的MMC的实时仿真，不会额外占用更多FPGA上的硬件资源。因此，在保证MMC模型高效精确求解的同时，有效提升了实时仿真器的资源利用率，为基于较小仿真步长下更高电平的MMC实时仿真奠定了基础。

参见图7，是本发明实施例二提供的一种基于FPGA的实时仿真器的结构示意图。本发明实施例二提供的一种基于FPGA的实时仿真器20，仿真模型建立模块21、仿真模型求解模块22和仿真结果输出模块23；其中，所述仿真模型求解模块22包括桥臂解算单元221和子模块解算单元222；

所述仿真模型建立模块21，用于建立基于戴维南等效的MMC实时仿真模型；

所述桥臂解算单元221用于在所述基于FPGA的实时仿真器初始化并启动仿真之后，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h,arm,m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元222；

所述子模块解算单元222用于根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元221，以使所述桥臂解算单元221根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m；

所述仿真结果输出模块23，用于在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。

作为优选的实施方式，所述FPGA的实时仿真器还包括电气元件解算单元。若当前仿真步长下的实时仿真不是首次仿真，则所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

所述基于FPGA的实时仿真器的电气元件解算单元计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，计算得到当前仿真步长下所有桥臂的电压u_arm，m；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

进一步地，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m，具体为：

所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

其中，

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_arm，m为第m个MMC桥臂的电流，i_h，arm，m为第m个MMC桥臂的历史项电流源，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

进一步地，所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，具体包括：

所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

在一种优选的实施方式下，参见图8，是本发明实施例二中仿真模型求解模块的硬件设计图。所述基于FPGA的实时仿真器20中的仿真模型求解模块22，包括子模块解算单元221和桥臂解算单元222，所述子模块解算单元221和所述桥臂解算单元222之间实现数据交互。所述子模块解算单元222用于计算MMC中MN个子模块的戴维南等效电阻R_smeq，m，n和戴维南等效电压源e_smeq，m，n，并发送至桥臂解算单元221；所述桥臂解算单元221用于算MMC中M个桥臂的电流i_arm，m和历史项电流源i_h，arm，m，并发送至所述子模块解算单元222。

具体地，参见图9，是本发明实施例二中桥臂解算单元的硬件设计图。所述桥臂解算单元221是由桥臂电流模块、桥臂历史项电流源模块、桥臂戴维南等效电压源模块、桥臂串联补偿受控电压源模块和限流电感历史项电流源模块构成。

其中，桥臂电流模块用于实现对桥臂的电流i_arm，m的求解，其由1个乘法器、1个除法器、2个加法器和4个RAM构成，4个RAM分别用于存储u_arm，m、i_arm，m、e_arm，m和(NR+R_L，m)。桥臂戴维南等效电压源模块用于实现对桥臂的戴维南等效电压源e_arm，m的求解，其由1个浮点数定点数转换器、2个累加器、1个选择器、1个定点数浮点数转换器、1个FIFO、1个乘法器、2个加法器、3个RAM和1个延时环节构成，1个浮点数定点数转换器、2个累加器、1个选择器、1个定点数浮点数转换器用于计算

3个RAM分别用于存储u_0，m、i_h，L，mR_L，m和e_arm，m，1个FIFO用于存储

桥臂串联补偿受控电压源模块实现对桥臂的串联补偿受控电压源u_comp，m的求解，其由1个浮点数定点数转换器、2个累加器、1个选择器、1个定点数浮点数转换器、2个乘法器、1个加法器和1个FIFO构成，1个浮点数定点数转换器、1个定点数浮点数转换器、2个累加器和1个选择器用于计算

1个FIFO用于存储

限流电感历史项电流源模块用于实现对臂限流电感的历史项电流源i_h，L，m的求解，其由1个乘法器、1个加法器和1个RAM构成，1个RAM用于存储i_h，L，m。桥臂历史项电流源模块用于实现对桥臂的历史项电流源i_h，arm，m的求解，由1个除法器和1个RAM构成，1个RAM用于存储i_h，arm，m。

参见图10，是本发明实施例二中子模块解算单元的硬件设计图。所述子模块解算单元222是由子模块戴维南等效电阻模块、子模块戴维南等效电压源模块、子模块直流电容戴维南等效电压源模块、子模块直流电容电流模块和子模块直流电容电压模块构成。

其中，子模块戴维南等效电阻模块用于实现子模块的戴维南等效电阻R_smeq，m，n的求解，其由3个加法器、1个除法器、1个乘法器、4个RAM和2个延时环节构成，4个RAM分别用于存储R_1，m，n、R_2，m，n、R_smeq，m，n和(R_1，m，n+R_2，m，n+R_c，m，n)，2个延时环节用于将R_2，m，n进行不同时间长度的延时。子模块戴维南等效电压源模块用于实现子模块的戴维南等效电压源e_smeq，m，n的求解，其由1个除法器、1个乘法器、2个RAM构成，2个RAM分别用于存储e_smeq，m，n和e_ceq，m，n。子模块直流电容戴维南等效电压源模块用于实现子模块直流电容的戴维南等效电压源e_ceq，m，n的求解，其由1个加法器、1个乘法器和2个RAM构成，2个RAM分别用于存储i_c，m，n和u_c，m，n。子模块直流电容电流模块用于实现子模块直流电容的电流i_c，m，n的求解，其由1个乘法器、1个加法器、1个除法器和1个RAM构成，1个RAM用于存储i_arm，m。子模块直流电容电压模块用于实现子模块直流电容电压u_c，m，n的求解，其由1个乘法器和1个加法器构成。

需要说明的是，本发明实施例提供的一种基于FPGA的实时仿真器用于执行上述实施例的一种基于FPGA的MMC实时仿真方法的所有流程步骤，两者的工作原理和有益效果一一对应，因而不再赘述。

本发明实施例提供的一种基于FPGA的实时仿真器，采用流水线技术对MMC所有子模块的戴维南等效模型进行求解，然后将每个桥臂上的所有子模块串联叠加，进而生成桥臂的戴维南等效支路，最后以流水线形式对其进行仿真求解。本发明实施例能够实现对更高电平数的MMC的实时仿真，不会额外占用更多FPGA上的硬件资源。因此，在保证MMC模型高效精确求解的同时，有效提升了实时仿真器的资源利用率，为基于较小仿真步长下更高电平的MMC实时仿真奠定了基础。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种基于FPGA的MMC实时仿真设计方法，其特征在于，包括：

在基于FPGA的实时仿真器中，建立基于戴维南等效的MMC实时仿真模型；其中，所述基于FPGA的实时仿真器包括桥臂解算单元和子模块解算单元；

在所述基于FPGA的实时仿真器初始化并启动仿真之后，所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元；

所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元，以使所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m；

在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。

2.如权利要求1所述的基于FPGA的MMC实时仿真设计方法，其特征在于，若当前仿真步长下的实时仿真不是首次仿真，则所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

所述基于FPGA的实时仿真器计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，计算得到当前仿真步长下所有桥臂的电压u_arm，m；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_arm，m为第m个MMC桥臂的电流，m≤M且为正整数，M为MMC的桥臂总数；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，N为MMC桥臂中的级联子模块的数量；u_arm，m为第m个MMC桥臂的电压；e_arm，m为第m个MMC桥臂的戴维南等效电压源；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

3.如权利要求2所述的基于FPGA的MMC实时仿真设计方法，其特征在于，所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，具体包括：

所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

4.如权利要求1所述的基于FPGA的MMC实时仿真设计方法，其特征在于，若当前仿真步长下的实时仿真不是首次仿真，则所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m，具体为：

所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-_ih，L，m(t-2Δt)；

其中，i_h，arm，m为第m个MMC桥臂的历史项电流源，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

5.一种基于FPGA的实时仿真器，其特征在于，包括：仿真模型建立模块、仿真模型求解模块和仿真结果输出模块；其中，所述仿真模型求解模块包括桥臂解算单元和子模块解算单元；

所述仿真模型建立模块，用于建立基于戴维南等效的MMC实时仿真模型；

所述桥臂解算单元，用于在所述基于FPGA的实时仿真器初始化并启动仿真之后，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m和MMC中所有桥臂的电流i_arm，m，并将计算得到的当前仿真步长下MMC中所有桥臂的电流i_arm，m发送至所述子模块解算单元；

所述子模块解算单元，用于根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，并将计算得到的当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n发送至所述桥臂解算单元，以使所述桥臂解算单元根据当前仿真步长下的所述戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，计算下一仿真步长下MMC中所有桥臂的电流i_arm，m；

所述仿真结果输出模块，用于在当前的仿真时刻达到预设的仿真结束时刻时，输出所述MMC实时仿真模型的仿真结果。

6.如权利要求5所述的基于FPGA的实时仿真器，其特征在于，若当前仿真步长下的实时仿真不是首次仿真，则所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的电流i_arm，m，具体包括：

所述基于FPGA的实时仿真器计算电气系统的各个电气元件的历史项电流源，以得到电气系统的历史项电流源列向量i_h；

基于公式u_n＝G^-1i_h计算所述电气系统的节点电压列向量u_n，并获取M个MMC桥臂的首末节点电压，计算得到当前仿真步长下所有桥臂的电压u_arm，m；

所述桥臂解算单元根据上一仿真步长接收到的戴维南等效电压源e_smeq，m，n、戴维南等效电阻R_smeq，m，n，以及当前仿真步长下的所述桥臂的电压u_arm，m，通过以下计算公式，计算MMC中所有桥臂的电流i_arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_arm，m为第m个MMC桥臂的电流，m≤M且为正整数，M为MMC的桥臂总数；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，N为MMC桥臂中的级联子模块的数量；u_arm，m为第m个MMC桥臂的电压；e_arm，m为第m个MMC桥臂的戴维南等效电压源；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

7.如权利要求6所述的基于FPGA的实时仿真器，其特征在于，所述子模块解算单元根据所述桥臂的电流i_arm，m计算当前仿真步长下的MMC中所有子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n，具体包括：

所述子模块解算单元根据接收到的当前仿真步长下的所述桥臂的电流i_arm，m，通过以下计算公式，计算所有子模块的直流电容的电流i_c，m，n和电压u_c，m，n：

u_c，m，n(t)＝R_c，m，ni_c，m，n(t)+e_ceq，m，n(t-Δt)；

采用冒泡法同时对M个MMC桥臂的子模块电容电压u_c，m，n进行排序后，生成所有子模块的触发信号；其中，所述触发信号用于触发子模块导通或关断；

根据所述子模块的直流电容的电流i_c，m，n和电压u_c，m，n，通过以下计算公式，计算当前仿真步长下所述子模块的戴维南等效电压源e_smeq，m，n和戴维南等效电阻R_smeq，m，n：

e_ceq，m，n(t)＝R_c，m，ni_c，m，n(t)+u_c，m，n(t)；

其中，R_1，m，n和R_2，m，n分别表示第m个MMC桥臂中第n个子模块上、下桥臂的IGBT开关组的等效电阻，R_1，m，n和R_2，m，n取值为R_on或R_off，R_on为子模块导通时的电阻值，R_off为子模块关断时的电阻值；e_ceq，m，n和R_c，m，n分别表示第m个MMC桥臂中第n个子模块的直流电容的戴维南等效电压源和等效电抗；i_c，m，n和u_c，m，n分别为第m个MMC桥臂中第n个子模块的直流电容的电流和电压。

8.如权利要求5所述的基于FPGA的实时仿真器，其特征在于，若当前仿真步长下的实时仿真不是首次仿真，则所述桥臂解算单元计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m，具体为：

所述桥臂解算单元通过以下计算公式，计算当前仿真步长下MMC中所有桥臂的历史项电流源i_h，arm，m：

i_h，L，m(t-Δt)＝2i_arm，m(t-Δt)-i_h，L，m(t-2Δt)；

其中，i_h，arm，m为第m个MMC桥臂的历史项电流源，m≤M且为正整数，M为MMC的桥臂总数；e_arm，m为第m个MMC桥臂的戴维南等效电压源；N为MMC桥臂中的级联子模块的数量；R为预置的恒定电阻；R_L，m为第m个MMC桥臂中限流电感的电抗；t为当前仿真时刻，Δt为MMC的仿真步长；e_smeq，m，n和R_smeq，m，n分别为第m个MMC桥臂中第n个子模块的戴维南等效电压源和戴维南等效电阻，n≤N且为正整数，u_comp，m为第m个MMC桥臂的串联补偿受控电压源；i_h，L，m为第m个MMC桥臂限流电感的历史项电流源。

Images