CN112068467A - 数据传输系统、数据存储系统 - Google Patents
数据传输系统、数据存储系统 Download PDFInfo
- Publication number
- CN112068467A CN112068467A CN202010858182.1A CN202010858182A CN112068467A CN 112068467 A CN112068467 A CN 112068467A CN 202010858182 A CN202010858182 A CN 202010858182A CN 112068467 A CN112068467 A CN 112068467A
- Authority
- CN
- China
- Prior art keywords
- data
- data transmission
- fpga
- channel
- transmission system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21063—Bus, I-O connected to a bus
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种数据传输系统、数据存储系统。其中数据传输系统包括多个顺次串联的FPGA装置,所述FPGA装置包括数据采集通道、两条用于与相邻的FPGA装置进行连接的双向数据传输通道、与接收设备连接的数据发送通道。本发明实现了传输带宽的灵活扩展,使得传输带宽不受单个硬件的极限限制,可以进行较大范围的扩展。
Description
技术领域
本发明涉及数据传输、存储技术,尤其涉及一种可以灵活扩展带宽的数据传输系统,以及基于该数据传输系统可以灵活扩展存储容量的存储系统。
背景技术
在大数据采集与储存应用场景中,对数据传输带宽、存储带宽和存储容量具有较高的要求。现有技术一般采用提高存储器的工作时钟频率的方法来提高存储带宽,以及采用增加存储器数量的方法提高存储容量。这种方式受存储器的硬件条件限制,在一些要求较高的存储场合,导致无法解决快速大容量存储的问题。
因此如何提供一种架构简单且能够满足存储带宽和存储容量扩展的存储系统是业界亟待解决的问题。
发明内容
为了解决现有技术中数据传输带宽受硬件限制难以灵活扩展的技术问题,本发明提出了一种数据传输系统、数据存储系统。
本发明提出的数据传输系统,包括多个顺次串联的FPGA装置,所述FPGA装置包括数据采集通道、两条用于与相邻的FPGA装置进行连接的双向数据传输通道、与接收设备连接的数据发送通道。
进一步,所述FPGA装置还包括用于控制数据流向的控制逻辑模块。
进一步,所述接收设备为至少一个存储器。
进一步,所述控制逻辑模块包括三个通过配置总线相互连接的通道选择器。
进一步,同一个控制逻辑模块的每一个通道选择器接收三路的数据输入并控制一路数据输出,所述三路的数据输入分别为数据采集通道的一路数据输入以及两条双向数据传输通道中由相邻的FPGA装置朝向该控制逻辑模块所在的FPGA装置的两路数据输入;三个通道选择器的一路数据输出分别为数据发送通道的一路输出以及两条双向数据传输通道中朝向相邻的FPGA装置的两路数据输出。
进一步,所述FPGA通过数据采集通道与数据采集硬件模块一一对应连接。
本发明提出的数据存储系统,采用了上述技术方案所述的数据传输系统。
该数据存储系统进一步包括主控FPGA装置,所述主控FPGA装置获取与各FPGA装置连接的存储器的剩余容量,生成流向配置信息并发送给各FPGA装置。
本发明解决了现有技术中数据采集时受传输带宽的限制无法进行灵活扩展的问题,通过多个FPGA装置串联,实现了更大可能性以及更高灵活性的传输带宽的扩展,当FPGA装置的数据进一步传递给对应的存储器时,就实现了灵活的存储带宽以及存储容量的灵活扩展问题,即使得部分FPGA的数据采集通道的数据速率和数据量超过自身存储器的存储带宽和存储容量时,可共享使用其它FPGA的存储带宽和存储空间,很好地解决了数据存储通道和存储容量易于扩展的问题。
附图说明
下面结合实施例和附图对本发明进行详细说明,其中:
图1为本发明数据传输系统的结构示意图。
图2为本发明数据存储系统的结构示意图。
图3为本发明控制逻辑模块的结构示意图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
由此,本说明书中所指出的一个特征将用于说明本发明的一个实施方式的其中一个特征,而不是暗示本发明的每个实施方式必须具有所说明的特征。此外,应当注意的是本说明书描述了许多特征。尽管某些特征可以组合在一起以示出可能的系统设计,但是这些特征也可用于其他的未明确说明的组合。由此,除非另有说明,所说明的组合并非旨在限制。
下面结合附图以及实施例对本发明的原理进行详细说明。
如图1至图3所示,本发明的数据传输系统具有多个FPGA装置,这些FPGA装置以串联的方式顺次连接,每一个FPGA装置都具有一个数据采集通道,该数据采集通道与对应的数据采集硬件模块连接,可以接收被采集设备的实时或者是非实时的数据,每一个FPGA装置还具有双向数据传输通道,通过双向数据传输通道来与相邻的FPGA装置连接,在串联的FPGA装置的最左侧的第一个FPGA装置虽然左侧暂时没有连接FPGA装置,但是其具有一个可向其左侧继续延伸来串联其他FPGA装置的双向数据传输通道,同样的,位于最右侧的最后一个FPGA装置也具有可向其右侧继续延伸来串联其他FPGA装置的双向数据传输通道。图2中示意性地展示了四个串联的FPGA装置,且双向数据传输通道均位于FPGA装置的左右侧,但是在其他实施例中,并不限定双向数据传输通道位于FPGA装置的具体哪一侧,只需要其可以实现串联多个FPGA即可,左、右双向数据传输通道也是如此。本实施例的双向数据传输通道以及左、右双向数据传输通道采用的是高速串行收发器,其速率最高可达到17.4Gbps。
FPGA装置还包括与接收设备连接的数据发送通道,当本发明的数据传输系统应用在数据存储系统中时,数据发送通道连接的就是至少一个存储器,在本实施例中,数据发送通道连接一个存储器,使得FPGA装置与存储器一一对应连接。
FPGA装置还包括数据流向的控制逻辑模块,控制逻辑模块用来控制数据从数据采集通道进入之后具体往该FPGA装置的哪一侧的双向数据传输通道传输,或者是通过数据发送通道发送给接收设备(如存储器)。基于该数据流向的控制逻辑模块,可以使得整个传输系统的数据流向控制更加的简单,具体的一个FPGA装置一共有三路输入和三路输出,每一个数据流向的控制逻辑模块包括三个通过配置总线相互连接的通道选择器,同一个控制逻辑模块的每一个通道选择器接收三路的数据输入并控制一路数据输出,数据采集通道的一路数据输入以及两条双向数据传输通道中由相邻的FPGA装置朝向该控制逻辑模块所在的FPGA装置的两路数据输入,这三路数据输入均作为每一个通道选择器的三路输入,然后三个通道选择器的一路数据输出分别为数据发送通道的一路输出以及两条双向数据传输通道中朝向相邻的FPGA装置的两路数据输出。
当该数据传输系统应用在数据存储系统中时,数据存储系统通过一个主控FPGA装置来对整体的数据存储进行资源分配和控制,主控FPGA装置获取与各FPGA装置连接的存储器的剩余容量,然后生成流向配置信息并发送给各FPGA装置,各FPGA装置的控制逻辑模块根据主控FPGA装置的流向配置信息来对多路输入和多路输出的数据流向进行控制,一个FPGA装置的通道选择器将根据当前的流向配置信息只从三路数据输入中选择其中的一路数据输入通过自己控制的一路输出进行输出。
本发明通过对数据流向进行控制,实现了数据可存储到任意FPGA的存储器中。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种数据传输系统,其特征在于,包括多个顺次串联的FPGA装置,所述FPGA装置包括数据采集通道、两条用于与相邻的FPGA装置进行连接的双向数据传输通道、与接收设备连接的数据发送通道。
2.如权利要求1所述的数据传输系统,其特征在于,所述FPGA装置还包括用于控制数据流向的控制逻辑模块。
3.如权利要求1所述的数据传输系统,其特征在于,所述接收设备为存储器。
4.如权利要求1所述的数据传输系统,其特征在于,所述FPGA通过数据采集通道与数据采集硬件模块一一对应连接。
5.如权利要求2所述的数据传输系统,其特征在于,所述控制逻辑模块包括三个通过配置总线相互连接的通道选择器。
6.如权利要求5所述的数据传输系统,其特征在于,同一个控制逻辑模块的每一个通道选择器接收三路的数据输入并控制一路数据输出,所述三路的数据输入分别为数据采集通道的一路数据输入以及两条双向数据传输通道中由相邻的FPGA装置朝向该控制逻辑模块所在的FPGA装置的两路数据输入;三个通道选择器控制的一路数据输出分别为数据发送通道的一路输出以及两条双向数据传输通道中朝向相邻的FPGA装置的两路数据输出。
7.一种数据存储系统,其特征在于,采用了权利要求1至6任意一项所述的数据传输系统。
8.如权利要求7所述的数据存储系统,其特征在于,包括主控FPGA装置,所述主控FPGA装置获取与各FPGA装置连接的存储器的剩余容量,生成流向配置信息并发送给各FPGA装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010858182.1A CN112068467B (zh) | 2020-08-24 | 2020-08-24 | 数据传输系统、数据存储系统 |
PCT/CN2020/116883 WO2022041362A1 (zh) | 2020-08-24 | 2020-09-22 | 数据传输系统、数据存储系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010858182.1A CN112068467B (zh) | 2020-08-24 | 2020-08-24 | 数据传输系统、数据存储系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112068467A true CN112068467A (zh) | 2020-12-11 |
CN112068467B CN112068467B (zh) | 2022-01-14 |
Family
ID=73659918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010858182.1A Active CN112068467B (zh) | 2020-08-24 | 2020-08-24 | 数据传输系统、数据存储系统 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112068467B (zh) |
WO (1) | WO2022041362A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112434483A (zh) * | 2020-12-18 | 2021-03-02 | 国微集团(深圳)有限公司 | 数据传输系统的生成方法和数据传输系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050002087A1 (en) * | 2003-06-21 | 2005-01-06 | Gareth Knowles | Thin, nearly wireless adaptive optical device |
CN1768324A (zh) * | 2003-03-31 | 2006-05-03 | 财团法人北九州产业学术推进机构 | 可编程序逻辑装置 |
US20110149984A1 (en) * | 2009-12-18 | 2011-06-23 | Electronics And Telecommunications Research Institute | Configuration memory apparatus in fpga and router system using the same |
CN102495568A (zh) * | 2011-12-05 | 2012-06-13 | 南京大学 | 基于四片fpga的验证片上网络多核处理器的开发板 |
CN102799509A (zh) * | 2012-07-10 | 2012-11-28 | 中国科学技术大学 | 基于双fpga芯片的高带宽可扩展复杂逻辑验证系统 |
CN104572573A (zh) * | 2014-12-26 | 2015-04-29 | 深圳市国微电子有限公司 | 数据存储方法、存储模块和可编程逻辑器件 |
US20170023918A1 (en) * | 2011-10-05 | 2017-01-26 | Opteon Corporation | Methods, apparatus, and systems for monitoring and/or controlling dynamic environments |
CN106502580A (zh) * | 2016-09-26 | 2017-03-15 | 广州致远电子股份有限公司 | 一种深存储器以及测量仪器 |
CN107168181A (zh) * | 2017-06-26 | 2017-09-15 | 南方电网科学研究院有限责任公司 | 一种基于fpga的数据采集系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030212853A1 (en) * | 2002-05-09 | 2003-11-13 | Huppenthal Jon M. | Adaptive processor architecture incorporating a field programmable gate array control element having at least one embedded microprocessor core |
CN103179385B (zh) * | 2013-03-29 | 2016-04-27 | 苏州皓泰视频技术有限公司 | 一种基于多核处理器的可扩展nvr系统 |
CN104102601B (zh) * | 2014-07-16 | 2017-10-10 | 西安电子科技大学 | 一种基于fpga的图像数据采集存储系统 |
-
2020
- 2020-08-24 CN CN202010858182.1A patent/CN112068467B/zh active Active
- 2020-09-22 WO PCT/CN2020/116883 patent/WO2022041362A1/zh active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1768324A (zh) * | 2003-03-31 | 2006-05-03 | 财团法人北九州产业学术推进机构 | 可编程序逻辑装置 |
US20050002087A1 (en) * | 2003-06-21 | 2005-01-06 | Gareth Knowles | Thin, nearly wireless adaptive optical device |
US20110149984A1 (en) * | 2009-12-18 | 2011-06-23 | Electronics And Telecommunications Research Institute | Configuration memory apparatus in fpga and router system using the same |
US20170023918A1 (en) * | 2011-10-05 | 2017-01-26 | Opteon Corporation | Methods, apparatus, and systems for monitoring and/or controlling dynamic environments |
CN102495568A (zh) * | 2011-12-05 | 2012-06-13 | 南京大学 | 基于四片fpga的验证片上网络多核处理器的开发板 |
CN102799509A (zh) * | 2012-07-10 | 2012-11-28 | 中国科学技术大学 | 基于双fpga芯片的高带宽可扩展复杂逻辑验证系统 |
CN104572573A (zh) * | 2014-12-26 | 2015-04-29 | 深圳市国微电子有限公司 | 数据存储方法、存储模块和可编程逻辑器件 |
CN106502580A (zh) * | 2016-09-26 | 2017-03-15 | 广州致远电子股份有限公司 | 一种深存储器以及测量仪器 |
CN107168181A (zh) * | 2017-06-26 | 2017-09-15 | 南方电网科学研究院有限责任公司 | 一种基于fpga的数据采集系统 |
Non-Patent Citations (2)
Title |
---|
YU NAKAZAWA: "《Radiation study of FPGAs with neutron beam for COMET Phase-I》", 《NUCLEAR INSTRUMENTS AND METHODS IN PHYSICS RESEARCH SECTION A: ACCELERATORS, SPECTROMETERS, DETECTORS AND ASSOCIATED EQUIPMENT》 * |
薛丞博: "《基于树状图的波形数字滤波器拓扑结构优化方法》", 《北京理工大学学报》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112434483A (zh) * | 2020-12-18 | 2021-03-02 | 国微集团(深圳)有限公司 | 数据传输系统的生成方法和数据传输系统 |
Also Published As
Publication number | Publication date |
---|---|
CN112068467B (zh) | 2022-01-14 |
WO2022041362A1 (zh) | 2022-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101521454B (zh) | 并联均流的实现方法和电源装置 | |
CN102760111A (zh) | 一种基于fpga的扩展多串口装置及其数据收发方法 | |
CN112068467B (zh) | 数据传输系统、数据存储系统 | |
CN213024387U (zh) | 一种基于RapidIO总线的数据冗余传输装置 | |
CN105553636A (zh) | 一种余度模式fc发送通道帧同步电路 | |
CN105578585B (zh) | 一种确定链路延时的方法、装置和通信设备 | |
CN103530245A (zh) | 一种基于fpga的srio互联交换装置 | |
CN108337582B (zh) | 基于现场可编程门阵列的时分复用交换系统 | |
RU2607251C2 (ru) | Сеть трансляции информации и соответствующий узел сети | |
US11947475B2 (en) | Synchronized processing of process data and delayed transmission | |
US7254139B2 (en) | Data transmission system with multi-memory packet switch | |
US5907554A (en) | Method for transmitting digital data | |
CN112894805B (zh) | 一种基于工业宽带总线的机器人通信方法及系统 | |
EP0544453A1 (en) | A communication bus | |
CN210836054U (zh) | 存储扩展设备和存储扩展设备系统 | |
CN114257467A (zh) | 一种基于动态管理的低功耗can总线通信网络及其控制方法 | |
CN107800639B (zh) | 交换装置、交换装置组、数据传输方法和计算机系统 | |
GB2377035A (en) | A fault tolerant shared transceiver apparatus and system | |
CN111010178A (zh) | 基于PXIe的任意波形发生器及输出通道扩展方法 | |
CN113971145B (zh) | 一种带有动态缓冲区分配的spi转多串口的电路和方法 | |
KR101920073B1 (ko) | 대역폭 가변 데이터 송수신을 위한 신호 변환 장치 | |
CN102201813B (zh) | 一种多通道异步输出波形的方法及系统 | |
CN104598429A (zh) | 一种多芯片间通信系统 | |
CN115270669A (zh) | 总线设计生成方法、装置、电子设备及存储介质 | |
CN117795913A (zh) | 使用多重变换的数据总线反转 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220704 Address after: 518000 Room 201, A building, 1 front Bay Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretarial Co., Ltd.) Patentee after: Shenzhen guomicrochip Technology Co.,Ltd. Address before: 22A, Guoshi building, 1801 Shahe West Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province Patentee before: GUOWEI GROUP (SHENZHEN) Co.,Ltd. |
|
TR01 | Transfer of patent right |