CN112054796A - 一种编码单分发式多通道adc同步方法 - Google Patents

一种编码单分发式多通道adc同步方法 Download PDF

Info

Publication number
CN112054796A
CN112054796A CN202010937969.7A CN202010937969A CN112054796A CN 112054796 A CN112054796 A CN 112054796A CN 202010937969 A CN202010937969 A CN 202010937969A CN 112054796 A CN112054796 A CN 112054796A
Authority
CN
China
Prior art keywords
clock
signal
synchronous
synchronization
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010937969.7A
Other languages
English (en)
Other versions
CN112054796B (zh
Inventor
吴琼之
南方
孙林
马志峰
邓小英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202010937969.7A priority Critical patent/CN112054796B/zh
Publication of CN112054796A publication Critical patent/CN112054796A/zh
Application granted granted Critical
Publication of CN112054796B publication Critical patent/CN112054796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种编码单分发式多通道ADC同步方法，属于信号采集与处理技术领域。包括：1产生时钟信号A和同步信号A；且同步信号A为周期或单次脉冲；2时钟信号A及同步信号A输入时钟编码单元；3接收同步信号A和时钟信号A，将两信号融合为带有编码信息的时钟同步融合信号，即时钟信号B；4将时钟信号B分发到各时钟同步接收模块；5时钟信号B进入时钟恢复单元恢复出无编码的持续时钟给编码比较单元做时钟，对时钟信号B采样并持续与预置的码序列比较，在捕获同步信号码序列后输出同步信号B；6时钟信号B和同步信号B驱动ADC电路开始采集。所述方法信号拓扑结构简单；成本低；系统校准难度低；可靠性高且扩展能力好。

Description

一种编码单分发式多通道ADC同步方法
技术领域
本发明涉及一种多通道ADC同步方法，尤其涉及一种编码单分发式多通道ADC同步方法，属于信号采集与信号处理技术领域。
背景技术
多通道ADC(模数转换器)同步采集是相控阵雷达、MIMO雷达、智能天线等领域的关键技术之一。同步采集是要让多个ADC以相同的节拍和相同的起点时刻同步地采集数据。
我们称供给ADC控制其采样节拍的数字信号为采样时钟，简称时钟。多数ADC会在采样时钟的每个上升沿进行一次采样。我们称标志采样起点的数字信号为同步脉冲。一般同步信号是一个跳变或脉冲信号，其跳变沿与采样时钟沿具有比较固定的前后关系。例如，同步信号前沿略早于时钟沿，则可以定义跳变沿之后的第一个时钟沿就是采样序列的起点。
为了能让多个具有采样时钟输入端和同步信号输入端的ADC电路能够同步工作，就需要一个时钟和同步信号产生和分发电路。由一个时钟振荡器产生采样时钟，同时由一个脉冲产生装置产生同步信号，时钟和同步信号再分别由一驱多的驱动电路分发到各个ADC。这种电路被称作ADC的同步电路。这里，我们称采样时钟和同步信号分别分发到各个ADC的方式为双分发模式。
与多通道ADC同步相关的专利文献，其原理核心，基本都采用了上述双分发模式。
现有ADC同步方法采用双分发模式。有的双分发方式为：其在时钟分发路径上加入信号幅度放大电路并在同步信号分发路径上加入可调延迟电路，以期能够更加精确的调整时钟和同步信号到达各个ADC(或DAC)的时刻。
还有的双分发方式为：ADC同步采集系统遵循JESD204B标准，分发到各个ADC的同步信号在标准中被称作SYSREF(系统参考)。
还有文献所述的双分发模式，其特点是：1.每个雷达芯片(可以是ADC)附带有自己独立的锁相环(PLL)电路，可基于分发来的参考时钟自己产生所需的采样频率；2.同步信号由一个主芯片产生，分发到其它芯片；3.同步信号不是数字电平信号而是模拟斜坡信号，以利于各路雷达芯片精确调整延迟量。
当系统规模较大或者多通道ADC互相所处距离较远时，同步电路需要用较长的传输介质(电缆或光缆)把时钟信号和同步信号传递到各个ADC采集电路。此时，双分发结构有如下缺陷：
1.结构复杂，成本高。N路ADC需要2N路传输通道。以电缆传输为例，传输时钟和同步信号，需要阻抗精确、抗干扰、电长度可控的高质量电缆。当系统尺度较大时，甚至有“电缆比芯片贵”。
2.系统校准困难。为了能达到理想的同步采集效果，不但需要校准各路时钟的传输延迟，同时还需要校准各路同步信号的延迟，确保同步信号经过长距离传输后仍然对准原先的时钟沿，否则容易出现采样起点“跳周期”问题，导致同步失败。
本发明的目的是致力于解决双分发结构的上述缺陷，提出编码单分发式多通道ADC同步电路。
发明内容
本发明的目的在于为了解决大尺度多通道ADC采集系统中采用传统双分发结构存在的结构复杂、成本高以及校准困难的技术缺陷，提出了一种编码单分发式多通道ADC同步方法。
为了达到上述目的，采取如下技术方案：
所述编码单分发式多通道ADC同步方法依托的同步系统，包含时钟同步发送模块和时钟同步接收模块，且每个系统包含一个时钟同步发送模块和多个时钟同步接收模块；
其中，时钟同步发送模块位于系统中心，功能是向所有时钟同步接收模块发送时钟同步信号；
时钟同步接收模块与ADC电路一一配套，功能是接收时钟同步信号；所述时钟同步发送模块到每个时钟同步接收模块，只使用一个传输通道完成时钟和同步功能；
时钟同步发送模块中包含时钟编码单元和信号分发单元；
时钟同步接收模块包含时钟恢复单元和编码比较单元；
所述编码单分发式多通道ADC同步系统中各单元的信号连接关系为：
时钟产生单元生成时钟信号A和同步信号A接入时钟编码单元；时钟编码单元输出编码时钟，即时钟信号B，连接到信号分发单元；信号分发单元对外输出多通道时钟信号B；时钟信号B接入时钟恢复单元和编码比较单元，时钟恢复单元连接到编码比较单元；时钟恢复单元输出恢复时钟，编码比较单元输出同步信号B；
所述编码单分发式多通道ADC同步方法，包括如下步骤：
步骤1：时钟产生单元产生时钟信号A和同步信号A；
其中，同步信号A为周期的或单次的脉冲，取决于具体系统工作方式；
步骤2：时钟信号A以及同步信号A输入时钟编码单元；
步骤3：时钟编码单元接收同步信号A和时钟信号A，将两个信号融合为带有编码信息的时钟同步融合信号，即时钟信号B；
步骤4：信号分发单元将时钟信号B分发到各个时钟同步接收模块；
步骤5：时钟信号B进入时钟同步接收模块中的时钟恢复单元和编码比较单元，输出驱动ADC采样的同步信号B；
其中，时钟恢复单元恢复出无编码的持续时钟，即恢复时钟给编码比较单元做时钟；编码比较单元使用恢复时钟对时钟信号B采样并持续与预置的码序列比较，在捕获同步信号码序列后输出同步信号B；
步骤6：时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。
有益效果
所述编码单分发式多通道ADC同步方法及依托的系统，与现有的双分发式同步电路相比，具有如下有益效果：
1.信号拓扑结构简单；
2.成本低；
3.系统校准难度低；
4.可靠性高；
5.扩展能力好。
附图说明
图1是本发明一种编码单分发式多通道ADC同步方法中ADC时钟信号和同步信号的时序关系示例；
图2是传统双分发式多通道ADC同步方法的系统结构图；
图3是本发明编码单分发式多通道ADC同步方法及实施例的系统结构图；
图4是本发明编码单分发式多通道ADC同步方法的实施例2中的时钟编码单元结构框图；
图5是本发明编码单分发式多通道ADC同步方法的实施例2中的时钟恢复单元结构框图；
图6是本发明编码单分发式多通道ADC同步方法的实施例2中的编码比较单元结构框图；
图7是本发明编码单分发式多通道ADC同步方法及实施例2中各个关键信号的波形示例图。
具体实施方式
下面结合附图和实施例对本发明一种编码单分发式多通道ADC同步方法做进一步说明和详细描述。
实施例1
本实施例详细阐述了本发明的每一个有益效果，具体实施时的情况。
所述方法依托的系统具体实施时，具有信号拓扑结构简单的优势；对于普通双分发式同步电路，如果是N路ADC，需要传递2N个信号：即N个时钟和N个同步；而本发明所述方法只需要传递N个信号，系统规模越大，此优势越明显。
所述方法依托的系统，具体实施时：虽然时钟同步编码和同步恢复带来更多电路，但是当系统物理尺寸很大时，所节约的传输介质成本更多；其中，对于电传输而言，传输介质指驱动器、电缆、均衡器、放大器；对于光传输是光电转换器和光缆。
所述方法依托系统的校准难度低；其中，系统校准是指通过加延迟、加数据处理等各种手段抵消各路ADC采样时刻的偏差。普通双分发式同步电路不但要校准各个时钟到达各个ADC的传输延迟，还需要校准每一对时钟和同步信号之间的传输延迟，以防接收到的同步信号与时钟前后沿关系失配；当电缆较长而时钟频率又较高时，很容易发生失配。本发明所依托系统的时钟和同步融合为单一信号传递，不会发生失配问题，只需要校准N个信号的传输延迟即可，实施难度大大降低。
所述方法依托系统具体实施时，可靠性高。普通双分发式同步电路的同步脉冲经过远距离传递后，如遇干扰产生畸变则导致同步操作失败，这种情况导致采集信号的多通道一致性被破坏。很多系统中，被采样信号是随机的，其正确性以正确的同步为前提，所以此类事故很难被发现。本发明的同步信号经过了编码传输，发生畸变后即为误码，同步恢复电路可通过编码比较立即发现故障。如电路中进一步对编码加纠错功能，还有故障恢复能力。
所述方法依托系统具体实施时，扩展能力好。某些采集系统需要的同步信号可能有多个，例如扫描工作的雷达系统，会需要一个脉冲重复同步信号和一个波位同步信号。此时传统的双分发结构将变成三分发甚至多分发，成本和复杂度急剧上升。本发明可以依靠不同的码型区分不同类型的同步信号，实现多重同步功能，同时几乎不增加系统成本和复杂度。
实施例2
本实施例详细阐述了本发明进一步细化设计了一种时钟编码单元、时钟恢复单元和编码比较情况下具体实施时的方法。
所述系统具体实施时包含多个ADC采集电路，每个ADC采集电路需要1路时钟信号和1路同步信号。时钟和同步信号的时序关系如图1所示。ADC在同步信号高电平所对应的时钟上升沿开始工作，并在后续的每个时钟上升沿采集一个数据。
系统要向多个ADC采集电路同时分发时钟和同步信号，如不采用本发明，则整个同步电路的结构如图2所示。从图2中可以看出，系统具有两套分发通道，一套分发时钟信号，另一套分发同步信号。
编码单分发式多通道ADC同步方法及实施例1系统结构如图3所示。从图3中可以看出，依靠时钟同步发送模块和时钟同步接收模块配合工作，系统只需要一套时钟同步信号分发通道。原始的时钟信号(时钟信号A)和同步信号(同步信号A)在时钟编码单元内融合为单一的编码时钟信号，即时钟信号B，并通过信号分发单元分发到各个时钟同步接收模块。时钟同步接收模块内的时钟恢复单元接收时钟信号B后恢复出连续无编码的恢复时钟。恢复时钟送至编码比较单元作为工作时钟。编码比较单元在恢复时钟的驱动下持续搜索编码时钟中的编码序列并产生同步脉冲B。时钟信号B和同步信号B一起输出作为配套ADC采集电路的采样时钟和同步信号。
编码单分发式多通道ADC同步方法的实施例1中的时钟编码单元结构如图4所示。实施例1的时钟编码单元中用到的数字电路组件包括：编码器、选择器和选择控制器。这些数字电路组件可由数字集成芯片或可编程数字逻辑器件实现。编码器和选择控制器都使用输入的时钟信号A作为工作时钟。输入的同步信号B同时注入编码器和选择控制器。编码器收到同步信号B后开始产生一个固定位数的同步码序列。选择控制器输出选择控制信号给选择器。平时选择控制信号为0，当选择控制器收到同步信号B后，将选择控制信号变为1并维持与同步码序列相同时间长度。选择器输入时钟信号和同步码，在选择控制信号为0时输出时钟信号，在选择控制信号为1时输出同步码。
编码单分发式多通道ADC同步方法的实施例1中的时钟恢复单元结构如图5所示。实施例1的时钟恢复单元中用到的电路组件有：压控振荡器、鉴相器、低通滤波器。压控振荡器和鉴相器可由集成电路实现，低通滤波器可由电阻电容和运算放大器实现。上述组件构成一个以时钟信号B为参考时钟的锁相环电路。时钟信号B和压控振荡器的振荡信号一起输入鉴相器做频率和相位比较。鉴相器的输出进入低通滤波器得到压控信号。压控信号控制压控振荡器产生振荡信号。当环路锁定时，压控振荡器输出与参考时钟(即时钟信号B)相同频率的振荡信号。当时钟信号B中出现同步码时，由于低通滤波器的作用，压控振荡器的工作状态不会马上变化，仍然可以输出持续的时钟信号。该单元起到了滤除编码恢复原持续时钟的作用。
编码单分发式多通道ADC同步方法的实施例1中的编码比较单元结构如图6所示。实施例1的编码比较单元由移位寄存器和二进制比较器构成。移位寄存器和二进制比较器可由数字集成芯片或可编程数字逻辑器件实现。移位寄存器的长度等于同步编码长度，以时钟信号B为输入，以时钟恢复单元输出的恢复时钟为工作时钟，以串-并转换的形式工作。移位寄存器的并行输出进入比较器与预设的同步码型比较，当码型匹配时比较器输出高电平。此高电平即为送往ADC电路的同步信号B。
编码单分发式多通道ADC同步方法和实施例1中的各个关键信号波形如图7所示。时钟信号A为一个连续的时钟信号，代表分发到各路ADC之前的采样时钟。同步信号A为一个正脉冲，其前后沿覆盖时钟信号A的一个上升沿，表示ADC同步操作的开始位置。同步码是时钟编码单元内编码器输出的预设码流，在此实施例中为二进制10110。选择控制是时钟编码单元内控制选择同步码和时钟信号的控制信号。时钟信号B是时钟编码单元的输出信号，也是分发到各个ADC电路的时钟信号。时钟信号B是内嵌了同步码的时钟信号，在同步编码之外都是连续时钟波形。恢复时钟是由时钟恢复单元重新产生的连续时钟信号。移位寄存器第一级是编码比较单元内移位寄存器采样编码时钟得到的第一级结果。移位寄存器并行值是移位寄存器的并行输出。同步信号B是编码比较输出，是移位寄存器并行值与预设同步码的比较结果。从图7中可以看出，同步信号B比同步信号A延迟了若干个时钟周期(本实施例为6个)，这是一个固定偏差，仍然可以保证各路ADC的同步关系。同时，时钟信号B作为ADC时钟，在同步信号之前会有短暂的非均匀变化(即同步码的位置)，这段时间内ADC采样数据会缺失，但此时间段很短，而且位于ADC同步信号之前，其影响可以被忽略。
以上所述为本发明的较佳实施例而已，本发明不应该局限于该实施例和附图所公开的内容。凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。

Claims (3)

1.一种编码单分发式多通道ADC同步方法，其特征在于：依托的同步系统，包含时钟同步发送模块和时钟同步接收模块，且每个系统包含一个时钟同步发送模块和多个时钟同步接收模块；其中，时钟同步发送模块位于系统中心，功能是向所有时钟同步接收模块发送时钟同步信号；
时钟同步接收模块与ADC电路一一配套，功能是接收时钟同步信号；所述时钟同步发送模块到每个时钟同步接收模块，只使用一个传输通道完成时钟和同步功能；
时钟同步发送模块中包含时钟编码单元和信号分发单元；
时钟同步接收模块包含时钟恢复单元和编码比较单元；
所述编码单分发式多通道ADC同步系统中各单元的信号连接关系为：
时钟产生单元生成时钟信号A和同步信号A接入时钟编码单元；时钟编码单元输出编码时钟，即时钟信号B，连接到信号分发单元；信号分发单元对外输出多通道时钟信号B；时钟信号B接入时钟恢复单元和编码比较单元，时钟恢复单元连接到编码比较单元；时钟恢复单元输出恢复时钟，编码比较单元输出同步信号B；
所述编码单分发式多通道ADC同步方法，包括如下步骤：
步骤1：时钟产生单元产生时钟信号A和同步信号A；
步骤2：时钟信号A以及同步信号A输入时钟编码单元；
步骤3：时钟编码单元接收同步信号A和时钟信号A，将两个信号融合为带有编码信息的时钟同步融合信号，即时钟信号B；
步骤4：信号分发单元将时钟信号B分发到各个时钟同步接收模块；
步骤5：时钟信号B进入时钟同步接收模块中的时钟恢复单元和编码比较单元，输出驱动ADC采样的同步信号B；
步骤6：时钟同步接收模块输出的时钟信号B和同步信号B驱动ADC电路，ADC开始采集。
2.根据权利要求1所述的一种编码单分发式多通道ADC同步方法，其特征在于：步骤1中，同步信号A为周期的或单次的脉冲，取决于具体系统工作方式。
3.根据权利要求1所述的一种编码单分发式多通道ADC同步方法，其特征在于：步骤5中，时钟恢复单元恢复出无编码的持续时钟，即恢复时钟给编码比较单元做时钟；编码比较单元使用恢复时钟对时钟信号B采样并持续与预置的码序列比较，在捕获同步信号码序列后输出同步信号B。
CN202010937969.7A 2020-09-09 2020-09-09 一种编码单分发式多通道adc同步方法 Active CN112054796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010937969.7A CN112054796B (zh) 2020-09-09 2020-09-09 一种编码单分发式多通道adc同步方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010937969.7A CN112054796B (zh) 2020-09-09 2020-09-09 一种编码单分发式多通道adc同步方法

Publications (2)

Publication Number Publication Date
CN112054796A true CN112054796A (zh) 2020-12-08
CN112054796B CN112054796B (zh) 2022-10-28

Family

ID=73610372

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010937969.7A Active CN112054796B (zh) 2020-09-09 2020-09-09 一种编码单分发式多通道adc同步方法

Country Status (1)

Country Link
CN (1) CN112054796B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080152062A1 (en) * 2006-12-20 2008-06-26 Broadcom Corporation, A California Corporation Multiple channel synchronized clock generation scheme
US7876261B1 (en) * 2008-10-28 2011-01-25 Lockheed Martin Corporation Reflected wave clock synchronization
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN107094019A (zh) * 2016-01-15 2017-08-25 亚德诺半导体集团 用于采样和采样率设置同步的电路，系统和方法
CN110224762A (zh) * 2018-03-02 2019-09-10 科大国盾量子技术股份有限公司 一种脉冲同步方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080152062A1 (en) * 2006-12-20 2008-06-26 Broadcom Corporation, A California Corporation Multiple channel synchronized clock generation scheme
US7876261B1 (en) * 2008-10-28 2011-01-25 Lockheed Martin Corporation Reflected wave clock synchronization
CN107094019A (zh) * 2016-01-15 2017-08-25 亚德诺半导体集团 用于采样和采样率设置同步的电路，系统和方法
CN106844864A (zh) * 2016-12-23 2017-06-13 西安空间无线电技术研究所 一种基于相位自同步技术的多路时钟调节方法
CN110224762A (zh) * 2018-03-02 2019-09-10 科大国盾量子技术股份有限公司 一种脉冲同步方法及系统

Also Published As

Publication number Publication date
CN112054796B (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
CN113467696B (zh) 多通道ad数据同步传输系统
US7920601B2 (en) Vehicular communications system having improved serial communication
US6178213B1 (en) Adaptive data recovery system and methods
US5467464A (en) Adaptive clock skew and duty cycle compensation for a serial data bus
CN112260890B (zh) 数字阵列时延测量方法
US8050373B2 (en) Phase interpolator based transmission clock control
CN101820340A (zh) 一种时钟恢复装置及方法
US7405650B2 (en) Device with improved serial communication
AU683285B2 (en) Synchronizing circuit
US4086587A (en) Apparatus and method for generating a high-accuracy 7-level correlative signal
CN112054796B (zh) 一种编码单分发式多通道adc同步方法
US20100135666A1 (en) Clock phase aligning apparatus for burst-mode data
KR100214503B1 (ko) 피에이엠방식 통신장치의 타이밍 복구회로
KR19990077790A (ko) 오버 샘플링형 클록 복구회로 및 그 클록신호 위상 조절방법
WO2005067251A1 (en) System and method for high-speed applications over a serial multi-drop communication network
WO2023193406A1 (zh) 探头、示波器及数字信号测试系统
CN114124278B (zh) 一种用于数字同时多波束发射的数字同步电路及方法
KR100243001B1 (ko) 복수 채널용 심볼 타이밍 복구회로
CN112019215B (zh) 一种脉宽调制单分发式多通道adc同步方法
CN106209292A (zh) 一种利用过采样方法实现stm‑1的sdh光接口的方法与装置
US20020080899A1 (en) Arrangement for capturing data
Wang et al. A 3.8 mW sub-sampling direct RF-to-digital converter for polar receiver achieving 1.94 Gb/s data rate with 1024-APSK modulation
KR101031609B1 (ko) 버스트모드 데이터에 대한 클록 위상 정렬 장치
WO2010039108A1 (en) Data sampling circuit and method for clock and data recovery
RU69359U1 (ru) Волоконно-оптическая локальная сеть

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant