CN112037838A - 一种用于存储器阵列的新编程方法及监控电路 - Google Patents
一种用于存储器阵列的新编程方法及监控电路 Download PDFInfo
- Publication number
- CN112037838A CN112037838A CN202010873108.7A CN202010873108A CN112037838A CN 112037838 A CN112037838 A CN 112037838A CN 202010873108 A CN202010873108 A CN 202010873108A CN 112037838 A CN112037838 A CN 112037838A
- Authority
- CN
- China
- Prior art keywords
- memory
- programming
- voltage
- memory array
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 233
- 238000012544 monitoring process Methods 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000001514 detection method Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 11
- 239000007924 injection Substances 0.000 abstract description 11
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请实施例提供了一种用于存储器阵列的新编程方法及监控电路，本申请通过根据待写入数据在设定时间内对选中的存储器阵列的行上需要编程的存储单元连接的位线施加电压进行编程，这样造成电荷捕获介电层中不同的电子注入量，然后监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与监控电路上的参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。本申请实施例提供的技术方案可以实现需要编程存储单元的源极线或位线上的电流的精密测量以达到准确控制编程的终止时间，进而可以有效控制电子的注入量，实现在同一行中存储多个级别的电荷的多个存储单元并行编程的有效监控。
Description
技术领域
本申请各实施例属于非易失性存储器件领域，具体涉及一种用于存储器阵列的新编程方法及监控电路。
背景技术
在非易失性(NOR)存储器中，SONOS(具有Silicon-Oxide-Nitride-Oxide-Silicon五层结构)技术得到了广泛的应用。它通过在氮化物层吸收电子实现非易失的存储。SONOS型非易失性(NOR)存储器和基于浮动栅极的非易失性(NOR)存储器不同，它的编程(又称为写，Program，注入电子)和擦除(Erase，释放电子)都利用富雷-诺特海姆(Fowler-Nordheim)隧穿的量子力学效应实现。
SONOS型非易失性(NOR)存储器有1T和2T的两种存储单元结构，前者每个存储单元由一个SONOS管组成，后者每个存储单元由一个SONOS管和一个普通NMOS管组成，2T结构增加了一个NMOS管提升了存储器性能，具有读漏电少、读速度更快的优势。
美国专利US78599041B1公开了SONOS管的结构和1T SONOS型非易失性(NOR)存储器的编程方法，其通过控制栅极电压和衬底电压来实现，美国专利US8045373B公开了2TSONOS存储器的编程方法，其也是通过控制栅极电压和衬底电压来实现。
目前市面上大部分的SONOS型非易失性(NOR)存储器，每一个SONOS管只能储存一个比特的信息，如果每个SONOS管可以储存多个比特，芯片的容量将得到成倍提升，另有一种存储器与SONOS型非易失性(NOR)存储器类似，同样基于电荷撷取的mirror-bit存储器技术，利用氮化物的电绝缘特性，在ONO层两端储存不同的电荷实现2-bit，这种技术压缩了每一个比特的存储面积，当工艺向更高级的节点，更小的器件发展，这样的技术很难跟得上。
在先进工艺节点上实现多级存储更好的办法是控制氮化物层的电子注入量，也就是MLC技术，这样可以在同样的芯片面积上储存更多的信息。如果能控制4个不同的级别，就可以存储2比特信息，8个级别对应3比特信息。不同的电子注入量对应于不同的SONOS管阈值电压和等效电阻。这种技术在NAND存储器中已经得到实践，但NAND存储器和非易失性(NOR)存储器结构不同，美国专利US7876614B2描述了MLC NAND存储器的编程方法，主要是在编程时使用不同的字线电压，但NAND存储器和非易失性(NOR)存储器结构不同，把这个方法应用到非易失性(NOR)存储器中，最大的问题是同一行中存储多个级别的电荷的多个存储单元无法同时编程，这对非易失性(NOR)存储器很重要，NAND存储器没有这样的要求。由于工艺的不完美，器件之间有差异，同样的电压和时间内，不同器件电子的注入量可能会有不同，甚至同样的电子注入量，不同器件表现出的性能还会有差异，这使得实施MLC技术更加困难，所以急需一个有效的监控机制来实现在非易失性(NOR)存储器上实现同一行中存储多个级别的电荷的多个存储单元的并行编程。
发明内容
本申请实施例目的在于克服上述问题或者至少部分地解决或缓减上述问题，本申请提供的技术方案可以有效监控在同一行中存储多个级别的电荷的多个存储单元实现并行编程。
第一方面，本申请实施例提供了一种用于存储器阵列的新编程方法，一种用于存储器阵列的新编程方法，所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方法包括，
对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；
对选中的存储器阵列的行上需要编程的存储单元连接的位线在设定时间内施加第一电压，当超过所述设定时间时，将所述第一电压改为施加第二电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，所述设定时间由待写入的数据决定，其中，所述第二电压高于所述第一电压；
对正在编程的存储单元的源极线和位线维持设定的第一电压差，监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当比较结果表明可以终止编程时，把所述位线上的电压改为第二电压。
与现有技术相比，本申请第一方面提供的实施例通过根据待写入数据在设定时间内对选中的存储器阵列的行上需要编程的存储单元连接的位线施加电压进行编程，这样造成电荷捕获介电层中不同的电子注入量，然后监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与监控电路上的参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。本申请实施例提供的技术方案可以实现需要编程存储单元的源极线或位线上的电流的精密测量以达到准确控制编程的终止时间，进而可以有效控制电子的注入量，实现在同一行中存储多个级别的电荷的多个存储单元并行编程的有效监控。
第二方面，本申请实施例提供了一种监控电路，所述监控电路用于对第一方面公开的任一项用于存储器阵列的新编程方法的监控，所述监控电路包括监控单元，所述监控单元与需要编程的存储单元的漏极连接的位线连接，或与需要编程的存储单元的源极连接的源极线连接，编程时源极线和位线维持设定的第一电压差使得源极线和位线上产生电流，所述监控单元用于监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与设置在所述监控电路上的参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。。
与现有技术相比，本申请第二方面提供实施例的有益效果与上述任一项技术方案的有益效果相同，在此不再赘述。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分，本领域技术人员应该理解的是，这些附图未必是按比例绘制的，在附图中：
图1为本申请一具体实施例中的SONOS管的结构图；
图2为本申请一具体实施例中一种存储器阵列的示意图；
图3为本申请一具体实施例中另一种存储器阵列的示意图；
图4为本发明一个实施例提供的一种用于存储器阵列编程的监控方法的流程。
图5为本发明一个实施例提供的另一种用于存储器阵列编程的监控方法的流程；
图6为本发明一个实施例提供的一种用于存储器阵列编程的监控电路的结构图；
图7为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图；
图8为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图；
图9为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
根据本申请的某些实施例，SONOS管中电荷俘获层是绝缘层。按照惯例，SONOS代表“半导体-氧化物-氮化物-氧化物-半导体”，其中第一个“半导体”是指沟道区材料，第一个“氧化物”是指隧道介质层，“氮化物”是指电荷、捕获介电层，第二“氧化物”是指顶部介电层(也称为阻挡介电层)，第二“半导体”是指栅极层。然而，SONOS管不限于这些特定材料，并且可以使用其他材料层。
本申请提出的MLC(Multi-Level Cell多层单元)技术为多层单元闪存技术，主要应用在SONOS存储器上技术。
图1示出了根据本申请实施例的基于N型的示例性SONOS管的横截面。SONOS管包括P型硅衬底101，其具有N+源极和N+漏极扩散层102，其限定沟道区域，紧靠沟道区域103上方为约2nm厚的氧化物薄层104，称为隧道介质层。紧接在隧道介质物层上方的是约100nm厚的氮化物层105。紧接在氮化物层上方为另一个约3至10nm厚的氧化物层106，称为阻挡介质层。隧道介质层，氮化物层和阻挡介质物层一起被称为ONO叠层108。紧接在阻挡介质物层上方的是控制栅极107，其通常由多晶硅制成。
图2为一具体实施例提供的一种存储器阵列的示意图，在图2中，每个存储单元包括SONOS管200，本申请提供的存储器阵列由多个行(行0-行n)和多个列(列0-列n)存储单元组成，同一行中SONOS管的栅极共享公共控制字线CG，本申请提供的存储器阵列中共有n条公共控制字线CG，分别为公共控制字线CG0～CGn，公共控制字线CG0～CGn用于对每个存储单元执行编程操作；所有列中的每个SONOS管的源极共享公用源极线CSL，作为本申请的另外的实施例，也可以每个列中的每个SONOS管的源极共享单独的每个列的公共源极线；每个列中的每个SONOS管的漏极共享单独的每个列的公共位线BL，本申请提供的存储器阵列中共有n条公共位线BL，分别为公共位线BL0～BLn，与其他类型的非易失性存储器一样，SONOS型存储器中的读取和写入操作是逐行执行的。
图3为一具体实施例提供的一种存储器阵列的示意图，在图3中，每个存储单元包括SONOS管300和NMOS管301，本申请提供的存储器阵列由多个行和多个列存储单元组成，同一行中SONOS管的栅极共享公共控制字线CG，本申请提供的存储器阵列中共有n条公共控制字线CG，分别为公共控制字线CG0～CGn，公共控制字线CG0～CGn用于对每个存储单元执行编程操作；同一行中NMOS管的栅极共享公共选择字线SG，本申请提供的存储器阵列中共有n条公共选择字线SG，分别为公共选择字线SG0～SGn，公共选择字线SG0-SGn用于选择用于读取操作的单元；所有列中的每个SONOS管的源极和每个NMOS管的源极共享公用源极线CSL，作为本申请的另外的实施例，也可以每个列中的每个SONOS管和每个NMOS管的源极共享单独的每个列的公共源极线；每个列中的每个SONOS管的漏极和每个NMOS管的漏极共享单独的每个列的公共位线BL，本申请提供的存储器阵列中共有n条公共位线BL，分别为公共位线BL0～BLn，每个存储单元内SONOS管的源极与NMOS管的漏极串联，与其他类型的非易失性存储器一样，SONOS型存储器中的读取和写入操作是逐行执行的。
图2和图3为本发明实施例中的两种不同存储器阵列结构，但是作为本发明的实施例，不限于图2和图3的存储器阵列结构。
现有技术中，由于存储器工艺的不完美，器件之间有差异，同样的电压和时间内，不同器件电子的注入量可能会有不同，甚至同样的电子注入量，不同器件表现出的性能还会有差异，这使得实施MLC技术更加困难，所以急需一个有效的监控机制来实现在非易失性(NOR)存储器上实现同一行中存储多个级别的电荷的多个存储单元的并行编程。
如图4为本发明另一个实施例提供的一种用于存储器阵列编程的监控方法的流程图，具体包括如下步骤，
所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方式用于如图2和图3所示的存储器阵列，本申请实施例不限于此存储器阵列。
首先，执行步骤S401，对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；
需要说明的是，对选中的存储器阵列的行上需要编程的存储单元连接的位线根据待写入的数据施加处于-4.0V～1.5V之间不同的第一电压，本申请实施例第一电压优选-3.1-1.0V之间，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加处于0.5～1.5V之间第二电压，本申请实施例第二电压优选1.0V。
执行步骤S402，对选中的存储器阵列的行上需要编程的存储单元连接的位线在设定时间内施加第一电压，当超过所述设定时间时，将所述第一电压改为施加第二电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，所述设定时间由待写入的数据决定，其中，所述第二电压高于所述第一电压；
需要说明的是，通过控制对选中的存储器阵列的行上需要编程的存储单元连接的位线施加电压的时间控制电荷捕获介电层中存储不同的电子注入量。
执行步骤S403，将需要编程的同一存储单元的漏极连接的位线与源极连接的源极线之间的电流转化成的电压输出信号，编程时源极线和位线维持设定的第一电压差；
执行步骤S404，将所述电压输出信号与参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。
作为本申请的优选实施例，每个所述存储单元包括一个存储管和一个传输管，所述存储管为SONOS管，所述传输管为NMOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接，所述同一行存储单元的NMOS管的栅极与第二字线连接；或，
每个所述存储单元只包括一个存储管，所述存储管为SONOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接。
作为本申请的优选实施例，编程时源极线和位线维持设定的第一电压差小于200毫伏，且多个需要编程的存储单元的源极线与位线之间的第一电压差相同。
如图5所示，对于存储阵列中每个所述存储单元包括一个存储管和一个传输管，所述存储管为SONOS管，所述传输管为NMOS管情况，还需要执行步骤S505，对选中的存储器阵列中与NMOS管的栅极连接的字线上施加第三参考电压以打开NMOS管。
对于图4和图5为本发明实施例提供的一种用于存储器阵列编程的监控方法通过监控电路完成，具体监控电路的结构及具体的工作过程如下文进行描述。
图6为本发明一个实施例提供的一种用于存储器阵列编程的监控电路的结构图；图6中，存储器阵列600包括按行和列布置的存储单元，监控电路包括监控单元602，监控单元602与需要编程的存储单元的源极连接的源极线SL0～SLn一一对应连接或与需要编程的存储单元的漏极连接的位线BL0-BLn一一对应连接，图6中只是示出了监控单元602与需要编程的存储单元的源极连接的源极线一一对应连接。监控单元602用于监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，并将转换成的电压输出信号与设置在监控单元602上的参考电压值进行对比，根据对比结果判断存储器阵列600中的存储单元的编程是否完成，其中，需要编程的同一存储单元的源极连接的源极线及漏极连接的位线之间维持设定的第一电压差，也就是说，需要编程的同一存储单元的源极线和位线之间有一个小的电压差(绝对值<200mV)，使得在编程的源极线和位线之间会有一个小电流，在图6中行列选择电路601于根据地址信号选中需要编程的存储器阵列600的行，对选中的存储器阵列600第一参考电压，对未选中的存储器阵列600字线施加第二参考电压，第二参考电压低于所述第一参考电压；行列选择电路601对选中的存储器阵列600不需要编程的存储器单元连接的位线施加第二电压，其中，第二电压高于所述第一电压。
图7为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图，如图7所示，该监控电路适用于源极线SL和位线BL平行的SONOS型存储器阵列，具体的监控电路中的监控单元502包括，电荷积分器703和监测控制器704，两个电荷积分器703的输入端分别与需要编程的存储单元的源极连接源极线SL0和SLn-1一一对应连接，电荷积分器703的输出端与监测控制器704连接，其中，检测控制器704中包括根据待写入数据形成的参考电压值，监测控制器704将电荷积分器704在预定时间内根据收集的输入电流积累的电荷转换成的电压输出信号和监测控制器704上的参考电压值的进行对比，根据对比结果判断存储器阵列700中的存储单元的编程是否完成。在图7中行列选择电路701于根据地址信号选中需要编程的存储器阵列700的行，对选中的存储器阵列700第一参考电压，对未选中的存储器阵列700字线施加第二参考电压，第二参考电压低于所述第一参考电压；行列选择电路701对选中的存储器阵列700不需要编程的存储器单元连接的位线施加第二电压，其中，第二电压高于所述第一电压。
其中，在图7中每一条被选中需要编程的存储单元的源极连接的源极线连接到一个电荷积分器703的输入端，电荷积分器703包括一个运算放大器和一个存储电荷的电容器，电荷积分器703连接一个参考电压，正常工作状态下，输入端电压与参考电压保持一致，在具体编程时，被选中需要编程的存储单元的漏极连接的位线电压置于VB，电荷积分器的参考电压置于VB+Δ，Δ是一个可正可负的小电压(Δ小于200毫伏)，被选中需要编程的存储单元的源极连接的源极线和被选中需要编程的存储单元的漏极连接的位线之间的小电压差Δ，产生一个小电流通过被编程的存储单元，电荷积分器703收集输入电流带来的电荷，存入内部的电容器中，将电荷转化成一个电压信号输出，电荷积分器具有重置(RESET)功能，储存在电容器上的电荷转化成一个电压信号输出后，把输入端和参考电压短路，并清空所储存的电荷，电荷积分器703的输出端连接到一个监测控制器704。该监测控制器704内含根据待写入数据转换成的参考电压值，它可以有两种工作模式：
模式一：首先重置(RESET)电荷积分器703，监测控制器704内含根据待写入数据转换成的参考电压值，监测控制器704比较电荷积分器703的在预定时间内积累的电荷转化成的电压输出信号和监测控制器704上的参考电压值的对比，根据对比结果判断存储器阵列700中的存储单元的编程是否完成，当电荷积分器的在预定时间内积累的电荷转换成的电压输出信号达到监测控制器704上的参考电压值时，判断编程提前完成后，把被选中需要编程的存储单元的漏极连接的位线电压置于VB改成编程抑制电压，提前终止编程。
模式二：电荷积分器703的电荷是存在一个电容器上的。受芯片面积限制，电容器不容易做得很大，这样少量电荷就会使得电容器充满，限制了测量精度，可以采用如下改进方法，在电荷积分器703内部增加一个计数器，首先重置(RESET)电荷积分器703，内部的计数器清零，当电荷积分器703的电荷充满后，重置(RESET)电荷积分器703，计数器加一；在一段时间内电荷积分器703积累的总电量(相当于对电流的精确测量)，可以用计数器的数值表示(相当于电容器容量的整数倍)，或者电荷积分器积累的总电量用一个计数器的数值加一个参考电压决定(相当于电容器容量的整数倍加一个小于容量的电荷)；当电荷积分器703的在预定时间内积累的电荷转化成的电压输出信号达到监测控制器704上的参考电压值时，判断编程提前完成后，把被选中需要编程的存储单元的漏极连接的位线电压置于VB改成编程抑制电压，提前终止编程，同时重置(RESET)电荷积分器703和计数器。
通过本发明实施例的监控电路可以非常精确地监测电流，一般每一次电荷积分器的电荷放大或重置(RESET)周期为几十纳秒。由于编程是一个漫长的过程(毫秒级别)，这样的速度足够可以对在编程时位线和源极线之间形成的电流的监控；根据待写入的数据，每一条需要编程的存储单元的漏极连接的位线上的编程电压VB也可以不同，不同的编程电压VB可以根据待写入数据由数模转换器产生或列选择开关从固定的一组电压值中选择，通过这样的编程电压控制与编程时间控制结合实现同一行中存储多个级别的电荷的多个存储单元实现并行编程。另外，本申请实施例提供的监控电路也可以用于读操作。此时需要编程的存储单元的漏极连接的位线和需要编程的存储单元的栅极连接的字线上的电压都要改成适合读操作的电压，电荷积分器的参考电压与被选中需要编程的存储单元的漏极连接的位线电压VB之间的差值Δ可以更大，监测控制器通过电容放大器的输出产生读出的数据。
对于2T的SONOS型存储器，选中的存储器阵列中的行的选择字线需要置于高电位以打开NMOS管，以检测通过NMOS管传输的电流，由于不同的电荷注入量导致SONOS管有不同的阈值电压，在这样的线性工作区具有不同的等效电阻，因此电流会有所不同，监控此电流，当达到预期值时，也就是置选中的存储器阵列中的行的需要编程的存储单元的漏极连接的位线至抑制编程电压以停止编程操作，另外，需要说明的是，存储器阵列中的行的需要编程的存储单元漏极连接的位线或源极连接的源极线的电压的选择要确保在规定时间内可以完成编程。
如图8为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图，如图8所示，监测电路也可以接到被选中需要编程的存储单元的漏极连接的位线BL上，这个实施例适用于共享源极线的SONOS阵列，工作原理和如图8所示的监控电路类似，在此就不在赘述，差别在于，每一条被选中需要编程的存储单元的漏极连接的位线BL连接到电荷积分器803的输入端，公共源极线CSL施加电压VB，VB+Δ作为每一个电荷积分器803的参考电压，作为本发明的优选实施方式，多个需要编程的存储单元的源极线与其对应连接的电荷积分器的参考电压之间的差值Δ相同，同样，检测控制器804将所述电荷积分器803在预定时间内根据收集的输入电流积累的电荷转化成的电压输出信号和所述监测控制器804上的参考电压值进行对比，根据对比结果判断存储器阵列800中的存储单元的编程是否完成，当判断达到预期值后，通过开关控制编程电路停止编程操作。
如图9为本发明另一个实施例提供的一种用于存储器阵列编程的监控电路的结构图，如图9所示，此监控电路可以连接在被选中需要编程的存储单元的漏极连接的位线BL或被选中需要编程的存储单元的源极连接的源极线SL上(对于独立SL)，本实施例以公共源极线的SONOS阵列为例进行详细说明。
本实施例提供的技术方案与图7或图8的监控电路中的监控电路不同之处为：监控单元902还包括第一电阻R1和第二电阻R2，其中第一电阻R1一端与需要编程的存储单元的漏极连接的位线BL0连接形成第一节点905，在其它实施例中，其中，第一电阻R1一端也可以与需要编程的存储单元的源极连接的源极线SL0连接形成第一节点905，图7中只是示出了一种实施方式，第一节点905通过第二电阻R2与电荷积分器903的输入端连接。
具体的，每一条被选中需要编程的存储单元的漏极连接的位线BL连接到一个第一电阻R1，第一电阻R1可以使用晶圆厂提供的电阻器件或使用MOS替代，对公共源极线CSL施加电压VB，第一电阻R1的另一端加电压VB+Δ，在进行编程之前ONO层中的电子会被擦除，编程过程是电子不断渗入ONO叠层的过程。这个过程中SONOS管的阈值电压会不断提高，此时工作在线性区SONOS管的等效电阻也会不断提高，造成标准电阻和需要编程的存储单元的漏极连接的位线BL的连接节点的电位变化，把这个连接节点，可通过第二电阻R2连接到电荷积分器703的输入端，把参考电压设置在对应编程数据预期达到的参考电压值。此时输入电压信号值和参考电压值的一个很小的差值就可以很快地在电荷积分器上积累出电荷，当输入电压信号值达到参考电压值时停止编程，当判断达到预期值后，通过开关控制编程电路停止编程操作。
本实施例提供的监控电路，因为通过两个电阻进行电流分流后，与无两个电阻的监控电路相比进入电荷积分器的电流小很多，所以此监控电路的优势是电荷积分器中使用较小的电容(节省芯片面积)就可以实现高精度的监测。
通过本申请提供的实施例，可以实用的在SONOS闪存上实现MLC的方法，进行多个存储单元并行编程，并可以精确对编程进行监控，可以有效应对不同存储单元的差异，大大提高产品良率，另外，随着存储器使用，由于氧化层(Oxide)的老化，SONOS管的阈值电压(Vt)/电阻会产生漂移，本发明实施例可以很好地矫正这种偏差，从而延长芯片的使用寿命。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (12)
1.一种用于存储器阵列的新编程方法，其特征在于，所述存储器阵列包括按行和列布置的存储单元，所述方法用于对同一行中存储多个级别的电荷的多个存储单元进行并行编程，所述方法包括，
对选中的存储器阵列的行的第一字线施加第一参考电压，对未选中的存储器阵列的行的第一字线施加第二参考电压，所述第一参考电压高于所述第二参考电压；
对选中的存储器阵列的行上需要编程的存储单元连接的位线在设定时间内施加第一电压，当超过所述设定时间时，将所述第一电压改为施加第二电压，对选中的存储器阵列的行上不需要编程的存储单元连接的位线施加第二电压，所述设定时间由待写入的数据决定，其中，所述第二电压高于所述第一电压；
对正在编程的存储单元的源极线和位线维持设定的第一电压差，监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与参考电压值进行对比，所述参考电压值由待写入的数据决定，当比较结果表明可以终止编程时，把所述位线上的电压改为第二电压。
2.如权利要求1所述的一种用于存储器阵列的新编程方法，其特征在于，每个所述存储单元包括一个存储管和一个传输管，所述存储管为SONOS管，所述传输管为NMOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接，所述同一行存储单元的NMOS管的栅极与第二字线连接；或，
每个所述存储单元只包括一个存储管，所述存储管为SONOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接。
3.如权利要求2所述的一种用于存储器阵列的新编程方法，其特征在于，所述方法还包括，
对选中的存储器阵列存储单元的行的第二字线上施加第三参考电压以打开NMOS管。
4.如权利要求1所述的一种用于存储器阵列的新编程方法，其特征在于，所述第一参考电压处于4.0～5.0V之间，所述第一电压处于-4.0V～1.5V之间，所述第二电压处于0.5～1.5V之间，所述第二参考电压处于-3.0～-2.0V之间。
5.一种监控电路，其特征在于，所述监控电路用于对权利要求1至4所述的任一项用于存储器阵列的新编程方法的监控，所述监控电路包括监控单元，所述监控单元与需要编程的存储单元的漏极连接的位线连接，或与需要编程的存储单元的源极连接的源极线连接，编程时源极线和位线维持设定的第一电压差使得源极线和位线上产生电流，所述监控单元用于监控所述源极线或所述位线上的电流，并将所述电流转换成电压输出信号，将所述电压输出信号与设置在所述监控电路上的参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。
6.如权利要求5所述的一种用于存储器阵列编程的监控电路，其特征在于，所述监控电路包括，电荷积分器和监测控制器，所述电荷积分器的输入端与需要编程的存储单元的漏极连接，或与需要编程的存储单元的源极连接，所述电荷积分器的输出端与所述监测控制器连接，其中，所述检测控制器中包括根据待写入数据形成的参考电压值，所述监测控制器将所述电荷积分器在预定时间内根据输入电流积累的电荷量转化成的电压输出信号和所述监测控制器上的参考电压值进行对比，根据对比结果确定终止存储单元编程的时间。
7.如权利要求6所述的一种用于存储器阵列编程的监控电路，其特征在于，所述电荷积分器内部设置有计数器，当所述电荷积分器内部电容充满时计数器加一并重置电荷积分器，所述电荷积分器在预定时间内积累的总电荷量通过计数器的数值以及所述电荷积分器的电荷量表示。
8.如权利要求5所述的一种用于存储器阵列编程的监控电路，其特征在于，所述监控电路还包括第一电阻和第二电阻，所述第一电阻一端与需要编程的存储单元的漏极连接的位线连接形成第一节点或与需要编程的存储单元的源极连接的源极线连接形成第一节点，所述第一节点通过所述第二电阻与所述电荷积分器的输入端连接。
9.如权利要求8所述的一种用于存储器阵列编程的监控电路，其特征在于，所述第一电阻为MOS管。
10.如权利要求5至9任一项所述的一种用于存储器阵列编程的监控电路，其特征在于，正在编程的源极线和位线维持设定的第一电压差小于200毫伏，且多个需要编程的存储单元的源极线与位线之间的第一电压差相同。
11.如权利要求5至9任一项所述的一种用于存储器阵列编程的监控电路，其特征在于，每个所述存储单元包括一个存储管和一个传输管，所述存储管为SONOS管，所述传输管为NMOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接，所述同一行存储单元的NMOS管的栅极与第二字线连接；或，
每个所述存储单元只包括一个存储管，所述存储管为SONOS管，所述同一行存储单元的SONOS管的栅极与第一字线连接。
12.如权利要求11所述的一种用于存储器阵列的新编程方法，其特征在于，所述选中的存储器阵列存储单元的行的第二字线上施加有第三参考电压以打开NMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010873108.7A CN112037838B (zh) | 2020-08-26 | 2020-08-26 | 一种用于存储器阵列的新编程方法及监控电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010873108.7A CN112037838B (zh) | 2020-08-26 | 2020-08-26 | 一种用于存储器阵列的新编程方法及监控电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112037838A true CN112037838A (zh) | 2020-12-04 |
| CN112037838B CN112037838B (zh) | 2022-10-28 |
Family
ID=73580047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010873108.7A Active CN112037838B (zh) | 2020-08-26 | 2020-08-26 | 一种用于存储器阵列的新编程方法及监控电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112037838B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050232012A1 (en) * | 2004-04-19 | 2005-10-20 | Hynix Semiconductor Inc. | NAND flash memory device and method of programming the same |
| US20080123427A1 (en) * | 2006-11-28 | 2008-05-29 | Macronix International Co., Ltd. | Flash memory, program circuit and program method thereof |
| US20080259683A1 (en) * | 2007-04-17 | 2008-10-23 | Stmicroelectronics S.R.L. | Method and circuit for programming a memory cell, in particular of the nor flash type |
| US20090231926A1 (en) * | 2008-03-17 | 2009-09-17 | Micron Technology, Inc. | Analog sensing of memory cells with a source follower driver in a semiconductor memory device |
| US20100054048A1 (en) * | 2008-08-29 | 2010-03-04 | Cheng Pearl P | Method and apparatus for programming auto shut-off |
| US20130265829A1 (en) * | 2012-03-26 | 2013-10-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| CN105957550A (zh) * | 2015-03-09 | 2016-09-21 | 爱思开海力士有限公司 | 半导体器件及其操作方法 |
-
2020
- 2020-08-26 CN CN202010873108.7A patent/CN112037838B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050232012A1 (en) * | 2004-04-19 | 2005-10-20 | Hynix Semiconductor Inc. | NAND flash memory device and method of programming the same |
| US20080123427A1 (en) * | 2006-11-28 | 2008-05-29 | Macronix International Co., Ltd. | Flash memory, program circuit and program method thereof |
| US20080259683A1 (en) * | 2007-04-17 | 2008-10-23 | Stmicroelectronics S.R.L. | Method and circuit for programming a memory cell, in particular of the nor flash type |
| US20090231926A1 (en) * | 2008-03-17 | 2009-09-17 | Micron Technology, Inc. | Analog sensing of memory cells with a source follower driver in a semiconductor memory device |
| US20100054048A1 (en) * | 2008-08-29 | 2010-03-04 | Cheng Pearl P | Method and apparatus for programming auto shut-off |
| US20130265829A1 (en) * | 2012-03-26 | 2013-10-10 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| CN105957550A (zh) * | 2015-03-09 | 2016-09-21 | 爱思开海力士有限公司 | 半导体器件及其操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112037838B (zh) | 2022-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5259918B2 (ja) | 反転ビット線、電荷をトラップする不揮発性メモリ、およびその動作方法 | |
| EP2973584B1 (en) | Reducing program disturbs in non-volatile memory cells | |
| JP3211146B2 (ja) | 不揮発性メモリをプログラムする方法 | |
| KR100953208B1 (ko) | 두 개의 상보적으로 프로그래밍된 듀얼 비트 기준 셀의전압 평균화에 기초한 기준 전압 생성 시스템 및 방법 | |
| JP4881401B2 (ja) | Ｎａｎｄ型フラッシュメモリ | |
| US5801993A (en) | Nonvolatile memory device | |
| KR101438666B1 (ko) | 전하의 측면 이동을 줄일 수 있는 메모리 장치의 작동 방법 | |
| EP4026129B1 (en) | Method of improving read current stability in analog non-volatile memory by screening memory cells | |
| US7746715B2 (en) | Erase and read schemes for charge trapping non-volatile memories | |
| JPH09162314A (ja) | 不揮発性半導体記憶装置および記憶方法 | |
| US7612397B2 (en) | Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors | |
| US11309042B2 (en) | Method of improving read current stability in analog non-volatile memory by program adjustment for memory cells exhibiting random telegraph noise | |
| US7656705B2 (en) | Fast single phase program algorithm for quadbit | |
| KR100379553B1 (ko) | 플래쉬 메모리 셀의 어레이 및 이를 이용한 데이터프로그램방법 및 소거방법 | |
| US8369152B2 (en) | Semiconductor memory device including charge accumulation layer | |
| JP5754761B2 (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリのデータ書込み方法 | |
| CN111968691B (zh) | 一种用于存储器阵列的编程方法及装置 | |
| US7859904B1 (en) | Three cycle memory programming | |
| US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
| CN112037838B (zh) | 一种用于存储器阵列的新编程方法及监控电路 | |
| US20070103980A1 (en) | Method for operating a semiconductor memory device and semiconductor memory device | |
| JP2005197737A (ja) | 不揮発性メモリー素子 | |
| US5408430A (en) | Method for operating nonvolatile memory semiconductor devices memories | |
| CN112365915B (zh) | 一种存储器阵列的编程方法、编程电路和存储器芯片 | |
| US11769558B2 (en) | Method of reducing random telegraph noise in non-volatile memory by grouping and screening memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A New Programming Method and Monitoring Circuit for Memory Arrays Granted publication date: 20221028 Pledgee: China Construction Bank Corporation Nanjing Jiangbei new area branch Pledgor: Nanjing Youcun Technology Co.,Ltd. Registration number: Y2024980011501 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |