CN112015258A

CN112015258A - 处理系统与控制方法

Info

Publication number: CN112015258A
Application number: CN201910473061.2A
Authority: CN
Inventors: 陈庆隆
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2019-05-31
Filing date: 2019-05-31
Publication date: 2020-12-01
Anticipated expiration: 2039-05-31
Also published as: CN112015258B

Abstract

本发明公开了处理系统与控制方法，处理系统包含随机存取存储器、多个存储器、主处理器以及微处理器。随机存取存储器用以储存程序代码。主处理器用以转移程序代码至这些存储器中的第一存储器。微处理器用以在待机模式下设定这些存储器进入自刷新模式并关闭主处理器，并基于预定事件产生第一指令，其中主处理器还用以根据第一指令启动以致能第一存储器，以根据第一存储器储存的程序代码执行待机应用程序以确认是否持续操作于待机模式。

Description

处理系统与控制方法

技术领域

本公开内容涉及一种处理系统，且特别是涉及待机模式下电子装置中的处理系统与控制方法。

背景技术

电子装置常通过待机模式来节省功耗。而待机模式下还是需要特定组件与存储器来维持运作，以便检测外部指令来进行唤醒或其他的默认功能，而现有技术却鲜少针对处理器以外的组件进行省电优化。

发明内容

为了解决上述问题，本公开内容的一实施例中，处理系统包含随机存取存储器、多个存储器、主处理器以及微处理器。随机存取存储器用以储存程序代码。主处理器用以转移程序代码至这些存储器中的第一存储器。微处理器用以在待机模式下设定这些存储器进入自刷新模式并关闭主处理器，并基于预定事件产生第一指令，其中主处理器还用以根据第一指令启动以致能第一存储器，以根据第一存储器储存的程序代码执行待机应用程序以确认是否持续操作于待机模式。

本发明的另一些实施方式提供一种控制方法，包含：通过随机存取存储器储存程序代码；通过主处理器转移程序代码至多个存储器中的第一存储器；通过微处理器在待机模式下设定这些存储器进入自刷新模式并关闭主处理器，并基于预定事件产生第一指令，其中主处理器还用以根据第一指令启动以致能第一存储器，以根据第一存储器储存的程序代码执行待机应用程序以确认是否持续操作于待机模式。

综上所述，本发明实施例所提供的处理系统与控制方法通过改变存储器的数据地址与数据写入方式来减少存储器的使用，并搭配微处理器与单核心处理器的使用来节省整体电路的功耗。

附图说明

本发明的图式说明如下：

图1为根据本发明一些实施例所示出的一种处理系统的示意图；

图2为根据本发明的一些实施例所示出的一种控制方法的流程图；

图3A为根据本发明的一些实施例所示出的基于交错模式将数据写入单一存储器的示意图；

图3B为根据本发明的一些实施例所示出的基于非交错模式从单一存储器加载数据的示意图；

图4为根据本发明的一些实施例所示出的另一种控制方法的示意图；以及

图5为根据本发明的一些实施例所示出的基于非交错模式将数据写入单一存储器的示意图。

具体实施方式

在本文中，使用第一、第二与第三等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本发明的本意。

在本文中，除非文中对于冠词有特别限定，否则『一』与『该』可泛指单一个或多个。将进一步理解的是，本文中所使用的『包含』、『包括』、『具有』及相似词汇，指明其所记载的特征、区域、整数、步骤、操作、元件与/或组件，但不排除其所述或额外的其一个或多个其它特征、区域、整数、步骤、操作、元件、组件，与/或其中的群组。

除非另有定义，本文所使用的所有词汇(包括技术和科学术语)具有其通常的含义，其含义是能够被熟悉此领域者所理解。更进一步的说，上述的词汇在普遍常用的字典中的定义，在本说明书的内容中应被解读为与本发明相关领域一致的含义。除非有特别明确定义，这些词汇将不被解释为理想化的或过于正式的含义。

当一组件被称为『连接』或『耦接』至另一组件时，它可以为直接连接或耦接至另一组件，又或是其中有一额外组件存在。相对的，当一组件被称为『直接连接』或『直接耦接』至另一组件时，其中是没有额外组件存在。

以下将以图式披露本发明的多个实施方式，为明确说明起见，许多实际操作上的细节将在以下叙述中一并说明。然而，应了解到，这些实际操作上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实际操作上的细节是非必要的。此外，为简化图式起见，一些现有惯用的结构与组件在图式中将以简单示意的方式示出。

参照图1，图1为根据本发明一些实施例所示出的一种处理系统100的示意图。在一些实施例中，处理系统100可为电视、电视盒等电子装置，但本发明并不以此为限。处理系统100包含主处理器110、存储器模块120、存储器控制器130、微处理器140、随机存取存储器150、语音检测电路160以及影音处理电路170。

在一些实施例中，主处理器110为多核心处理器，其包含多个处理器111至114。多个处理器111至114每一个为此多核心处理器的一处理电路。耦接至存储器控制器130与影音处理电路170。在各个实施例中，主处理器110可由中央处理单元(CPU)、专用集成电路(Application-specific integrated circuit,ASIC)、多处理器、分布式处理系统、或合适的处理单元实施，不以此为限。

在一些实施例中，影音处理电路170用以对一外部视频源提供的一视频(未示出)进行音频/视频编译码、缩放、动态补偿等操作。主处理器110、存储器模块120以及影音处理电路170可彼此协同运作，以播放所接收到的视频。

存储器模块120包含多个存储器121至124，用于被写入程序代码(Code)以执行处理系统100在操作于待机模式下的相关操作。每一个存储器121至124含有多个储存空间(如图3A中的储存空间320)，而每一个储存空间320均对应一个地址310，此部分将于后续参照图3A时进行说明。在一些实施例中，存储器模块120也可储存一个或多个程序代码，用以提供处理系统100影音播放、上网浏览、教学应用等功能。在一些实施例中，存储器模块120可由动态随机存取存储器(DRAM)实施，但本发明并不以此为限。

随机存取存储器150用以储存程序代码(Code)。在一些实施例中，存储器控制器130耦接于主处理器110与存储器模块120之间，并基于主处理器110的控制将随机存取存储器150内的程序代码(Code)写入存储器模块120。在一些实施例中，随机存取存储器150也可储存语音检测电路160产生的相关数据。

在一些实施例中，程序代码(Code)包含多个子数据340，并以串行形式依序排列。在一些实施例中，这些子数据340可为待机模式下的一待机应用程序的程序代码，但本发明并不以此为限。

在一些实施例中，微处理器140可为一种单芯片微控制器(例如为8051)，其用以在处理系统100处于待机模式下基于语音检测电路160的输出产生指令以控制处理系统100。

语音检测电路160用以接收外部数据SD，并根据外部数据SD判断是否有预定事件发生。例如，语音检测电路160可通过外部数据SD中的能量、音调等信息来进行判断。当判断此外部数据SD中具有对应于预定事件的一指令，语音检测电路160通知微处理器140以致能(enable)处理器111来执行后续操作。在一些实施例中，语音检测电路160可由语音识别芯片实施。或者，语音检测电路160可由执行各种类型的语音识别算法的处理电路实施。

在一些实施例中，微处理器140在待机模式下启动，并用以根据预定事件决定是否致能处理器111。换句话说，处理系统100可支持语音唤醒的功能。例如，当语音检测电路160判断外部数据SD为预定事件时(例如：环境中出现人声)，微处理器140可致能处理器111，以切换处理系统100为低功耗模式来执行其他功能。

上述仅以语音唤醒说明预定事件的设定方式，但本发明并不以此为限。在其他实施例中，预定事件也可包含一定时器，此定时器可用以设定在一特定时间后唤醒处理系统100。各种用以唤醒处理系统100的预定事件也为本发明所涵盖的范围。

参照图2，图2为根据本发明的一些实施例所示出的一种控制方法200的流程图。

为易于理解，控制方法200将配合参照图3A与图3B进行说明。在一些实施例中，控制方法200可用于搭配微处理器140与处理器111的使用来节省电路的功耗。

在操作S210中，处理系统100即将由一般模式切换至待机模式。

在操作S220中，主处理器保留特定存储器空间予以写入程序代码(Code)。例如，在收到进入待机模式的指令时，主处理器110可先发送要求至存储器控制器130，以向存储器模块120要求前述的存储器空间(如为图3B的多个储存空间320)。在一些实施例中，此存储器空间的容量为程序代码(Code)的数据量的四倍，但本发明并不以此为限。

图3A为根据本发明的一些实施例所示出的基于交错模式将数据写入单一存储器的示意图。如图3A所示，在操作S220中，存储器控制器130设定为交错(interleaved)模式，以对多个存储器121至124交错地设定对应的地址310(即00至27)。例如，地址00对应于存储器121的第1个储存空间320，地址01对应于存储器122的第1个储存空间320，地址02对应于存储器123的第1个储存空间320，地址03对应于存储器124的第1个储存空间320。依此类推，存储器控制器130将连续的多个地址310交错地对应于多个存储器121至124。

此外，在此例中，由于程序代码(Code)具有10个子数据340，故存储器控制器130对每一个存储器121至124要求10个储存空间310。等效而言，存储器模块120中配置的存储器空间约为程序代码(Code)的数据量的四倍。

继续参照图2，在操作S230中(请一并参照图3A)，主处理器将随机存储器中的程序代码(Code)写入一存储器。例如，主处理器110通过存储器控制器130控制存储器模块120的读写方式。如图3A所示，基于主处理器110的控制，存储器控制器130操作于交错模式，将存储器模块120，以根据多个地址310依序写入程序代码(Code)至单一存储器中121的多个储存空间320中。其中，对于存储器121而言，多个地址310为非连续的(即00、04、08、……)。

在一些实施例中，存储器控制器130以一预定差值作为每笔数据写入时多个地址310之间的间隔数量，使所有想要写入数据储存于单一存储器121中。换言之，写入存储器121中的数据所对应的地址依序间隔一预定差值(在本例中，为4)，而该预定差值关联于存储器模块120所含的存储器数量。

在操作S240中，主处理器110启动微处理器140以延续控制存储器模块120的运作模式，并关闭影音处理电路170。

在一些实施例中，存储器模块120的运作模式包含自刷新模式与一般模式，且自刷新模式的功耗低于一般模式。自刷新模式用以在其他相关系统断电的情况下，存储器仍可保持其功能并保存储存空间320内的数据。

在操作S250中，微处理器140将存储器模块120从一般模式切换为自刷新模式。

在操作S260中，微处理器140关闭主处理器110与影音处理电路170，以进入待机模式。

在操作S270中，语音检测电路160通知是否有预定事件存在(例如，是否接收到人声)。当判断有预定事件存在时，执行操作S280。当判断不存在预定事件，重新执行操作S270。

在操作S280中，根据外部数据SD，语音检测电路160通知微处理器140有预定事件存在(例如，接收到人声)，故微处理器140产生指令CMD以启动主处理器110中的单核心处理器111。处理系统100基于指令CMD切换为低功耗模式。

在一些实施例中，处理器111根据微处理器140所产生的指令CMD启动，以接续执行低功耗模式下的操作S280至操作S295。

在操作S290中(请一并参照图3B)，图3B为根据本发明的一些实施例所示出的基于非交错模式自单一存储器加载数据的示意图。处理器111将单一个存储器121从自刷新模式切换为一般模式，并根据存储器121至124的顺序依序将多个储存空间320对应的地址310重新编排。

例如，如图3B所示，存储器121的多个储存空间320对应的地址310依序被重新编排为00至09，存储器122的多个储存空间320对应的地址310依序被重新编排为0A至13。依此类推，在此状态下，每一个存储器121至124中的存储器空间320对应的地址310将为连续的。

在一些实施例中，处理器111根据指令CMD启动，以致能存储器121。

在操作S295中，单核心处理器111根据指令CMD读取存储器121中的程序代码(Code)，并执行程序代码(Code)以产生一执行结果。

在一些实施例中，处理器111基于地址310依序读取存储器121中的程序代码(Code)。在一些实施例中，存储器控制器130用以基于处理器111的控制操作于非交错模式(non-interleaved)，以根据多个地址310从存储器121的多个储存空间320读取程序代码(Code)，以传输程序代码(Code)至处理器111，且地址310为连续的(例如为00、01、02、……、09)。在一些实施例中，处理器111根据执行结果决定处理系统100是否继续维持待机模式。当处理器111根据执行结果决定处理系统100继续为待机模式，执行操作S240。

举例而言，程序代码(Code)为一辨识人声是否符合预定语音指令的应用程序。当语音检测电路160判断有人声(即预定事件存在)时，处理器111被唤醒以从存储器121加载程序代码(Code)，以执行此应用程序来判断此人声是否符合预定语音指令。若是，则唤醒系统其他组件；若否，则再度关闭处理器111，并再次切换至待机模式。

通过上述的存储器设定方式，本发明实施例的处理系统100在待机模式下可以使用最少的组件(单核心处理器111与单一存储器121)来确认是否需被唤醒。如此一来，可进一步节省处理系统100在运作时的整体功耗。

参照图4，图4为根据本发明的一些实施例所示出的另一种控制方法的示意图。为易于理解，控制方法400将参照前述图1、图3B与图5进行说明。在一些实施例中，控制方法400可用于搭配微处理器140与单核心处理器111的使用来节省电路的功耗。

相较于控制方法300，在控制方法400中，主处理器110是在被微处理器启动后再从随机存取存储器转移数据至存储器121。

在操作S410中，处理系统100即将由一般模式切换至待机模式。

在操作S420中，主处理器保留特定存储器空间予以写入程序代码(Code)。

在操作S430中，主处理器110启动微处理器140以控制存储器模块120的运作模式。

在操作S440中，微处理器140将存储器模块120从一般模式切换为自刷新模式。

在操作S450中，微处理器140关闭主处理器110与影音处理电路170，以进入待机模式。

在操作S460中，语音检测电路160根据外部数据SD判断是否有预定事件存在。当存在预定事件，执行操作S470。当不存在预定事件，重新执行操作S460。

在操作S470中，根据外部数据SD，语音检测电路160通知微处理器140有预定事件存在(例如，接收到人声)，故微处理器140，产生指令CMD以启动单核心处理器111。

上述操作S410至S460的说明可参考控制方法300的相关内容，在此不再详细赘述。

在操作S480中，处理器111致能单一存储器121，并将存储器121从自刷新模式切换为一般模式，且将存储器控制器130设定为非交错模式以重新编排地址310。

在操作S490中，处理器111将原本储存于随机存取存储器150内的程序代码(Code)写入单一存储器121中。

为了易于理解操作S480与S490，请参照图5，图5为根据本发明的一些实施例所示出的基于非交错模式将数据写入单一存储器的示意图。类似于图3B，当操作于非交错模式时，存储器控制器130重新编排存储器121的多个地址310。在此例中，存储器121的多个储存空间对应的地址310依序被重新编排为00至09。因此，存储器121的存储器空间320对应的地址310将为连续的。接着，主处理器110(与/或存储器控制器130)根据这些地址310将程序代码(Code)写入至存储器121。

在操作S495中，处理器111根据指令CMD读取存储器121中的程序代码(Code)，并执行程序代码(Code)以产生一执行结果。

在一些实施例中，处理器111根据执行结果决定处理系统100继续为待机模式，执行操作S430。

在一些实施例中，程序代码(Code)可为一种关键词语音识别程序代码(Code)，用以辨识外部数据SD是否含有人声或关键词。

上述控制方法200与控制方法400的多个操作仅为示例，并非限定需依照此示例中的顺序执行。在不违背本发明的各实施例的操作方式与范围下，在控制方法下的各种操作可适当地增加、替换、省略或以不同顺序执行。

综上所述，本发明实施例所提供的处理系统100与控制方法300通过改变存储器模块120的数据地址与数据写入方式来减少存储器模块120的使用，并搭配微处理器140与单核心处理器的使用来节省整体电路的功耗。

虽然本发明已以实施方式披露如上，然而其并非限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可做各种的更动与修改，因此本发明的保护范围根据所附的权利要求书所界定者为准。

【符号说明】

100：处理系统

110：主处理器

111、112：处理器

113、114：处理器

120：存储器模块

121、122：存储器

123、124：存储器

130：存储器控制器

140：微处理器

150：随机存取存储器

160：语音检测电路

170：影音处理电路

Code：程序代码

SD：外部数据

CMD：指令

200：控制方法

S210、S220：操作

S230、S240：操作

S250、S260：操作

S270、S280：操作

S290、S295：操作

310：地址

320：储存空间

340：子数据

400：控制方法

S410、S420：操作

S430、S440：操作

S450、S460：操作

S470、S480：操作

S490、S495：操作。

Claims

1.一种处理系统，包含：

一随机存取存储器，用以储存一程序代码；

多个存储器；

一主处理器，用以转移该程序代码至该多个存储器中的一第一存储器；以及

一微处理器，用以在一待机模式下设定该多个存储器进入一自刷新模式并关闭该主处理器，并基于一预定事件产生一第一指令，

其中该主处理器还用以根据该第一指令启动，以致能该第一存储器，以根据该第一存储器储存的该程序代码执行一待机应用程序以确认是否持续操作于该待机模式。

2.根据权利要求1所述的处理系统，其中，该主处理器用以在被该微处理器关闭前从该随机存取存储器转移该程序代码至该第一存储器。

3.根据权利要求2所述的处理系统，还包含：

一存储器控制器，用以控制该多个存储器的读写，其中该存储器控制器基于该主处理器的一控制操作于一交错模式，以根据多个地址依序写入该程序代码至该第一存储器中多个储存空间，且该多个地址为非连续的。

4.根据权利要求3所述的处理系统，其中，该多个地址中连续两者之间具有一预定差值，且该预定差值关联于该多个存储器的数量。

5.根据权利要求1所述的处理系统，其中，该主处理器用以在被该微处理器启动后从该随机存取存储器转移该程序代码至该第一存储器。

6.根据权利要求4所述的处理系统，还包含：

一存储器控制器，用以控制该多个存储器的读写，其中该存储器控制器基于该主处理器的一控制操作于一非交错模式，以根据多个地址依序写入该程序代码至该第一存储器中多个储存空间，且该多个地址为连续的。

7.一种控制方法，包含：

通过一随机存取存储器储存一程序代码；

通过一主处理器转移该程序代码至多个存储器中的一第一存储器；

通过一微处理器在一待机模式下设定该多个存储器进入一自刷新模式并关闭该主处理器，并基于一预定事件产生一第一指令，

其中该主处理器还用以根据该第一指令启动以致能该第一存储器，以根据该第一存储器储存的该程序代码执行一待机应用程序以确认是否持续操作于该待机模式。

8.根据权利要求7所述的控制方法，其中，通过该主处理器在被该微处理器关闭前从该随机存取存储器转移该程序代码至该第一存储器。

9.根据权利要求8所述的控制方法，还包含：

通过一存储器控制器控制该多个存储器的读写，其中该存储器控制器基于该主处理器的一控制操作于一交错模式，以根据多个地址依序写入该程序代码至该第一存储器中多个储存空间，且该多个地址为非连续的。

10.根据权利要求9所述的控制方法，其中，该多个地址中连续两者之间具有一预定差值，且该预定差值关联于该多个存储器的数量。