CN112014333A - 一种半导体掺杂工艺的表征方法、装置及系统 - Google Patents
一种半导体掺杂工艺的表征方法、装置及系统 Download PDFInfo
- Publication number
- CN112014333A CN112014333A CN202011118274.2A CN202011118274A CN112014333A CN 112014333 A CN112014333 A CN 112014333A CN 202011118274 A CN202011118274 A CN 202011118274A CN 112014333 A CN112014333 A CN 112014333A
- Authority
- CN
- China
- Prior art keywords
- doping
- semiconductor material
- peak width
- semiconductor
- characterizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/25—Colour; Spectral properties, i.e. comparison of effect of material on the light at two or more different wavelengths or wavelength bands
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
本申请涉及一种半导体掺杂工艺的表征方法、装置及系统,所述表征方法包括步骤:根据光致发光测试设备测得的半导体材料的特征光谱曲线,得到所述半导体材料的半峰宽;根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据半峰宽的均匀性来表征掺杂工艺的均匀性。本申请提供的半导体掺杂工艺的表征方法,不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
Description
技术领域
本申请涉及半导掺杂工艺体技术领域,特别涉及一种半导体掺杂工艺的表征方法、装置及系统。
背景技术
掺杂工艺是半导体制造工艺的常规工艺,根据有效的掺杂区域占据所在平面的比例可以分为平面掺杂和选择性掺杂两种不同的类型,平面掺杂是指所有的表面区域都是有效的掺杂区域,而选择性掺杂是指仅部分表面区域是有效的掺杂区域。
平面掺杂工艺目前一般采用四探针法测试表面方块电阻来表征掺杂的掺杂量,该四探针法为接触式非完全破坏测试,但是通过测试方块电阻的方式具有其局限性,首先四探针法只能测试表面层的掺杂情况,不能有效表征后续工艺对掺杂元素分布的影响,其次四探针法是接触式测试,会在晶圆表面留下压痕或者其他损伤,并不适合砷化镓等硬度比较低的材料,再次四探针法只适用平面掺杂工艺,而不适用于选择性掺杂工艺。
随着发展,出现了利用涡电流法的非接触式体电阻测试仪,此种涡电流法不再仅限于表面层,有效的解决了不能有效表征后续工艺对掺杂元素分布的影响,以及接触式测试带来的不良影响,还可以应用于不同掺杂工艺,比如生长掺杂工艺,然而,涡电流法依然不适用于选择性掺杂工艺。
现有技术中,为了适用于选择性掺杂工艺,可以采用结电压法,现有的结电压法可以测试直径大于500um的选择性掺杂工艺,在一些极端条件下可以测试到直径大于300um的区域,有效的解决了选择性掺杂工艺的表征。
但是,随着光电器件迭代升级,大多数光电器件的选择性掺杂区域一般都小于300um,现有的结电压法也无法进行表征,并没有针对性的测试杂质浓度和掺杂深度的方法。
同时,和光致发光相关的辐射复合现象是与半导体中的缺陷密度和掺杂浓度有关,但是当前很少有专利或研究定量地分析掺杂浓度和掺杂深度对某种半导体光致发光的贡献,也没有定制化的光致发光设备用于表征掺杂的均匀性,尤其是测试和表征小面积的选择性掺杂工艺的均匀性。
发明内容
本申请实施例提供一种半导体掺杂工艺的表征方法、装置及系统,以解决相关技术中无法对小于300um的选择性掺杂区域杂质浓度和掺杂深度进行表征的技术问题。
第一方面,提供了一种半导体掺杂工艺的表征方法,其包括步骤:
根据光致发光测试设备测得的半导体材料的特征光谱曲线,得到所述半导体材料的半峰宽;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据半峰宽的均匀性来表征掺杂工艺的均匀性。
一些实施例中,所述表征方法具体包括步骤:
在半导体材料的测试区域内选取多个测试点;
采用所述光致发光测试设备,获取半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽;
将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
一些实施例中,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度的具体步骤包括:
预设掺杂浓度、掺杂时间以及半峰宽之间的关系式;
根据已知的掺杂时间、所述关系式和半导体材料的半峰宽,得到半导体材料的掺杂浓度;
再根据预设的掺杂浓度、掺杂深度和掺杂时间之间的关系式,得到半导体材料的掺杂深度。
一些实施例中,在预设掺杂浓度、掺杂时间以及半峰宽之间的关系式之前,还包括步骤:
采用光致发光测试设备,对已知掺杂浓度和掺杂时间的半导体材料进行测试,得到该半导体材料的半峰宽;
改变掺杂浓度和掺杂时间,进行多组测试,得到若干组半导体材料的半峰宽;
根据若干组半导体材料的半峰宽、以及对应的掺杂浓度和掺杂时间,得到掺杂浓度、掺杂时间以及半峰宽之间的关系式。
一些实施例中,在根据光致发光测试设备测得的半导体材料的特征光谱曲线之前,还包括步骤:使用激光器的光斑直径小于等于20微米且探测器的最小测量点距小于等于30微米的光致发光测试设备,获取半导体材料的特征光谱曲线。
一些实施例中,所述获取半导体材料的特征光谱曲线的过程包括:
在完成掺杂工艺后获取半导体材料的特征光谱曲线,或者在掺杂过程中实时监控获取半导体材料的特征光谱曲线。
一些实施例中,所述在半导体材料的测试区域内选取多个测试点的具体步骤包括:
将选择性掺杂区域作为半导体材料的测试区域,根据预设的加工精度得到该测试区域内的所有测试点。
第二方面,本申请提供了一种半导体掺杂工艺的表征装置,包括:
处理模块,其用于接收光致发光测试设备获取到的半导体材料的特征光谱曲线,并得到半导体材料的半峰宽;
第一表征模块,其用于根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;
第二表征模块,其用于根据半峰宽的均匀性来表征掺杂工艺的均匀性。
一些实施例中,所述半导体掺杂工艺的表征装置还包括设置模块,所述设置模块用于在半导体材料的测试区域内选取多个测试点;
所述处理模块具体用于接收光致发光测试设备获取到的半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽;
所述第一表征模块具体用于将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;
所述第二表征模块具体用于根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
第三方面,本申请提供了一种半导体掺杂工艺的表征系统,包括:
光致发光测试设备,其用于获取半导体材料的特征光谱曲线,且所述光致发光测试设备的激光器的光斑直径小于等于20微米,探测器的最小测量点距小于等于30微米;
上述半导体掺杂工艺的表征装置。
本申请提供的技术方案带来的有益效果包括:不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
本申请实施例提供了一种半导体掺杂工艺的表征方法,采用光致发光测试设备来获取半导体材料的特征光谱曲线,进而得到半峰宽,并通过半峰宽来表征掺杂浓度和掺杂深度,根据半峰宽的均匀性来表征掺杂工艺的均匀性,不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的半导体掺杂工艺的表征方法的具体流程示意图;
图2为本申请实施例提供的半导体掺杂工艺的表征方法中步骤S4的具体流程图;
图3为本申请实施例提供的晶圆侧视图;
图4为本申请实施例提供的测试点的特征光谱曲线;
图5为本申请实施例提供的所有测试点的半峰宽和位置的映射图;
图6为本申请实施例提供的半导体掺杂工艺的表征装置的结构框图;
图7为本申请实施例提供的半导体掺杂工艺的表征系统的结构框图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例提供了一种半导体掺杂工艺的表征方法,其包括步骤:
根据光致发光测试设备测得的半导体材料的特征光谱曲线,得到所述半导体材料的半峰宽;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据半峰宽的均匀性来表征掺杂工艺的均匀性。
本申请实施例的半导体掺杂工艺的表征方法,一方面,采用光致发光测试设备来获取半导体材料的特征光谱曲线,进而得到半峰宽,并通过半峰宽来表征掺杂浓度和掺杂深度,根据半峰宽的均匀性来表征掺杂工艺的均匀性,不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
另一方面,半峰宽的均匀性与掺杂深度的均匀性是一一对应的,是完全正相关的关系,若半峰宽的均匀性好,则掺杂深度的均匀性就好,通过半峰宽的均匀性来表征掺杂工艺的均匀性,可以快速测评出半导体材料掺杂的均匀性,速度快,效率高。
需要说明的是,本申请实施例的半导体掺杂工艺可以为扩散工艺,也可以为离子注入工艺,当半导体掺杂工艺为扩散工艺时,则掺杂深度即为扩散深度,当半导体掺杂工艺为离子注入工艺时,则掺杂深度即为离子注入深度。另外需要说明的是,掺杂工艺的均匀性是由杂质的浓度和掺杂深度共同决定的。
参见图1所示,更进一步地,在本申请实施例中,所述半导体掺杂工艺的表征方法具体包括步骤:
S1:在半导体材料的测试区域内选取多个测试点;
S2:采用所述光致发光测试设备,获取半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽;
S3:将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽;
S4:根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;
S5:根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
参见图2所示,上述步骤S4中,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度的具体步骤包括:
S401:预设掺杂浓度、掺杂时间以及半峰宽之间的关系式;
S402:根据已知的掺杂时间、所述关系式和半导体材料的半峰宽,得到半导体材料的掺杂浓度;
S403:再根据预设的掺杂浓度、掺杂深度和掺杂时间之间的关系式,得到半导体材料的掺杂深度。
在本申请实施例中,步骤S401的掺杂浓度、掺杂时间以及半峰宽之间的关系式中,半峰宽和掺杂浓度的3/2次方成对数关系,同时半峰宽和掺杂时间的1/2次方成对数关系,在已知半峰宽和掺杂时间的情况下,根据该关系式即可计算出掺杂浓度。
步骤S403的掺杂浓度、掺杂深度和掺杂时间之间的关系式中,掺杂深度和掺杂浓度的1/2次方成正向关系,同时掺杂深度和掺杂时间的1/2次方成正比,在已知掺杂浓度和掺杂时间的情况下,根据该关系式即可计算出掺杂深度。
更进一步地,在本申请实施例中,在预设掺杂浓度、掺杂时间以及半峰宽之间的关系式之前,还包括步骤:
采用光致发光测试设备,对已知掺杂浓度和掺杂时间的半导体材料进行测试,得到该半导体材料的半峰宽;
改变掺杂浓度和掺杂时间,进行多组测试,得到若干组半导体材料的半峰宽;
根据若干组半导体材料的半峰宽、以及对应的掺杂浓度和掺杂时间,得到掺杂浓度、掺杂时间以及半峰宽之间的关系式。
更进一步地,在本申请实施例中,在根据光致发光测试设备测得的半导体材料的特征光谱曲线之前,还包括步骤:
使用激光器的光斑直径小于等于20微米且探测器的最小测量点距小于等于30微米的光致发光测试设备,获取半导体材料的特征光谱曲线。
本申请实施例中使用到的光致发光测试设备的参数要求为:激光器的光斑直径小于等于20微米,且探测器的最小测量点距小于等于30微米。
本申请实施例的符合上述参数要求的光致发光测试设备,不仅可以适用于平面掺杂工艺,而且可以适用于选择性掺杂工艺,适用范围广,应用场景更为丰富。
本申请实施例中的光致发光测试设备的工作原理为:激光器发射的激光依次通过滤光片和反射镜后,照射到半导体材料上,半导体材料发光后会产生特征光谱曲线,探测器接收该特征光谱曲线。
更进一步地,所述获取半导体材料的特征光谱曲线的过程包括:
在完成掺杂工艺后获取半导体材料的特征光谱曲线,或者在掺杂过程中实时监控获取半导体材料的特征光谱曲线。
本申请实施例中,可以在完成掺杂工艺后获取半导体材料的特征光谱曲线,也可以在掺杂过程中实时监控,可以根据实际情况进行选择即可,当需要对已加工完成的半导体材料进行表征时,就在完成掺杂工艺后进行测试即可,当需要对半导体材料的掺杂过程进行测试时,则在掺杂过程中实时监控即可。
通过实时监控半导体材料的特征光谱曲线,一方面,可以实时监控掺杂过程中的掺杂浓度和掺杂深度,当监控到已掺杂到位时,随时可以终止掺杂区域,可以自由控制掺杂时间,对掺杂工艺进行很好的管控;另一方面,通过实时监控可以得到若干组掺杂浓度、掺杂时间以及半峰宽,进行对比分析即可得出三者之间的关系式,也可对已设置的关系式进行适当调整,以使结果更为准确。
更进一步地,上述步骤S1中,在半导体材料的测试区域内选取多个测试点的具体步骤包括:
将选择性掺杂区域作为半导体材料的测试区域,根据预设的加工精度得到该测试区域内的所有测试点。
需要说明的是,本申请实施例中,将选择性掺杂区域作为半导体材料的测试区域的实现方法可以为AOI功能,通过AOI来选定选择性掺杂区域,也可以为其他任何可以实现找到选择性掺杂区域的实现方式皆可。
并且在对测试区域内的测试点进行测试时,只对选择性掺杂区域的中心区域进行测试,不测试边缘区域,可以避免非掺杂区域的影响,准确性更好。
在本申请实施例中,预设的加工精度和测试点的个数呈反比,加工精度越高,测试点个数越多,在计算所有测试点的半峰宽的平均值时,结果更加准确。
参见图3所示的晶圆侧视图,以扩散工艺为例,选取了多个测试点,采用所述光致发光测试设备,获取半导体材料的所有测试点的特征光谱曲线,其中一个测试点的特征光谱曲线如图4所示,在该特征光谱曲线中,横纵标为波长,单位为nm,纵坐标为光强度,从该特征光谱曲线中可以得到半峰宽,该半峰宽为最高光强的一半所对应的区域,半峰宽如图中所示的一条横线。
在获取到所有测试点的特征光谱曲线后,得到所有测试点的半峰宽,根据所有测试点的位置分布,则可以得到所有测试点的半峰宽和位置的映射图,如图5所示,由于半峰宽的均匀性和掺杂深度的均匀性正相关,通过半峰宽的分布情况和均匀性可以得到掺杂深度的均匀性,即图5可以反映出整个晶圆掺杂深度的均匀性,不仅可以直观展示,而且效果较好。
参见图6所示,本申请实施例还提供了一种半导体掺杂工艺的表征装置,包括处理模块、第一表征模块和第二表征模块。
处理模块用于接收光致发光测试设备获取到的半导体材料的特征光谱曲线,并得到半导体材料的半峰宽;第一表征模块用于根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;第二表征模块用于根据半峰宽的均匀性来表征掺杂工艺的均匀性。
更进一步地,所述半导体掺杂工艺的表征装置还包括设置模块,所述设置模块用于在半导体材料的测试区域内选取多个测试点。
所述处理模块具体用于接收光致发光测试设备获取到的半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽。
所述第一表征模块具体用于将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度。
所述第二表征模块具体用于根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
更进一步地,在本申请实施例中,所述第一表征模块还用于预设掺杂浓度、掺杂时间以及半峰宽之间的关系式,根据已知的掺杂时间、所述关系式和半导体材料的半峰宽,得到半导体材料的掺杂浓度,再根据预设的掺杂浓度、掺杂深度和掺杂时间之间的关系式,得到半导体材料的掺杂深度。
本申请实施例的半导体掺杂工艺的表征装置,通过半峰宽来表征掺杂浓度和掺杂深度,根据半峰宽的均匀性来表征掺杂工艺的均匀性,不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
参见图7所示,本申请实施例还提供一种半导体掺杂工艺的表征系统,包括光致发光测试设备和上述半导体掺杂工艺的表征装置。
光致发光测试设备用于获取半导体材料的特征光谱曲线,且所述光致发光测试设备的激光器的光斑直径小于等于20微米,探测器的最小测量点距小于等于30微米。
在半导体掺杂工艺的表征系统中,半导体掺杂工艺的表征装置包括设置模块、处理模块、第一表征模块和第二表征模块。
所述设置模块用于在半导体材料的测试区域内选取多个测试点。
所述处理模块具体用于接收光致发光测试设备获取到的半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽。
所述第一表征模块具体用于将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度。
所述第二表征模块具体用于根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
可以理解的是,本申请实施例的光致发光测试设备为获取半导体材料的特征光谱曲线的采集设备,半导体掺杂工艺的表征装置为可执行上述半导体掺杂工艺的表征方法的电子设备。
本申请实施例的半导体掺杂工艺的表征系统,采用光致发光测试设备来获取半导体材料的特征光谱曲线,进而得到半峰宽,并通过半峰宽来表征掺杂浓度和掺杂深度,根据半峰宽的均匀性来表征掺杂工艺的均匀性,不仅可以对小于300um的选择性掺杂区域的杂质浓度和掺杂深度进行表征,适用范围更广,而且此种方法为非接触式非破坏性测试,不会对半导体材料造成损伤,更加安全可靠。
在本申请实施例中,为了得到掺杂浓度、掺杂时间以及半峰宽之间的关系式,所述光致发光测试设备还用于:对已知掺杂浓度和掺杂时间的半导体材料进行测试,得到该半导体材料的特征光谱曲线;改变掺杂浓度和掺杂时间,进行多组测试,得到若干组半导体材料的特征光谱曲线;所述处理模块还用于接收若干组已知掺杂浓度和掺杂时间的半导体材料的特征光谱曲线;所述第一表征模块还用于根据若干组已知掺杂浓度和掺杂时间的半导体材料的特征光谱曲线的半峰宽,得到掺杂浓度、掺杂时间以及半峰宽之间的关系式。
在本申请的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是,在本申请中,诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种半导体掺杂工艺的表征方法,其特征在于,其包括步骤:
根据光致发光测试设备测得的半导体材料的特征光谱曲线,得到所述半导体材料的半峰宽;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据半峰宽的均匀性来表征掺杂工艺的均匀性;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度的具体步骤包括:
预设掺杂浓度、掺杂时间以及半峰宽之间的关系式;
根据已知的掺杂时间、所述关系式和半导体材料的半峰宽,得到半导体材料的掺杂浓度;
再根据预设的掺杂浓度、掺杂深度和掺杂时间之间的关系式,得到半导体材料的掺杂深度。
2.如权利要求1所述的半导体掺杂工艺的表征方法,其特征在于,所述表征方法具体包括步骤:
在半导体材料的测试区域内选取多个测试点;
采用所述光致发光测试设备,获取半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽;
将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽;
根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度,并根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
3.如权利要求1所述的半导体掺杂工艺的表征方法,其特征在于,在预设掺杂浓度、掺杂时间以及半峰宽之间的关系式之前,还包括步骤:
采用光致发光测试设备,对已知掺杂浓度和掺杂时间的半导体材料进行测试,得到该半导体材料的半峰宽;
改变掺杂浓度和掺杂时间,进行多组测试,得到若干组半导体材料的半峰宽;
根据若干组半导体材料的半峰宽、以及对应的掺杂浓度和掺杂时间,得到掺杂浓度、掺杂时间以及半峰宽之间的关系式。
4.如权利要求1所述的半导体掺杂工艺的表征方法,其特征在于,在根据光致发光测试设备测得的半导体材料的特征光谱曲线之前,还包括步骤:
使用激光器的光斑直径小于等于20微米且探测器的最小测量点距小于等于30微米的光致发光测试设备,获取半导体材料的特征光谱曲线。
5.如权利要求4所述的半导体掺杂工艺的表征方法,其特征在于,所述获取半导体材料的特征光谱曲线的过程包括:
在完成掺杂工艺后获取半导体材料的特征光谱曲线,或者在掺杂过程中实时监控获取半导体材料的特征光谱曲线。
6.如权利要求2所述的半导体掺杂工艺的表征方法,其特征在于,所述在半导体材料的测试区域内选取多个测试点的具体步骤包括:
将选择性掺杂区域作为半导体材料的测试区域,根据预设的加工精度得到该测试区域内的所有测试点。
7.一种半导体掺杂工艺的表征装置,其特征在于,包括:
处理模块,其用于接收光致发光测试设备获取到的半导体材料的特征光谱曲线,并得到半导体材料的半峰宽;
第一表征模块,其用于根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;
第二表征模块,其用于根据半峰宽的均匀性来表征掺杂工艺的均匀性;
所述第一表征模块具体用于预设掺杂浓度、掺杂时间以及半峰宽之间的关系式;根据已知的掺杂时间、所述关系式和半导体材料的半峰宽,得到半导体材料的掺杂浓度;再根据预设的掺杂浓度、掺杂深度和掺杂时间之间的关系式,得到半导体材料的掺杂深度。
8.如权利要求7所述的半导体掺杂工艺的表征装置,其特征在于,还包括设置模块,所述设置模块用于在半导体材料的测试区域内选取多个测试点;
所述处理模块具体用于接收光致发光测试设备获取到的半导体材料的所有测试点的特征光谱曲线,并得到所有测试点的半峰宽;
所述第一表征模块具体用于将所有测试点的半峰宽的平均值作为所述半导体材料的半峰宽,根据所述半导体材料的半峰宽来表征半导体材料的掺杂浓度和掺杂深度;
所述第二表征模块具体用于根据所有测试点的半峰宽的均匀性来表征半导体材料的掺杂工艺的均匀性。
9.一种半导体掺杂工艺的表征系统,其特征在于,包括:
光致发光测试设备,其用于获取半导体材料的特征光谱曲线,且所述光致发光测试设备的激光器的光斑直径小于等于20微米,探测器的最小测量点距小于等于30微米;
如权利要求7或8所述的半导体掺杂工艺的表征装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011118274.2A CN112014333B (zh) | 2020-10-19 | 2020-10-19 | 一种半导体掺杂工艺的表征方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011118274.2A CN112014333B (zh) | 2020-10-19 | 2020-10-19 | 一种半导体掺杂工艺的表征方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112014333A true CN112014333A (zh) | 2020-12-01 |
CN112014333B CN112014333B (zh) | 2021-01-26 |
Family
ID=73527577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011118274.2A Active CN112014333B (zh) | 2020-10-19 | 2020-10-19 | 一种半导体掺杂工艺的表征方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112014333B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117438348A (zh) * | 2023-12-21 | 2024-01-23 | 希科半导体科技(苏州)有限公司 | 外延生长控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110098134A (zh) * | 2019-04-18 | 2019-08-06 | 中国科学技术大学 | 半导体掺杂的扩散深度检测方法 |
CN111366833A (zh) * | 2020-03-16 | 2020-07-03 | 深圳第三代半导体研究院 | 一种测量半导体中杂质活化能的方法 |
-
2020
- 2020-10-19 CN CN202011118274.2A patent/CN112014333B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110098134A (zh) * | 2019-04-18 | 2019-08-06 | 中国科学技术大学 | 半导体掺杂的扩散深度检测方法 |
CN111366833A (zh) * | 2020-03-16 | 2020-07-03 | 深圳第三代半导体研究院 | 一种测量半导体中杂质活化能的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117438348A (zh) * | 2023-12-21 | 2024-01-23 | 希科半导体科技(苏州)有限公司 | 外延生长控制方法 |
CN117438348B (zh) * | 2023-12-21 | 2024-04-16 | 希科半导体科技(苏州)有限公司 | 外延生长控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112014333B (zh) | 2021-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9110127B2 (en) | Apparatus and method for electrical characterization by selecting and adjusting the light for a target depth of a semiconductor | |
Rodriguez et al. | Computational aspects of laser radiometric multiparameter fit for carrier transport property measurements in Si wafers | |
CN112014333B (zh) | 一种半导体掺杂工艺的表征方法、装置及系统 | |
WO2010130013A1 (en) | Material or device characterisation with non-homogeneous photoexcitation | |
Korsós et al. | Efficiency limiting crystal defects in monocrystalline silicon and their characterization in production | |
CN105097400B (zh) | 离子注入系统及方法 | |
CN107290637B (zh) | 单pn结型器件激光损伤效应分析方法 | |
Heinz et al. | Doping density in silicon and solar cells analyzed with micrometer resolution | |
CN107251210A (zh) | 半导体基板的评价方法及半导体基板的制造方法 | |
Polignano et al. | Comparison of techniques for detecting metal contamination in silicon wafers | |
JPH0744210B2 (ja) | ポリシリコン/シリコン界面酸化物膜の厚さを決定するための方法及び装置。 | |
Wilson et al. | Unified lifetime metrology and photoluminescence imaging of passivation defects for silicon PV | |
Höffler et al. | Comparison of line-wise PL-imaging and area-wise PL-imaging | |
Polignano et al. | Metal contamination monitoring and gettering | |
Schüler et al. | High resolution inline topography of iron in p-doped multicrystalline bricks by MDP | |
JPH113923A (ja) | 半導体のサブミクロンシリコン表面層の金属汚染物質の検出方法 | |
Isenberg et al. | Carrier density imaging (CDI): a spatially resolved lifetime measurement suitable for in-line process-control | |
Peh et al. | Calibration of Low‐Temperature Photoluminescence of Boron‐Doped Silicon with Increased Temperature Precision | |
KR101302587B1 (ko) | 실리콘 웨이퍼의 소수 캐리어 라이프타임 평가 방법 | |
JPS6253944B2 (zh) | ||
Schülera et al. | High Resolution Inl Multicry | |
Abbott et al. | Application of photoluminescence to high-efficiency silicon solar cell fabrication | |
CN116626467B (zh) | 快速检出硅光电倍增管芯片次品的检测方法 | |
Pengerla et al. | COMPARING MICROWAVE DETECTED PHOTOCONDUCTANCE, QUASI STEADY STATE PHOTOCONDUCTANCE AND PHOTOLUMINESCENCE IMAGING FOR IRON ANALYSIS IN SILICON | |
Bergmann et al. | Measurement of the PtH defect depth profiles in fully processed silicon high-voltage diodes by improved current transient spectroscopy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A characterization method, device, and system for semiconductor doping process Effective date of registration: 20230423 Granted publication date: 20210126 Pledgee: Guanggu Branch of Wuhan Rural Commercial Bank Co.,Ltd. Pledgor: WUHAN GUANGGU QUANTUM TECHNOLOGY CO.,LTD. Registration number: Y2023420000176 |
|
PE01 | Entry into force of the registration of the contract for pledge of patent right |