CN112005447A - 用于通用串行总线c型(usb-c)连接器系统的反向过电流保护 - Google Patents

用于通用串行总线c型(usb-c)连接器系统的反向过电流保护 Download PDF

Info

Publication number
CN112005447A
CN112005447A CN201980024725.5A CN201980024725A CN112005447A CN 112005447 A CN112005447 A CN 112005447A CN 201980024725 A CN201980024725 A CN 201980024725A CN 112005447 A CN112005447 A CN 112005447A
Authority
CN
China
Prior art keywords
usb
controller
vconn
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980024725.5A
Other languages
English (en)
Other versions
CN112005447B (zh
Inventor
赫曼特·维斯普特
帕塔·蒙达尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN112005447A publication Critical patent/CN112005447A/zh
Application granted granted Critical
Publication of CN112005447B publication Critical patent/CN112005447B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H01R13/6666—Structural association with built-in electrical component with built-in electronic circuit with built-in overvoltage protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Abstract

电子设备包括第一电子电路部分，该第一电子电路部分被配置成将通用串行总线C型(USB‑C)控制器的VCONN供电端子连接至USB‑C控制器的多个配置通道(CC)端子中的第一CC端子。USB‑C控制器的第一CC端子直接连接至USB‑C插座的多个CC端子中的第一CC端子。该电子设备还包括第二电子电路部分，该第二电子电路部电耦接至第一电子电路部分并且被配置成检测USB‑C控制器的第一CC端子与VCONN供电端子之间的电压。当该电压大于预定阈值时，第二电子电路部分将VCONN供电端子与USB‑C控制器的第一CC端子解耦。

Description

用于通用串行总线C型(USB-C)连接器系统的反向过电流保护
相关申请的交叉引用
本申请是于2018年6月25日提交的美国非临时申请第16/017,008号的国际申请，该美国非临时申请要求于2018年4月12日提交的美国临时申请第62/656,732号和于2018年6月6日提交的美国临时申请第62/681,502号的优先权和权益，上述所有申请通过引用整体并入本文。
技术领域
本公开内容的各方面总体上涉及通用串行总线(USB)C型连接器子系统，并且更具体地，涉及用于USB C型连接器子系统的反向电流保护。
背景技术
各种电子设备(例如，智能电话、平板电脑、笔记本计算机、膝上型计算机、集线器、充电器、适配器等)被配置成通过通用串行总线C型(USB-C)连接器系统传输电力。例如，在一些应用中，电子设备可以被配置为电力消耗者以通过USB-C连接器系统接收电力(例如，用于电池充电)，而在其他应用中，电子设备可以被配置为电力提供者以通过USB-C连接器系统向连接至该电子设备的其他设备提供电力。电子设备通常被配置成通过场效应晶体管(FET)或其他类似的开关器件传输电力。在一些情况下，FET可能由于例如可能在USB-C连接器系统上发生的一个或更多个电气故障而变得容易受到电气损坏(例如，过电流损坏、过电压损坏、过热损坏等)。
附图说明
通过参考以下结合附图的描述，可以最好地理解所描述的实施方式及其优点。在不脱离所描述的实施方式的精神和范围的情况下，这些附图绝不限制本领域技术人员可以对所描述的实施方式进行的形式上和细节上的任何改变。
图1是示出根据本实施方式的集成电路(IC)控制器系统的框图。
图2是示出根据本实施方式的IC控制器系统和USB-C连接器系统的详细图。
图3A是示出根据本实施方式的用于USB-C连接器系统的反向电流保护系统的实施方式的图。
图3B是示出根据本实施方式的用于USB-C连接器系统的反向电流保护系统的另一实施方式的图。
图4是根据本实施方式的提供用于USB-C连接器系统的反向电流保护方案的方法的流程图。
图5是根据本实施方式的可以执行本文所描述的一个或更多个操作的示例装置的框图。
具体实施方式
本文所描述的是用于电子设备中的USB-C的反向电流保护的技术的各种实施方式。这样的电子设备的示例包括但不限于个人计算机(例如，膝上型计算机、笔记本型计算机等)、移动计算设备(例如，平板、平板计算机、电子阅读器设备等)、移动通信设备(例如，智能手机、手机、个人数字助理、消息传递设备、掌上电脑等)、连接和充电设备(例如集线器、坞站、适配器、充电器等)、音频/视频/数据记录和/或播放设备(例如摄相机、录音机、手持式扫描仪、监视器等)以及其他可以使用USB连接器(接口)进行通信和/或电池充电的电子设备。
如本文所使用的，如果电子设备或系统符合通用串行总线(USB)规范的至少一个版本，则该电子设备或系统被称为“USB使能”。这样的USB规范的示例包括但不限于USB规范修订2.0、USB 3.0规范、USB3.1规范和/或其各种补充(例如，便携式(On-The-Go)或OTG)、版本和勘误表。USB规范通常定义设计和构建标准通信系统和外围设备所需的差分串行总线的特征(例如，属性、协议定义、交易类型、总线管理、编程接口等)。
例如，USB使能的外围电子设备通过USB使能的主机设备的USB端口附接至该主机设备以形成USB使能的系统。USB 2.0端口可以包括5V的电力线(例如，VBUS)、一对差分数据线(例如，可以表示为D+或DP以及D-或DN)以及用于电力返回的接地线(例如GND)。USB 3.0端口也提供VBUS线、D+线、D-线和GND线以与USB 2.0向后兼容。另外，为了支持较快的差分总线(USB超高速(SuperSpeed)总线)，USB 3.0端口还提供了一对差分发送器数据线(表示为SSTX+和SSTX-)、一对差分接收器数据线(表示为SSRX+和SSRX-)、用于电力的电力线(例如，可以表示为DPWR)和用于电力返回的接地线(例如，可以表示为DGND)。USB 3.1端口提供与USB 3.0端口相同的线以与USB 2.0和USB 3.0通信向后兼容，但是通过被称为增强型超高速的一系列功能扩展了超高速总线的性能。
最近在USB C型规范的各个发行版本中定义了一种新兴的用于USB连接器的技术，称为USB C型。USB C型规范的各个发行版本定义了USB C型插座、插头和线缆，所述USB C型插座、插头和线缆可以支持通过例如在一个或更多个修订版本的USB电力传输(USB-PD)规范中定义的新的USB电力传输协议进行的USB通信以及电力传输。
一些电子设备可能符合USB C型规范的特定的发行版本和/或修订版本。如本文所使用的，“USB C型子系统”可以指例如可以通过集成电路(IC)控制器中的固件和/或软件控制的硬件电路，该硬件电路被配置成并且能够操作以执行功能并且满足在USB C型规范的至少一个发行版本中指定的要求。这样的C型功能和要求的示例可以包括但不限于根据USB2.0和USB 3.0/USB 3.1的数据和其他通信、C型线缆的机电定义和性能要求、C型插座的机电定义和性能要求、C型插头的机电定义和性能要求、C型对传统线缆组件和适配器的要求、基于C型的设备检测和接口配置的要求、优化C型连接器的电力传输的要求等。根据USB C型规范，C型端口提供VBUS线、D+线、D-线、GND线、SSTX+线、SSTX-线、SSRX+线和SSRX-线等。
另外，C型端口还提供用于边带功能的信号传递的边带使用(例如，可以表示为SBU)线以及用于发现、配置和管理通过C型线缆的连接的配置通道(表示为CC)线。C型端口可以与C型插头和C型插座相关联。为了便于使用，C型插头和C型插座被设计为无论插头到插座的取向如何均可以操作的可逆对。因此，被布置为标准C型插头或插座的标准C型连接器提供用于以下的引脚：四根VBUS线、四根接地返回(GND)线、两根D+线(DP1和DP2)、两根D-线(DN1和DN2)、两根SSTX+线(例如，SSTXP1和SSTXP2)、两根SSTX-线(SSTXN1和SSTXN2)、两根SSRX+线(例如，SSRXP1和SSRXP2)、两根SSRX-线(SSRXN1和SSRXN2)、两根CC线(CC1和CC2)以及两根SBU线(例如，SBU1和SBU2)等。
一些电子设备可能符合USB-PD规范的特定发行版本和/或版本。USB-PD规范定义了一种标准协议，其被设计成通过USB C型端口在单根C型线缆上向USB使能设备/从USB使能设备提供更灵活的电力传输以及数据通信，来使得USB使能设备的功能最大化。例如，USB-PD规范描述了用于管理通过USB C型线缆的高达100W功率的功率传输所必需的架构、协议、电力供应行为、参数和线缆。根据USB-PD规范，与在旧USB规范中定义的相比，USB使能设备可以通过USB C型线缆协商(negotiate)较多电流和/或较高或较低电压。如本文所使用的，在一些实施方式中，“USB-PD子系统”可以指可以通过集成电路(IC)控制器中的固件和/或软件控制的硬件电路，该硬件电路被配置成并且能够操作以执行功能并且满足在USB-PD规范的至少一个发行版本中指定的要求。
电子设备通常使用电力传输电路(电力路径)向/从设备传输电力。在其他电子部件中，电力路径可以包括在电路路径上顺序耦接以作为开关(例如，作为“导通”/“关断”开关)操作的一个或更多个功率FET。功率FET与用于其他非电力传输应用的FET和其他类型的晶体管开关器件在一些重要特征上有所不同。作为分立半导体开关器件，功率FET在“导通”时需要在其源极与其漏极之间承载大量电流，以在“导通”时具有从其源极到其漏极的低电阻，并且在“关断”时承受从其源极到其漏极的高电压。例如，功率FET可以被表征为能够承载在数百毫安(例如500mA至900mA)到数安(例如3A至10A或高于10A)的范围内的电流，并且能够承受其源极与其漏极之间的在12V至40V(或高于40V)范围内的电压。例如，功率FET器件的源极与漏极之间的电阻可以非常小(例如，在数十毫欧的量级)以防止例如跨器件的电力损耗。
图1示出了根据用于本文所描述的用于USB-C电路的反向电流保护的技术配置的示例设备100。在图1所示的实施方式中，设备100是制造在集成电路(IC)管芯上的IC控制器芯片。例如，IC控制器100可以是来自由加利福尼亚州圣何塞的Cypress Semiconductor公司开发的CCGx USB控制器家族的单芯片IC设备。在另一示例中，IC控制器100可以是作为片上系统(SoC)制造的单芯片IC。
在其他部件之中，IC控制器100可以包括CPU子系统102、外围互连114、系统资源116、各种输入/输出(EO)块(例如118A至118C)以及USB子系统124。另外，IC控制器100提供被配置成并且能够操作以支持多种电源状态122的固件和电路。CPU子系统102可以包括耦接至系统互连112的一个或更多个CPU(中央处理单元)104、闪速存储器106、SRAM(静态随机存取存储器)108和ROM(读取存储器)110。CPU 104是可以在片上系统设备中运行的合适的处理器。在一些实施方式中，可以利用广泛的门控时钟来优化CPU以用于低功率操作，并且CPU可以包括使得CPU能够在各种电力状态下操作的各种内部控制器电路。
例如，CPU可以包括唤醒中断控制器，唤醒中断控制器被配置成将CPU从休眠状态唤醒，从而使得在IC芯片处于休眠状态时电力被“关断”。闪速存储器106可以是可配置用于存储数据和/或程序的任何类型的程序存储器(例如，NAND闪存、NOR闪存等)。SRAM 108可以是适于存储通过CPU 104访问的数据和固件/软件指令的任何类型的易失性或非易失性存储器。ROM 110可以是可配置用于存储启动例程、配置参数以及其他片上系统固件参数和设置的任何类型的适合的存储装置。系统互连112是系统总线(例如，单级的或多级的高级高性能总线，或AHB)，该系统总线被配置为将CPU子系统102的各个部件彼此耦接的接口以及CPU子系统的各个部件与外围互连114之间的数据和控制接口。
外围互连114是外围总线(例如，单级或多级AHB)，该外围总线在CPU子系统102与其外围设备和其他资源例如系统资源116、I/O块(例如118A至118C)和USB子系统124之间提供主要数据和控制接口。外围互连可以包括各种控制器电路(例如直接存储器访问或DMA控制器)，各种控制器电路可以被编程为在外围块之间传递数据而不给CPU子系统增加负担。在各种实施方式中，CPU子系统的每个部件和外围互连可以随CPU、系统总线和/或外围总线的每种选择或类型而不同。
系统资源116可以包括支持IC控制器100在其各种状态和模式下的操作的各种电子电路。例如，系统资源116可以包括电力子系统，电力子系统提供每种控制器状态/模式例如电压基准和/或电流基准、唤醒中断控制器(WIC)、上电复位(POR)等所需的电力资源。在一些实施方式中，系统资源116的电力子系统还可以包括允许IC控制器100以若干不同的电压和/或电流水平从外部源汲取电力和/或向外部源提供电力的电路。系统资源116还可以包括时钟子系统，时钟子系统提供由IC控制器100以及实现各种控制器功能例如外部复位的电路使用的各种时钟。
在各种实施方式和实现方式中，IC控制器例如IC控制器100可以包括各种不同类型的I/O块和子系统。例如，在图1所示的实施方式中，IC控制器100可以包括GPIO(通用输入输出)块118A、TCPWM(定时器/计数器/脉冲宽度调制)块118B、SCB(串行通信块)118C和USB子系统124。GPIO 118A包括被配置成实现各种功能例如上拉、下拉、输入阈值选择、输入和输出缓冲器启用/禁用、连接至各个I/O引脚的复用信号等的电路。TCPWM 118B包括被配置成实现定时器、计数器、脉宽调制器、解码器以及被配置成对输入/输出信号进行操作的各种其他模拟/混合信号元件的电路。SCB 118C包括被配置成实现各种串行通信接口例如I2C、SPI(串行外围接口)、UART(通用异步接收器/发送器)等的电路。
在某些实施方式中，可以根据本文所描述的用于反向电流保护的技术来使用USB子系统124，并且USB子系统124还可以对通过USB端口进行的USB通信以及其他USB功能例如电力传输和电池充电提供支持。例如，在各种实施方式中，USB子系统124可以是USB-PD子系统、USB C型子系统或上述两者(例如，支持USB-PD功能的USB C型子系统)。USB子系统124可以包括C型收发器和物理层逻辑(PHY)，这两者被配置为集成的基带PHY电路以执行物理层传输中涉及的各种数字编码/解码功能(例如，双相标记码-BMC编码/解码、循环冗余校验-CRC等)和模拟信号处理功能。USB子系统124也可以被称为USB控制器。
在某些实施方式中，IC控制器100(和/或USB子系统124)还可以被配置成响应在USB-PD规范中定义的通信，例如，SOP、SOP'和SOP”消息传递。如将在下面进一步讨论的，USB子系统124还可以包括反向电流保护电路126(例如，作为USB子系统124的一部分而被包括的片上电路)和过电压保护电路128(例如，作为USB子系统124的一部分而被包括的片上电路)，以保护IC控制器100的一个或更多个部件免受由于例如可能在IC控制器100上发生的一个或更多个电气故障而导致的可能的电气损坏(例如，过电流损坏、过电压损坏、过热损坏等)。
在USB-PD应用中，USB C型连接器的两个配置通道端子(或引脚)(例如CC1/CC2)可以用于检测C型线缆取向。例如，一旦完成线缆取向检测，则一个CC端子用于为线缆/适配器电源提供VCONN电压，并且另一个CC端子用于USB-PD通信。VCONN电源开关两端的电阻可能低(例如<500mΩ)以支持例如5V下1.5W的最大功率传输。在一些实施方式中，VCONN开关可能在系统电平故障期间易受反向电流状况的影响。在这种故障状况下，C型端口的VBUS线(例如，高达24V)可能会短接至VCONN端子。这可能会导致数安培电流(例如，该电流可能比正常额定电流大一个或更多个数量级)流过VCONN开关。因此，该反向电流可能会对VCONN开关以及VCONN电源造成电气损坏和/或热损坏(例如，过电流损坏、过热损坏等)。在一些实施方式中，VCONN开关可以包括系统电平故障期间的反向电流保护。因此，本反向电流保护技术可以检测从引脚VCONN流向VCONN供电端的反向电流，并且然后关断VCONN开关以避免由于反向电流引起的任何潜在的电气损坏和/或热损坏。
在某些实施方式中，例如，如下面将参照图2、图3A、图3B和图4讨论的，USB子系统124中的反向电流保护电路126(例如，片上电路)可以提供VCONN开关反向电流检测和保护方案，该保护方案可以保护例如VCONN开关和VCONN电源免受电气损坏和/或热损坏(例如，过电流损坏、反向电流损坏、过热损坏等)。
现在转向图2，提供了USB子系统200(例如，USB C型子系统)的详细实施方式。如所描绘的，USB子系统200(例如，USB C型子系统)可以包括反向电流与过电压检测和保护电路级202、栅极和体(bulk)控制电路级204以及自偏置控制电路级206。如所描绘的，栅极和体控制电路级204可以包括各种电子部件(例如，充电泵(charge pump)和开关控制逻辑、一个或更多个放大器、一个或更多个开关等)，所述各种电子部件可以用于例如通过向一个或更多个VCONN功率FET施加栅极电压来“导通”VCONN功率FET。类似地，自偏置控制电路级206可以包括(例如，一个或更多个电力开关)，其可以用于例如向反向电流与过电压检测和保护电路级202的部件提供偏置电压。
反向电流与过电压检测和保护电路级202可以包括片上反向电流检测和保护电路208、比较器电路210和汲入电路212。在某些实施方式中，如所示出的，片上反向电流检测和保护电路208可以包括例如跨VCONN FET与VCONN供电端的比较器。栅极和体控制电路级204可以包括各种电子部件(例如，充电泵和开关控制逻辑、一个或更多个放大器、一个或更多个开关等)，这些电子部件可以用于例如通过向一个或更多个VCONN功率FET施加栅极电压来“导通”VCONN功率FET。类似地，自偏置控制电路级206可以包括(例如，一个或更多个功率开关)，其可以用于例如向反向电流与过电压检测和保护电路级202的部件提供偏置电压。在一些实施方式中，栅极和体控制电路级204以及自偏置控制电路级206可以用于支持过电压检测和保护电路级202对过电压状况进行检测和补偿。
在某些实施方式中，如所描绘的，例如当片上反向电流检测和保护电路208检测到VCONN>VCONN供电时，片上反向电流检测和保护电路208的比较器可以输出反向电流保护信号(例如，RCP)。只要VCONN(高达20V)>VCONN供电，则比较器输入就被钳位至VPWR+VTP(栅极连接至电路部分210中的VPWR的PMOS的阈值电压)。从而，可以保护比较器在反向电流故障状况期间免受损坏。VPWR是确定反向电流检测阈值的可编程电源或基准。在一些实施方式中，VCONN＞VCONN供电的比较器检测电压阈值可以是用户可配置的并且可以通过例如可编程偏移或参考电压来提供。具体地，片上反向电流检测和保护电路208的比较器可以输出用于将VCONN FET开关切换为“关断”的RCP信号以保护片上反向电流检测和保护电路208的VCONN FET免受由于VCONN FET处的反向电流而引起的电损坏和/或热损坏。
图3A和图3B示出了片上反向电流检测和保护电路(例如，如以上所讨论的片上反向电流检测和保护电路208)的实施方式。例如，如图3A的片上反向电流检测和保护电路300所示，可以跨在VCONN供电引脚306与VCONN引脚312之间的VCONN FET开关304提供比较器302。在一些实施方式中，VCONN FET 304包括被配置成在约3伏特(V)下操作的共源共栅N沟道FET。在其他实施方式中，VCONN FET 304包括被配置成在约5伏(V)下操作的共源共栅N沟道FET。VCONN FET304可以接收使能信号308以使VCONN FET 304在“导通”与“关断”之间切换。具体地，基于例如可编程偏移控制信号313(例如，电压阈值)和跨VCONN FET 304的电压的测量结果(例如，在VCONN>VCONN供电的情况下)，比较器302可以将RCP信号310提供给VCONN FET 304作为用于将VCONN FET 304切换为“关断”的指示，以保护VCONN FET304免受由于反向电流(例如，IRCP)回流到VCONN FET 304中而引起的持续电损坏和/或热损坏。
图3B示出了根据本反向电流保护技术的耐高压片上反向电流检测和保护电路301。例如，在图3B所示的实施方式在正常操作状况下进行操作期间，可以预期VCONN引脚312处的电压小于VCONN供电引脚306处的电压。此外，因为在正常操作状况下应该没有电流流过电阻器314(例如，100KW电阻)，所以VSEN电压(例如，跨VSEN FET 315的电压)应该等于VCONN引脚312处的电压。然而，在故障状况下，VSEN电压可以跟踪VCONN引脚312处(例如，在关于图1讨论的IC控制器100的VCONN引脚上)的电压，直至该VSEN电压达到VCONN供电引脚306处的电压与VEET_TH阈值电压之和并且未检测到流过电阻器314(例如100KW电阻)的电流。一旦VCONN引脚312处的电压上升到VCONN供电引脚306处的电压与VEET_TH阈值电压之和以上，则VSEN FET 315可以将VSEN钳位至等于VCONN供电引脚306处的电压与VEET_TH阈值电压之和的电压。以这种方式，比较器302看不到可能存在于VCONN引脚312上的高电压(例如24V)。
现在转向图4，其示出了根据本实施方式的提供反向电流检测和保护的方法400的流程图。在某些实施方式中，方法400可以由处理逻辑(例如，图1的IC控制器100以及图5的IC控制器504)执行，该处理逻辑可以包括硬件例如以上关于图2讨论的USB子系统200(例如，USB C型子系统)。实际上，在一些实施方式中，可以利用硬件、软件或者硬件和软件的组合来执行方法400。
方法400可以开始于IC控制器100检测与耦接至USB-C控制器的USB-C插座相配合的插头的取向(块402)。然后，方法400可以继续进行以下操作：IC控制器100使用第一开关将USB-C控制器的控制通道PHY耦接至USB-C控制器的第一CC端子(块404)。然后，方法400可以继续进行以下操作：IC控制器100使用第二开关将VCONN供电端耦接至USB-C控制器的第二CC端子(块406)。然后，方法400可以继续进行以下操作：IC控制器100检测从VCONN端子流向VCONN供电端子的反向电流大于预定阈值量(块408)。然后，方法400可以继续进行以下操作：IC控制器100将VCONN供电端与第二CC端子解耦(块410)。以这种方式，本方法400可以提供VCONN开关反向电流检测和保护方案，该保护方案可以用于保护例如VCONN开关和VCONN供电免受电损坏和/或热损坏(例如，过电流损坏、反向电流损坏、过热损坏等)。
本文描述的用于反向电流保护的技术可以以几种不同类型的USB C型应用来实施。这样的C型应用的示例包括但可以不限于：下行端口(DFP)USB应用，其中具有USB C型子系统的IC控制器被配置成提供下行USB端口(例如，在USB使能的主机设备中)；上行端口(UFP)USB应用，其中具有USB C型子系统的IC控制器可以用于提供上行USB端口(例如，在USB使能的外围设备或适配器中)；以及双角色端口(DRP)USB应用，其中具有USB C型子系统的IC控制器被配置成在同一USB端口上支持DFP应用和UFP应用两者。
图5示出了其中具有USB C型子系统和/或USB-PD子系统的IC控制器504被配置成提供DRP应用的示例系统500。在示例实施方式中，IC控制器504可以是来自由加利福尼亚州圣何塞的Cypress Semiconductor公司开发的CCGx USB控制器家族的单芯片IC设备。在系统500中，IC控制器504被耦接至C型插座530、显示端口芯片组540、USB芯片组550、嵌入式控制器560、电源570和充电器580。系统500的这些部件可以被布置在印刷电路板(PCB)或其他合适的基板上并且通过合适的手段例如导线、迹线、总线等彼此耦接。
在某些实施方式中，可以根据USB C型规范来配置C型插座530以通过C型端口提供连接。显示端口芯片组540被配置成通过C型插座530提供显示端口功能。USB芯片组550被配置成通过C型插座530的D+/D-线对USB通信(例如，USB 2.0通信)提供支持。嵌入式控制器560耦接至IC控制器504并且被配置成提供系统500中的各种控制和/或数据传输功能。电源570可以包括耦接至IC控制器504的DC/DC电源。
在某些实施方式中，如先前所讨论的，IC控制器504可以包括耐高压片上反向电流检测和保护电路以执行如以上所描述的反向电流保护技术。例如，如图5所示，因为反向电流检测和保护电路被构造成IC控制器504的一部分(例如，片上)，所以在一些实施方式中，单个PHY控制通道可以经由“直接连接”(例如，其在本文可以指经由或包括无源部件例如电阻器或电容器的电连接，但没有经由有源部件例如二极管或晶体管的电气连接)将IC控制器504的相应的CC1引脚和CC2引脚耦接至C型插座530的相应的CC1端子和CC2端子。
具体地，通过使得IC控制器504的相应的CC1引脚和CC2引脚能够直接连接(例如，在不使用任何有源电子部件的情况下，这进一步减少了硬件)至C型插座530的相应的CC1端子和CC2端子并且通过包括反向电流检测和保护作为IC控制器504的一部分(例如，片上)，本技术可以减少例如系统500的响应时间、BOM和电力消耗。
应当理解，各种实施方式可以提供各种机制以促进根据本文所描述的用于反向电流保护的技术进行操作的IC控制器504(及其各种部件)的可编程性、可重新配置性和/或可重新编程性。实际上，可编程性可以用于改变阈值、转换速率、电流感测灵敏度以及用于在生产之后增加条件和功能(例如，用于现场升级)。例如，一些实施方式可以将配置和/或程序数据存储在通过使用基于电阻器的熔断器启用/禁用的逻辑电路中，该基于电阻器的熔断器在制造IC控制器504时被调整。这样的熔断器的示例包括激光熔断器、电子熔断器以及具有熔断器的某些特性和非易失性存储器的某些特性的非易失性锁存器。在一些实施方式中，引脚短接(pin-strapping)可以用于促进IC控制器504的可编程性。引脚短接机制可能涉及将多个控制器引脚/端子(例如，经由跳线或PCB迹线)连接至电源或地以使每个输入向IC控制器504提供二进制值，其中所提供的输入值的集合被用作配置数据以对IC控制器804的一个或更多个部件进行配置或编程。
在一些实施方式中，可以将用于对IC控制器504进行编程的配置数据存储为电阻器配置存储。例如，可以将一组电阻器连接在IC控制器504的一组引脚/端子与电源或地之间以产生可以通过ADC测量的电压或电流，从而产生二进制值以对控制器的一个或更多个参数进行配置。在其他实施方式中，可以提供用于对IC控制器504编程的配置数据作为掩模ROM或金属掩模。例如，芯片制造商可以通过使用特定于定制配置的单个光刻掩模在“1”与“0”之间改变预定义内部节点的连接来定制特定批次的IC控制器504芯片，其中，在批次之间其他掩模保持不变，从而针对特定批次的控制器提供定制配置参数。
应当理解，各种实施方式可以针对根据本文所描述的用于反向电流保护技术操作的IC控制器504(及其部件)提供各种类型的可编程性。例如，一些实施方式可以提供动态可编程性，其中，通常(但不一定总是)响应于一个或更多个操作状况的变化或外部命令并基于先前编程到控制器中的数据，在IC控制器504的正常操作过程中对配置更改进行重新编程。其他实施方式可以使用系统内可编程性，其中响应于外部命令并且基于与该命令相关联的下载到控制器中的新配置数据，在IC控制器504的正常操作过程中对配置更改进行重新编程。在一些实施方式中，IC控制器504可以被工厂编程为其制造的一部分或作为最终产品(例如，电源适配器、壁式插座、汽车充电器、电源组等)制造的一部分。例如，可以在制造期间通过使用各种机制来对IC控制器504进行编程，所述各种机制例如存储在非易失性存储器中的固件指令、引脚短接、电阻器编程、经激光修正的熔断器、NV锁存器或OTP寄存器。
除非另有明确说明，否则诸如“检测”、“解耦”、“耦接”等术语是指通过计算设备执行或实现的动作和处理，这些计算设备对被表示为计算设备的寄存器和存储器中物理(电子)量的数据进行操纵并将其转换成类似地被表示为计算设备的存储器或寄存器或者其他这样的信息存储、传输或显示设备中的物理量的其他数据。另外，如本文所使用的，术语“第一”、“第二”、“第三”、“第四”等意在作为标记以区分不同的元件并且可以不必具有根据其数字指定的序数含义。
本文所描述的方法和说明性示例不与任何特定计算机或其他设备固有地相关。根据本文所描述的教示，可以使用各种通用系统，或者可以证明便于构建更多专用设备以执行所需的方法步骤。各种这些系统所需的结构将如以上描述中所阐述的那样出现。
上面的描述旨在是说明性的而非限制性的。尽管已经参照特定的说明性示例描述了本公开内容，但是将认识到，本公开内容不限于所描述的示例。应当参照所附权利要求以及这些权利要求所赋予的等同物的全部范围来确定本公开内容的范围。
如本文中所使用的，单数形式“一”、“一个”和“所述”旨在还包括复数形式，除非上下文清楚地另外指示。还将理解，术语“包括(comprises)”、“包含(comprising)”、“可能包括(may include)”和/或“包括(including)”在本文中使用时，指定存在所陈述的特征、整数、步骤、操作、元件和/或部件，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、部件和/或其群组。因此，本文所使用的术语仅出于描述特定实施方式的目的并且不旨在是限制性的。
还应注意，在一些替选实现方式中，功能/动作可以不按附图中所示的顺序发生。例如，取决于所涉及的功能/动作，连续示出的两幅图实际上可以大体上同时执行或者有时可能会以相反的顺序执行。
尽管以特定顺序描述了方法操作，但是应当理解，可以在所描述的操作之间执行其他操作，可以调整所描述的操作使得它们在略微不同的时间出现，或者可以将所描述的操作分布在允许处理操作以与处理相关联的各种间隔发生的系统中。
各种单元、电路或其他部件可以被描述或要求为“被配置成”或“可配置成”以执行一个或更多个任务。在这样的上下文中，短语“被配置成”或“可配置成”用于通过指示单元/电路/部件包括在操作期间执行一个或多个任务的结构(例如，电路)来表示结构。这样，即使在指定的单元/电路/部件当前不可操作(例如，未导通)的情况下，也可以说该单元/电路/部件被配置成执行任务、或者可被配置成执行任务。与“被配置成”或“可配置成”语言一起使用的单元/电路/部件包括硬件，例如电路、存储可执行以实现操作的程序指令的存储器等。叙述单元/电路/部件“被配置成”执行一个或更多个任务或者“可配置成”执行一个或更多个任务，明确表示不旨在针对该单元/电路/部件援引35U.S.C.112第六段。
另外地，“被配置成”或“可配置成”可以包括通用结构(例如，通用电路)，其由软件和/或固件(例如，FPGA或执行软件的通用处理器)操纵以便以能够执行所讨论的任务的方式进行操作。“被配置成”还可以包括使制造过程(例如，半导体制造设施)适于制造适于实现或执行一个或更多个任务的设备(例如，集成电路)。明确表示“可配置成”不旨在应用于空白介质、未编程的处理器或未编程的通用计算机、或未编程的可编程逻辑设备、可编程门阵列或其他未编程的设备，除非伴随有赋予未编程的设备被配置成执行所公开的功能的能力的已编程介质。
出于说明的目的，已经参照具体实施方式描述了前述描述。然而，以上说明性讨论并非旨在穷举或者将本发明限制于所公开的精确形式。考虑到以上教示，许多修改和变型是可行的。选择并描述实施方式以便最佳地说明这些实施方式的原理及其实际应用，从而使得本领域技术人员能够最佳地利用这些实施方式和适于所设想的特定用途的各种变型。因此，本实施方式被认为是说明性的而不是限制性的，并且本发明不限于本文中给出的细节，但是可以在所附权利要求书及其等同物的范围内对这些细节进行修改。

Claims (20)

1.一种电子设备，包括：
第一电子电路部分，其被配置成将通用串行总线C型(USB-C)控制器的VCONN供电端子连接至所述USB-C控制器的多个配置通道(CC)端子中的第一CC端子，所述USB-C控制器的第一CC端子直接连接至USB-C插座的多个CC端子中的第一CC端子；以及
第二电子电路部分，其电耦接至所述第一电子电路部分并且被配置成：
检测所述USB-C控制器的第一CC端子与所述VCONN供电端子之间的电压；以及
当所述电压大于预定阈值时，将所述VCONN供电端子与所述USB-C控制器的第一CC端子解耦。
2.根据权利要求1所述的电子设备，其中，所述USB-C控制器的多个CC端子包括所述USB-C控制器的一对CC端子。
3.根据权利要求1所述的电子设备，其中，所述USB-C插座的多个CC端子包括所述USB-C插座的一对CC端子。
4.根据权利要求1所述的电子设备，其中，所述第二电子电路部分被配置成至少部分地基于所述电压来检测从所述USB-C控制器的第一CC端子流向所述VCONN供电端子的反向电流。
5.根据权利要求1所述的电子设备，其中，所述第二电子电路部分被配置成检测跨VCONN场效应晶体管(FET)的电压，所述VCONN场效应晶体管(FET)被布置在所述USB-C控制器的第一CC端子与所述VCONN供电端子之间。
6.根据权利要求5所述的电子设备，其中，所述VCONN FET包括被配置成在约3伏特(V)下操作的共源共栅N沟道FET。
7.根据权利要求5所述的电子设备，其中，所述VCONN FET包括被配置成在约5伏特(V)下操作的共源共栅N沟道FET。
8.根据权利要求1所述的电子设备，其中，所述电压包括反向电流状况的指示。
9.根据权利要求1所述的电子设备，其中，所述预定阈值包括可编程阈值和可调基准之一。
10.一种系统，包括：
第一电子电路部分，其被配置成将通用串行总线C型(USB-C)控制器的VCONN供电端子连接至所述USB-C控制器的多个配置通道(CC)端子中的第一CC端子；
USB-C插座，其包括多个CC端子，其中，USB-C插座的多个CC端子中的第一CC端子被配置成直接连接至所述USB-C控制器的第一CC端子；以及
第二电子电路部分，其电耦接至所述第一电子电路部分和所述USB-C插座，并且被配置成：
检测所述USB-C控制器的第一CC端子与所述VCONN供电端子之间的电压；并且
当所述电压大于预定阈值时，将所述VCONN供电端子与所述USB-C控制器的第一CC端子解耦。
11.根据权利要求10所述的系统，其中，所述第二电子电路部分被配置成至少部分地基于所述电压来检测从所述USB-C控制器的第一CC端子流向所述VCONN供电端子的反向电流。
12.根据权利要求10所述的系统，其中，所述第二电子电路部分被配置成检测跨VCONN场效应晶体管(FET)的电压，所述VCONN场效应晶体管(FET)被布置在所述USB-C控制器的第一CC端子与所述VCONN供电端子之间。
13.根据权利要求12所述的系统，其中，所述VCONN FET包括被配置成在约3伏特(V)下操作的共源共栅N沟道FET。
14.根据权利要求12所述的系统，其中，所述VCONN FET包括被配置成在约5伏特(V)下操作的共源共栅N沟道FET。
15.根据权利要求10所述的系统，其中，所述预定阈值包括可编程阈值和可调基准之一。
16.一种方法，包括：
通过通用串行总线C型(USB-C)控制器检测与耦接至所述USB-C控制器的USB-C插座配合的插头的取向；
将所述USB-C控制器的控制通道物理层逻辑(PHY)耦接至所述USB-C控制器的多个配置通道(CC)端子中的第一CC端子；
将VCONN供电端子耦接至所述USB-C控制器的多个CC端子中的第二CC端子；
检测所述USB-C控制器的第二CC端子与所述VCONN供电端子之间的电压大于预定阈值；以及
响应于检测到所述电压大于所述预定阈值，将所述VCONN供电端子与所述USB-C控制器的第二CC端子解耦。
17.根据权利要求16所述的方法，包括检测所述USB-C控制器的第二CC端子与所述VCONN供电端子之间的电压大于作为所述预定阈值的可编程阈值。
18.根据权利要求16所述的方法，包括检测跨VCONN场效应晶体管(FET)的电压，所述VCONN场效应晶体管(FET)被布置在所述USB-C控制器的第二CC端子与所述VCONN供电端子之间。
19.根据权利要求18所述的方法，其中，所述VCONN FET包括被配置成在不高于VCONN供电电压的电压下操作的共源共栅N沟道FET。
20.根据权利要求18所述的方法，其中，将所述VCONN供电端子与所述USB-C控制器的第二CC端子解耦包括在反向电流状况的情况期间将所述VCONN FET与所述VCONN供电端子解耦。
CN201980024725.5A 2018-04-12 2019-04-09 用于通用串行总线c型(usb-c)连接器系统的反向电流保护 Active CN112005447B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201862656732P 2018-04-12 2018-04-12
US62/656,732 2018-04-12
US201862681502P 2018-06-06 2018-06-06
US62/681,502 2018-06-06
US16/017,008 US10630028B2 (en) 2018-04-12 2018-06-25 Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
US16/017,008 2018-06-25
PCT/US2019/026610 WO2019199847A1 (en) 2018-04-12 2019-04-09 Reverse overcurrent protection for universal serial bus type-c (usb-c) connector systems

Publications (2)

Publication Number Publication Date
CN112005447A true CN112005447A (zh) 2020-11-27
CN112005447B CN112005447B (zh) 2023-02-28

Family

ID=68162212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980024725.5A Active CN112005447B (zh) 2018-04-12 2019-04-09 用于通用串行总线c型(usb-c)连接器系统的反向电流保护

Country Status (4)

Country Link
US (2) US10630028B2 (zh)
CN (1) CN112005447B (zh)
DE (1) DE112019001912T5 (zh)
WO (1) WO2019199847A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10381787B1 (en) * 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
TWI737002B (zh) * 2019-10-08 2021-08-21 威鋒電子股份有限公司 Usb設備及其操作方法
TWI757976B (zh) * 2020-11-16 2022-03-11 宏碁股份有限公司 支援Type-C連接的電子裝置及其方法
JP2023037688A (ja) * 2021-09-06 2023-03-16 キヤノン株式会社 情報処理装置、情報処理装置の制御方法、及びプログラム
US11768253B1 (en) * 2022-03-28 2023-09-26 Cypress Semiconductor Corporation Floating ground architectures in USB type-C controllers for fault detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170317583A1 (en) * 2016-04-28 2017-11-02 Texas Instruments Incorporated Fast Turn-On Power Switch

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305312B1 (ko) 1998-06-15 2001-11-30 윤종용 인터페이스장치
US7525291B1 (en) 2003-01-21 2009-04-28 Microsemi Corporation Linearly regulated battery charger
JP4655850B2 (ja) 2005-09-28 2011-03-23 ミツミ電機株式会社 電源供給制御回路
US20080204958A1 (en) 2007-02-27 2008-08-28 Intersil Americas Inc. Back-current protection circuit
US7598715B1 (en) 2007-04-04 2009-10-06 National Semiconductor Corporation Apparatus and method for reverse current correction for a switching regulator
US7859240B1 (en) 2007-05-22 2010-12-28 Cypress Semiconductor Corporation Circuit and method for preventing reverse current flow into a voltage regulator from an output thereof
CN106850468B (zh) * 2011-05-13 2020-12-01 Lg电子株式会社 在无线通信系统中基于csi-rs的信道评估方法及其装置
US9306520B2 (en) 2013-01-28 2016-04-05 Qualcomm Incorporated Reverse current prevention
JPWO2016013451A1 (ja) 2014-07-22 2017-04-27 ローム株式会社 充電回路およびそれを利用した電子機器、充電器
US9558144B2 (en) 2014-09-26 2017-01-31 Intel Corporation Serial bus electrical termination control
US9705307B2 (en) 2015-01-27 2017-07-11 Qualcomm Incorporated Self-sensing reverse current protection switch
US9400546B1 (en) 2015-06-19 2016-07-26 Cypress Semiconductor Corporation Low-power implementation of Type-C connector subsystem
US10116291B2 (en) 2015-08-10 2018-10-30 Texas Instruments Incorporated Reverse current protection circuit
US10088884B2 (en) * 2015-10-23 2018-10-02 Nxp B.V. Communications for power delivery solutions
US11181966B2 (en) * 2015-11-13 2021-11-23 Texas Instruments Incorporated USB interface circuit and method for low power operation
US9891684B2 (en) 2016-04-06 2018-02-13 Hewlett-Packard Development Company, L.P. USB type-C dual-role power ports
US10431939B2 (en) * 2016-05-26 2019-10-01 Qualcomm Incorporated Over-voltage protection systems and methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170317583A1 (en) * 2016-04-28 2017-11-02 Texas Instruments Incorporated Fast Turn-On Power Switch

Also Published As

Publication number Publication date
US20190319409A1 (en) 2019-10-17
US10630028B2 (en) 2020-04-21
WO2019199847A1 (en) 2019-10-17
US20200321734A1 (en) 2020-10-08
CN112005447B (zh) 2023-02-28
DE112019001912T5 (de) 2021-01-21

Similar Documents

Publication Publication Date Title
CN112074996B (zh) 用于通用串行总线c型（usb-c）连接器系统的过电压保护
CN112005457B (zh) 通用串行总线c型(usb-c)连接器系统的过电流保护
CN112020806B (zh) 通用串行总线c型(usb-c)连接器系统的电流控制和保护
CN112154578B (zh) 通用串行总线c型(usb-c)连接器系统的电压保护
US10599597B2 (en) Programmable VBUS discharge in USB power delivery
US11101673B2 (en) Programmable gate driver control in USB power delivery
CN112005447B (zh) 用于通用串行总线c型(usb-c)连接器系统的反向电流保护
JP6813392B2 (ja) ＵＳＢ電力供給且つＴｙｐｅ−Ｃ ＳｏＣ用の設定可能な及び電力最適化された集積化ゲートドライバ
US11262827B2 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
CN116819220A (zh) Usb-c控制器、用于检测故障的系统和多端口usb-c控制器
CN116018575A (zh) 通用串行总线type-c电力传输（usb-c/pd）系统中的短路恢复

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant