CN112002280A - 发光控制电路和发光控制驱动器 - Google Patents

Abstract

本发明公开了一种发光控制电路和发光控制驱动器。该发光控制电路包括输入模块、控制模块、第一输出模块和第二输出模块；输入模块用于根据输入信号线提供的输入信号和时钟信号线提供的时钟信号为控制模块提供第一中间信号，并为第二输出模块提供第二中间信号；控制模块用于根据输入信号、时钟信号、第一电源信号线提供的第一电源信号和第一中间信号向第一输出模块提供控制信号；第一输出模块用于根据控制信号输出第一电源信号；第二输出模块用于根据第二中间信号输出第二电源信号线提供的第二电源信号。该发光控制电路可以在一个时钟信号的作用下能够正常工作，减少了时钟信号在空白期对寄生电容频繁充放电，降低了发光控制电路在空白期的功耗。

Description

发光控制电路和发光控制驱动器

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种发光控制电路和发光控制驱动器。

背景技术

显示面板中设置有发光控制电路为像素单元提供发光控制信号，控制像素单元中的发光器件发光，实现显示面板的显示。在现有技术中，发光控制电路在低刷新频率的工作模式下时，功耗比较大，导致显示面板在低刷新频率的工作模式下功耗比较大，造成电能的浪费。

发明内容

本发明提供一种发光控制电路和发光控制驱动器，以降低发光控制电路在低刷新频率的工作模式下的功耗。

第一方面，本发明实施例提供了一种发光控制电路，包括输入模块、控制模块、第一输出模块和第二输出模块；

所述输入模块与输入信号线、时钟信号线电连接，用于根据所述输入信号线提供的输入信号和所述时钟信号线提供的时钟信号为所述控制模块提供第一中间信号，并为所述第二输出模块提供第二中间信号；

所述控制模块与所述输入信号线、所述时钟信号线和第一电源信号线电连接，用于根据所述第一中间信号、所述时钟信号和所述第一电源信号线提供的第一电源信号向所述第一输出模块提供控制信号；

所述第一输出模块与所述第一电源信号线电连接，用于根据所述控制信号输出所述第一电源信号；

所述第二输出模块与第二电源信号线电连接，用于根据所述第二中间信号输出所述第二电源信号线提供的第二电源信号。

可选地，所述控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容；

所述第一晶体管的栅极与所述输入信号线电连接，所述第一晶体管的第一极与所述第一电源信号线电连接，所述第一晶体管的第二极与所述第二晶体管的栅极和所述第一电容的第一极电连接，所述第二晶体管的第一极和所述第一电容的第二极与所述时钟信号线电连接，所述第二晶体管的第二极与所述第三晶体管的第二极电连接，所述第三晶体管的栅极与所述输入模块电连接，所述第三晶体管的第一极与所述第一电源信号线电连接。

可选地，发光控制电路还包括第一漏电隔断模块；

所述第三晶体管为双栅晶体管，所述第一漏电隔断模块与所述第三晶体管的中间节点、所述第二晶体管的第二极和第二电源信号线电连接，用于根据所述控制模块输出的控制信号隔断所述第三晶体管的漏电路径。

可选地，所述第一漏电隔断模块包括第四晶体管；所述第四晶体管的栅极与所述第二晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电源信号线电连接，所述第四晶体管的第二极与所述第三晶体管的中间节点电连接。

可选地，所述第一输出模块包括第五晶体管和第二电容；

所述第五晶体管的栅极和所述第二电容的第一极与所述第二晶体管的第二极电连接，所述第五晶体管的第一极和所述第二电容的第二极与所述第一电源信号线电连接，所述第五晶体管的第二极作为所述发光控制电路的输出端。

可选地，发光控制电路还包括第二漏电隔断模块；

所述第五晶体管为双栅晶体管，所述第二漏电隔断模块与所述发光控制电路的输出端、所述第五晶体管的中间节点和所述第二电源信号线电连接，用于根据所述发光控制电路的输出端提供的发光控制信号隔断所述第五晶体管的漏电路径。

可选地，所述第二漏电隔断模块包括第六晶体管和第三电容；

所述第六晶体管的栅极和所述第三电容的第一极与所述发光控制电路的输出端电连接，所述第六晶体管的第一极与所述第二电源信号线电连接，所述第六晶体管的第二极和所述第三电容的第二极与所述第五晶体管的中间节点电连接。

可选地，所述输入模块包括第七晶体管；所述第二输出模块包括第八晶体管和第四电容；

所述第七晶体管的栅极与所述时钟信号线电连接，所述第七晶体管的第一极与所述输入信号线电连接，所述第七晶体管的第二极与所述第三晶体管的栅极、所述第八晶体管的栅极和所述第四电容的第一极电连接；所述第八晶体管的第一极与所述第二电源信号线电连接，所述第八晶体管的第二极和所述第四电容的第二极与所述第五晶体管的第二极电连接。

可选地，发光控制电路还包括第九晶体管；所述第九晶体管的栅极与所述第二电源信号线电连接，所述第九晶体管的第一极与所述第三晶体管的栅极电连接，所述第九晶体管的第二极与所述第八晶体管的栅极电连接。

第二方面，本发明实施例还提供了一种发光控制驱动器，包括至少两级本发明任意实施例提供的发光控制电路，至少两级所述发光控制电路级联。

本发明实施例的技术方案，通过使得发光控制电路中的控制模块与输入信号线、时钟信号线和第一电源信号线电连接，使得发光控制电路在一个时钟信号的作用下能够实现移位作用。当发光控制电路采用跳帧的驱动方法工作在低刷新频率时，在帧与帧之间的空白期阶段，可以使时钟信号为低电平，同时可以使输入信号为低电平，控制发光控制电路输出的发光控制信号为低电平，从而在实现了在发光控制电路正常工作的基础上，时钟信号在空白期的直流驱动，避免了时钟信号在空白期的跳变时对发光控制电路中的寄生电容频繁充放电，降低了发光控制电路在空白期的功耗。

附图说明

图1为现有的一种发光控制电路的结构示意图；

图2为图1的发光控制电路对应的一种时序图；

图3为本发明实施例提供的一种发光控制电路的结构示意图；

图4为本发明实施例提供的另一种发光控制电路的结构示意图；

图5为本发明实施例提供的另一种发光控制电路的结构示意图；

图6为本发明实施例提供的另一种发光控制电路的结构示意图；

图7为本发明实施例提供的另一种发光控制电路的结构示意图；

图8为本发明实施例提供的另一种发光控制电路的结构示意图；

图9为图8提供的发光控制电路对应的一种时序图；

图10为本发明实施例提供的另一种发光控制电路的结构示意图；

图11为本发明实施例提供的一种发光控制驱动器的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为现有的一种发光控制电路的结构示意图。如图1所示，该发光控制电路包括10T3C，具体包括第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、第九薄膜晶体管M9、第十薄膜晶体管M10、第一存储电容Cs1、第二存储电容Cs2和下拉电容Cp。其中，第一薄膜晶体管M1的栅极、第三薄膜晶体管M3的栅极和第二薄膜晶体管M2的第一极与第一时钟信号输入端ECK1电连接，第一薄膜晶体管M1的第一极与初始化信号输入端EIN电连接，第一薄膜晶体管M1的第二端与第二薄膜晶体管M2的栅极电连接，第二薄膜晶体管M2的第二极与第三薄膜晶体管M3的第二极、第四薄膜晶体管M4的栅极、第一存储电容Cs1的第一极和第八薄膜晶体管M8的栅极电连接，第三薄膜晶体管M3的第一极和第十薄膜晶体管M10的第二极与第一电源信号输入端VGL电连接，第四薄膜晶体管M4的第一极、第六薄膜晶体管M6的第一极、第二存储电容Cs2的第一极和第九薄膜晶体管M9的第一极与第二电源信号输入端VGH电连接，第四薄膜晶体管M4的第二极与第五薄膜晶体管M5的第一极电连接，第五薄膜晶体管M5的第二极与第一薄膜晶体管M1的第二极电连接，第五薄膜晶体管M5的栅极、第七薄膜晶体管M7的栅极、第八薄膜晶体管M8的第一极和下拉电容Cp的第二极与第二时钟信号输入端ECK2电连接，第八薄膜晶体管M8的第二极与第一存储电容Cs1的第二极和第七薄膜晶体管M7的第一极电连接，第七薄膜晶体管M7的第二极与第六薄膜晶体管M6的第二极、第二存储电容Cs2的第二极和第九薄膜晶体管M9的栅极电连接，第九薄膜晶体管M9的第二极与第十薄膜晶体管M10的第一极电连接，并作为发光控制电路的发光控制信号输出端EMOUT，第十薄膜晶体管M10的栅极与下拉电容Cp的第一极和第六薄膜晶体管M6的栅极电连接。图1中发光控制电路中的薄膜晶体管均以P型薄膜晶体管为例进行说明。

图2为图1的发光控制电路对应的一种时序图。其中，第一电源信号输入端VGL提供的第一电源信号为低电平，第二电源信号输入端VGH提供的第二电源信号为高电平。Eck1为第一时钟信号输入端ECK1提供的第一时钟信号的时序，Eck2为第二时钟信号输入端ECK2提供的第二时钟信号的时序，Ein为初始化信号输入端EIN提供的初始化信号的时序，EMout为发光控制信号输出端EMOUT的时序。结合图1和图2说明发光控制电路的工作过程。

在第一阶段t11，Ein为高电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3导通，第五薄膜晶体管M5和第七薄膜晶体管M7截止，此时初始化信号Ein通过第一薄膜晶体管M1传输至第二薄膜晶体管M2的栅极，由于初始化信号Ein为高电平，控制第二薄膜晶体管M2和第六薄膜晶体管M6截止，同时Eck2为高电平，因此初始化信号Ein和第二时钟信号Eck2控制第十薄膜晶体管M10截止。第一电源信号Vgl通过第三薄膜晶体管M3传输至第八薄膜晶体管M8的栅极和第四薄膜晶体管M4的栅极，控制第四薄膜晶体管M4和第八薄膜晶体管M8导通。第九薄膜晶体管M9的栅极电位不变，第二存储电容Cs2维持上一帧第九薄膜晶体管M9的栅极的电位，使得第九薄膜晶体管M9截止，因此发光控制信号输出端EMOUT输出上一帧的电平，为低电平。

在第二阶段t12，Ein为高电平，Eck1为高电平，Eck2为低电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3截止，第五薄膜晶体管M5和第七薄膜晶体管M7导通，第四薄膜晶体管M4的栅极电位和第八薄膜晶体管M8的栅极电位通过第一存储电容Cs1维持为低电平，第四薄膜晶体管M4和第八薄膜晶体管M8导通。第二时钟信号Eck2通过第八薄膜晶体管M8传输至第七薄膜晶体管M7，并通过第七薄膜晶体管M7传输至第九晶体管M9的栅极，控制第九晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。同时第二电源信号Vgh通过第四薄膜晶体管M4和第五薄膜晶体管M5输出至第十薄膜晶体管M10的栅极，控制第十薄膜晶体管M10截止。

在第三阶段t13，Ein为高电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3导通，第二薄膜晶体管M2、第五薄膜晶体管M5、第六薄膜晶体管M6和第七薄膜晶体管M7截止，第二存储电容Cs2维持第九薄膜晶体管M9的栅极电位，控制第九薄膜晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。初始化信号Ein和第二时钟信号Eck2控制第十薄膜晶体管M10截止。

在第四阶段t14，Ein为低电平，Eck1为高电平，Eck2为低电平。此时第一薄膜晶体管M1和第三薄膜晶体管M3截止，第五薄膜晶体管M5和第七薄膜晶体管M7导通，第四薄膜晶体管M4的栅极电位和第八薄膜晶体管M8的栅极电位通过第一存储电容Cs1维持为低电平，第四薄膜晶体管M4和第八薄膜晶体管M8导通。第二时钟信号Eck2通过第八薄膜晶体管M8传输至第七薄膜晶体管M7，并通过第七薄膜晶体管M7传输至第九晶体管M9的栅极，控制第九晶体管M9导通，使得发光控制信号输出端EMOUT输出第二电源信号输入端VGH提供的第二电源信号Vgh，为高电平。同时第二电源信号Vgh通过第四薄膜晶体管M4和第五薄膜晶体管M5输出至第十薄膜晶体管M10的栅极，控制第十薄膜晶体管M10截止。

在第五阶段t15，Ein为低电平，Eck1为低电平，Eck2为高电平。此时第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第六薄膜晶体管M6和第八薄膜晶体管M8导通，第五薄膜晶体管M5和第七薄膜晶体管M7截止。第二电源信号Vgh通过第六薄膜晶体管M6传输至第九薄膜晶体管M9的栅极，控制第九薄膜晶体管M9截止。初始化信号Ein通过第一薄膜晶体管M1传输至第十薄膜晶体管M10，控制第十薄膜晶体管M10导通，使得发光控制信号输出端EMOUT输出第一电源信号输入端VGL提供的第一电源信号Vgl，为低电平。

当发光控制电路工作在低刷新频率时，可以采用跳帧驱动方法。即在正常刷新频率(例如可以为60Hz)的基础上，在帧与帧之间增加空白期，以实现发光控制电路的低刷新频率的工作模式。其中，帧与帧的空白期为场消隐。即在显示面板进行驱动时，总是从一个起始点开始驱动，直至一帧的终点驱动结束。例如可以从显示面板的左上角开始驱动，直至驱动至右下角结束。在进行下一帧的驱动时，驱动起始点从上一帧的终点返回至下一帧的起始点，驱动起始点从上一帧的终点返回至下一帧起始点的返回过程即为场消隐。当发光控制电路工作在空白期时，第一时钟信号输入端ECK1提供的第一时钟信号和第二时钟信号输入端ECK2提供的第二时钟信号可以采用直流驱动方式，即第一时钟信号输入端ECK1提供的第一时钟信号和第二时钟信号输入端ECK2提供的第二时钟信号为低电平，同时初始化信号输入端EIN提供的初始化信号为低电平，以使发光控制电路在空白期输出的发光控制信号保持为低电平状态。此时第九薄膜晶体管M9和第十薄膜晶体管M10同时导通，导致第一电源信号输入端VGL提供的第一电源信号与第二电源信号输入端VGH提供的第二电源信号短路，造成发光控制电路短路保护，发光控制电路无法正常工作。当发光控制电路工作在空白期时，第一时钟信号输入端ECK1提供的第一时钟信号和第二时钟信号输入端ECK2提供的第二时钟信号可以采用交流驱动方式，即第一时钟信号输入端ECK1提供的第一时钟信号和第二时钟信号输入端ECK2提供的第二时钟信号高低电平相反，此时发光控制电路可以正常工作。在第一时钟信号输入端ECK1提供的第一时钟信号和第二时钟信号输入端ECK2提供的第二时钟信号跳变过程中，会对下拉电容Cp和发光控制电路中的寄生电容频繁充放电，使得发光控制电路在空白期的功耗比较高，造成电能的浪费。

针对上述技术问题，本发明实施例提供了一种发光控制电路。图3为本发明实施例提供的一种发光控制电路的结构示意图。如图3所示，该发光控制电路包括输入模块110、控制模块120、第一输出模块130和第二输出模块140；输入模块110与输入信号线EN、时钟信号线CK电连接，用于根据输入信号线EN提供的输入信号和时钟信号线CK提供的时钟信号为控制模块120提供第一中间信号，并为第二输出模块140提供第二中间信号；控制模块120与输入信号线EN、时钟信号线CK和第一电源信号线VH电连接，用于根据第一中间信号、时钟信号和由第一电源信号线VH提供的第一电源信号向第一输出模块130提供控制信号；第一输出模块130与第一电源信号线VH电连接，用于根据控制信号输出由第一电源信号线VH提供的第一电源信号；第二输出模块140与第二电源信号线VL电连接，用于根据第二中间信号输出由第二电源信号线VL提供的第二电源信号。

具体地，第一电源信号线VH提供的第一电源信号可以为高电平，第二电源信号线VL提供的第二电源信号可以为低电平。输入模块110与时钟信号线CK电连接，时钟信号线CK提供的时钟信号可以控制输入模块110是否将输入信号线EN提供的输入信号传输至控制模块120和第二输出模块140。当输入信号同时传输至控制模块120和第二输出模块140时，输入信号存在分流，可以将输入信号传输至控制模块120的信号记为第一中间信号，传输至第二输出模块140的信号记为第二中间信号，第一中间信号和第二中间信号可以为相同的信号。第二中间信号控制第二输出模块140是否输出第二电源信号线VL提供的第二电源信号。当输入信号和时钟信号均为低电平时，第二中间信号为低电平，第二输出模块140输出第二电源信号，即为低电平。同时，第一中间信号为低电平，控制模块120根据第一中间信号、时钟信号线CK提供的时钟信号和第一电源信号线VH提供的第一电源信号输出控制信号，控制信号控制第一输出模块130是否输出第一电源信号线VH提供的第一电源信号。当输入信号为高电平，时钟信号为低电平时，第一中间信号和第二中间信号为低电平，第一输出模块130根据控制信号输出第一电源信号，即为高电平。在上述过程中，通过输入信号和时钟信号可以控制发光控制电路输出高电平或低电平，并且通过输入信号和时钟信号可以实现发光控制电路输出的发光控制信号相对输入信号存在移位现象，从而可以实现发光控制电路对输入信号的移位作用。当发光控制电路采用跳帧的驱动方法工作在低刷新频率时，在帧与帧之间的空白期阶段，可以使时钟信号为低电平，同时可以使输入信号为低电平，控制发光控制电路输出的发光控制信号为低电平，从而在实现了在发光控制电路正常工作的基础上，时钟信号在空白期的直流驱动，避免了时钟信号在空白期的跳变时对发光控制电路中的寄生电容频繁充放电，降低了发光控制电路在空白期的功耗。

图4为本发明实施例提供的另一种发光控制电路的结构示意图。如图4所示，控制模块包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第一电容C1；第一晶体管T1的栅极与输入信号线EN电连接，第一晶体管T1的第一极与第一电源信号线VH电连接，第一晶体管T1的第二极与第二晶体管T2的栅极和第一电容C1的第一极电连接，第二晶体管T2的第一极和第一电容C1的第二极与时钟信号线CK电连接，第二晶体管T2的第二极与第三晶体管T3的第二极电连接，第三晶体管T3的栅极与输入模块110电连接，第三晶体管T3的第一极与第一电源信号线VH电连接。

具体地，图4中示例性地示出了第一晶体管T1、第二晶体管T2和第三晶体管T3均为P型晶体管。当输入信号为高电平，时钟信号为低电平时，第一晶体管T1和第三晶体管T3截止，第二晶体管T2的栅极为浮动状态，第二晶体管T2的第一极输入低电平的时钟信号，在第一电容C1的耦合作用下，第二晶体管T2的栅极耦合为低电平，使得第二晶体管T2导通。第二晶体管T2将时钟信号传输至第一输出模块130，第一输出模块130根据时钟信号将第一电源信号输出，即发光控制电路输出的发光控制信号为高电平。另外，由于输入信号为高电平，第二输出模块140无法输出第二电源信号。

其中，如图4所示，第三晶体管T3为双栅晶体管。

具体地，显示面板中像素单元中像素驱动电路的晶体管可以为P型晶体管，在发光控制电路提供的发光控制信号为像素驱动电路提供发光控制信号时，发光控制信号需要长期输出高电平。在现有技术中，如图1所示，初始化信号输入端EIN提供的初始化信号可以长期为高电平，使得第二薄膜晶体管M2长期处于正栅压应力下，使得第二薄膜晶体管M2的转移特性出现偏差，从而会在第二薄膜晶体管M2处形成漏电流，造成第二薄膜晶体管M2的第二极的电位升高，第四薄膜晶体管M4和第八薄膜晶体管M8无法导通，第二时钟信号Eck2无法通过第八薄膜晶体管M8传输至第九薄膜晶体管M9的栅极。当第二时钟信号Eck2由高电平向低电平跳变时，由于第四薄膜晶体管M4截止，第二电源信号Vgh无法通过第四薄膜晶体管M4和第五薄膜晶体管M5给下拉电容Cp充电，下拉电容Cp耦合第二时钟信号Eck2的低电位至第十薄膜晶体管M10的栅极，使得第十薄膜晶体管M10误导通，发光控制信号输出端EMOUT输出低电平，出现闪屏现象。当发光控制电路为级联状态时，发光控制电路误输出低电平会造成显示面板中级联的发光控制电路大面积异常。

在本申请中，第三晶体管T3为双栅晶体管，通过双栅晶体管的较强漏电抑制能力，可以改善第三晶体管T3的漏电现象。

图5为本发明实施例提供的另一种发光控制电路的结构示意图。如图5所示，发光控制电路还包括第一漏电隔断模块150；第一漏电隔断模块150与第三晶体管T3的中间节点、第二晶体管T2的第二极和第二电源信号线VL电连接，用于根据控制模块120输出的控制信号隔断第三晶体管T3的漏电路径。

具体地，第三晶体管T3的第三中间节点为第三晶体管T3的双栅之间的节点。第二晶体管T2的第二极输出的信号可以控制第一漏电隔断模块150将第二电源信号线VL提供的第二电源信号传输至第三晶体管T3的中间节点，使得在第三晶体管T3的第二极为低电平时，第三晶体管T3的中间节点的电位也为低电平，即第三晶体管T3的中间节点电位与第三晶体管T3的第二极的电位相等，从而可以阻断第三晶体管T3由于输入信号长期为高电平导致的第三晶体管T3的漏电路径，改善因第三晶体管T3的转移特性出现偏差导致的漏电现象，从而提高了发光控制电路的可靠性，降低了发光控制电路输出的发光控制信号异常的现象。

继续参考图5，第一漏电隔断模块150包括第四晶体管T4；第四晶体管T4的栅极与第二晶体管T2的第二极电连接，第四晶体管T4的第一极与第二电源信号线VL电连接，第四晶体管T4的第二极与第三晶体管T3的中间节点电连接。

具体地，图5中示例性地示出了第四晶体管T4为P型晶体管。当第二晶体管T2的第二极输出低电平时，第四晶体管T4导通，第二电源信号通过第四晶体管T4传输至第三晶体管T3的中间节点，使得第三晶体管T3的中间节点为低电平。此时第三晶体管T3的中间节点电位与第三晶体管T3的第二极电位相等，从而可以阻断第三晶体管T3的中间节点到第二极之间的漏电路径，改善了第三晶体管T3的漏电现象，从而提高了发光控制电路的可靠性，降低了发光控制电路输出的发光控制信号异常的现象。

图6为本发明实施例提供的另一种发光控制电路的结构示意图。如图6所示，第一输出模块包括第五晶体管T5和第二电容C2；第五晶体管T5的栅极和第二电容C2的第一极与第二晶体管T2的第二极电连接，第五晶体管T5的第一极和第二电容C2的第二极与第一电源信号线VH电连接，第五晶体管T5的第二极作为发光控制电路的输出端OUT。

具体地，图6中示例性地示出了第五晶体管T5为P型晶体管。当第二晶体管T2的第二极输出低电平时，第五晶体管T5导通，第一电源信号线VH提供的第一电源信号通过第五晶体管T5输出至发光控制电路的输出端OUT，此时发光控制电路输出的发光控制信号为第一电源信号，即为高电平。当第二晶体管T2和第三晶体管T3截止时，第五晶体管T5的栅极为浮动状态，此时第二电容C2的保持作用可以使第五晶体管T5的栅极电位保持为上一阶段的电位。

其中，如图6所示，第五晶体管T5为双栅晶体管。

具体地，当发光控制电路的输出端OUT输出低电平时，第五晶体管T5的栅极为高电平，第五晶体管T5截止。而第五晶体管T5的第二极为低电平，即第五晶体管T5的栅极和第二极之间的压差比较大，容易出现第五晶体管T5的转移特性出现偏差，使得第五晶体管T5处形成漏电流，造成发光控制电路的输出端OUT的发光控制信号电位上升，即发光控制电路的发光控制信号不稳定。通过设置第五晶体管T5为双栅晶体管，通过双栅晶体管的较强漏电抑制能力，可以改善第五晶体管T5的漏电现象，进而可以改善发光控制电路输出的发光控制信号不稳定的现象。

图7为本发明实施例提供的另一种发光控制电路的结构示意图。如图7所示，发光控制电路还包括第二漏电隔断模块160；第二漏电隔断模块160与发光控制电路的输出端OUT、第五晶体管T5的中间节点和第二电源信号线VL电连接，用于根据发光控制电路的输出端OUT提供的发光控制信号隔断第五晶体管T5的漏电路径。

具体地，第五晶体管T5的中间节点为第五晶体管T5的双栅之间的节点。发光控制电路的输出端OUT输出的发光控制信号可以控制第二漏电隔断模块160将第二电源信号线VL提供的第二电源信号传输至第五晶体管T5的中间节点，使得在发光控制电路的输出端OUT输出的发光控制信号为低电平时，第五晶体管T5的中间节点的电位也为低电平，即第五晶体管T5的中间节点电位与第五晶体管T5的第二极的电位相等，从而可以阻断第五晶体管T5截止时第五晶体管T5的漏电路径，改善第五晶体管T5的漏电现象，进而可以改善发光控制电路输出的发光控制信号不稳定的现象。

继续参考图7，第二漏电隔断模块160包括第六晶体管T6和第三电容C3；第六晶体管T6的栅极和第三电容C3的第一极与发光控制电路的输出端OUT电连接，第六晶体管T6的第一极与第二电源信号线VL电连接，第六晶体管T6的第二极和第三电容C3的第二极与第五晶体管T5的中间节点电连接。

具体地，图7中示例性地示出了第六晶体管T6为P型晶体管。当发光控制电路的输出端OUT输出的发光控制信号为低电平时，第六晶体管T6导通，第二电源信号通过第六晶体管T6传输至第五晶体管T5的中间节点，使得第五晶体管T5的中间节点为低电平。此时第五晶体管T5的中间节点的电位与第五晶体管T5的第二极的电位相等，从而可以阻断第五晶体管T5的中间节点到第二极之间的漏电路径，改善了第五晶体管T5的漏电现象，进而可以改善发光控制电路输出的发光控制信号不稳定的现象。

另外，第三电容C3具有自举作用。当第六晶体管T6导通时，通过第三电容C3的自举作用，可以使得第二电源信号通过第六晶体管T6传输至第五晶体管T5的中间节点时仍为第二电源信号的电位，避免了第六晶体管T6的阈值电压对第二电源信号的影响，从而可以进一步地阻断第五晶体管T5的中间节点到第二极之间的漏电路径，改善第五晶体管T5的漏电现象。

图8为本发明实施例提供的另一种发光控制电路的结构示意图。如图8所示，输入模块110包括第七晶体管T7；第二输出模块140包括第八晶体管T8和第四电容C4；第七晶体管T7的栅极与时钟信号线CK电连接，第七晶体管T7的第一极与输入信号线EN电连接，第七晶体管T7的第二极与第三晶体管T3的栅极、第八晶体管T8的栅极和第四电容C4的第一极电连接；第八晶体管T8的第一极与第二电源信号线VL电连接，第八晶体管T8的第二极和第四电容C4的第二极与第五晶体管T5的第二极电连接。

具体地，图8中示例性地示出了第七晶体管T7和第八晶体管T8为P型晶体管。当时钟信号线CK提供的时钟信号为低电平时，输入信号线EN提供的输入信号通过第七晶体管T7传输至第八晶体管T8的栅极。当输入信号为低电平时，第四电容C4的自举作用使得第八晶体管T8的栅极电位耦合至更低，约为低电平的两倍，从而保证第八晶体管T8导通，第二电源信号线VL提供的第二电源信号通过第八晶体管T8传输至发光控制电路的输出端OUT，发光控制电路输出的发光控制信号为第二电源信号，即为低电平。当输入信号为高电平时，第八晶体管T8截止，第二电源信号无法通过第八晶体管T8输出至发光控制电路的输出端OUT。

图9为图8提供的发光控制电路对应的一种时序图。其中，ck为时钟信号线CK提供的时钟信号的时序，en为输入信号线EN提供的输入信号的时序，out为发光控制电路输出端的发光控制信号的时序。另外，第一电源信号线VH提供的第一电源信号为高电平，第二电源信号线VL提供的第二电源信号为低电平。结合图8和图9说明发光控制电路的工作过程。

在第一阶段t21，en为高电平，ck为低电平。第一晶体管T1截止，第七晶体管T7导通。输入信号通过第七晶体管T7传输至第三晶体管T3的栅极和第八晶体管T8的栅极，控制第三晶体管T3和第八晶体管T8截止，第一电源信号无法通过第三晶体管T3传输至第五晶体管T5的栅极，第二电源信号无法通过第八晶体管T8输出至发光控制电路的输出端OUT。第二晶体管T2的栅极为浮动状态，第二晶体管T2的第一极输入低电平的时钟信号，在第一电容C1的耦合作用下，第二晶体管T2的栅极耦合为低电平，使得第二晶体管T2导通。第二晶体管T2将时钟信号传输至第五晶体管T5的栅极和第四晶体管T4的栅极，控制第五晶体管T5导通，第一电源信号线VH提供的第一电源信号通过第五晶体管T5输出至发光控制电路的输出端OUT，发光控制电路输出的发光控制信号为高电平。而且，第四晶体管T4导通，第一电源信号通过第四晶体管T4传输至第三晶体管T3的中间节点，使得第三晶体管T3的中间节点为低电平。此时第三晶体管T3的中间节点电位与第三晶体管T3的第二极电位相等，从而可以阻断第三晶体管T3的中间节点到第二极之间的漏电路径，改善了第三晶体管T3的漏电现象，从而提高了发光控制电路的可靠性，降低了发光控制电路输出的发光控制信号异常的现象。

在第二阶段t22，en为低电平，ck为高电平。此时第一晶体管T1导通，第七晶体管T7截止。第三晶体管T3的栅极和第八晶体管T8的栅极为浮动状态，第四电容C4维持第八晶体管T8的栅极电位，使得第三晶体管T3和第八晶体管T8截止，第一电源信号无法通过第三晶体管T3传输至第五晶体管T5的栅极，第二电源信号无法通过第八晶体管T8输出至发光控制电路的输出端OUT。同时第一晶体管T1将第一电源信号传输至第二晶体管T2的栅极，控制第二晶体管T2截止。第五晶体管T5的栅极同样为浮动状态，第二电容C2的维持作用可以使得第五晶体管T5的栅极维持为低电平，第五晶体管T5导通，第一电源信号线VH提供的第一电源信号通过第五晶体管T5输出至发光控制电路的输出端OUT，发光控制电路输出的发光控制信号为高电平。

在第三阶段t23，en为低电平，ck为低电平。第一晶体管T1和第七晶体管T7导通。输入信号通过第七晶体管T7传输至第三晶体管T3的栅极和第八晶体管T8的栅极，控制第三晶体管T3和第八晶体管T8导通，第一电源信号通过第三晶体管T3传输至第五晶体管T5的栅极，控制第五晶体管T5截止。第二电源信号通过第八晶体管T8输出至发光控制电路的输出端OUT，发光控制电路输出的发光控制信号为低电平。由此可知，输入信号在第二阶段t22的低电平通过发光控制电路后，发光控制信号在第三阶段t23为低电平，即发光控制电路可以实现输入信号的移位作用，从而可以使得发光控制电路在一个时钟信号的作用下能够正常工作。另外，在第三阶段t23，第五晶体管T5截止时，发光控制电路输出的发光控制信号为低电平，控制第六晶体管T6导通，第二电源信号通过第六晶体管T6传输至第五晶体管T5的中间节点，使得第五晶体管T5的中间节点为低电平。此时第五晶体管T5的中间节点的电位与第五晶体管T5的第二极的电位相等，从而可以阻断第五晶体管T5的中间节点到第二极之间的漏电路径，改善了第五晶体管T5的漏电现象，进而可以改善发光控制电路输出的发光控制信号不稳定的现象。示例性地，现有技术中的发光控制电路在10Hz的刷新频率条件下工作时，工作24小时左右时会出现闪屏异常。而本申请提供的发光控制电路在10Hz的刷新频率条件下工作时，工作240小时时没有出现闪屏现象。

在第四阶段t24，en为低电平，ck为低电平。第一晶体管T1和第七晶体管T7导通。输入信号通过第七晶体管T7传输至第三晶体管T3的栅极和第八晶体管T8的栅极，控制第三晶体管T3和第八晶体管T8导通，第一电源信号通过第三晶体管T3传输至第五晶体管T5的栅极，控制第五晶体管T5截止。第二电源信号通过第八晶体管T8输出至发光控制电路的输出端OUT，发光控制电路输出的发光控制信号为低电平。其中，第四阶段t24为发光控制电路采用跳帧的驱动方法工作在低刷新频率时帧与帧之间的空白期阶段。通过设置输入信号和时钟信号长期保持为低电平，可以控制发光控制电路输出的发光控制信号保持为低电平，从而实现了时钟信号在空白期的直流驱动，避免了时钟信号在空白期的跳变时对发光控制电路中的寄生电容频繁充放电，降低了发光控制电路在空白期的功耗。示例性地，现有技术中的发光控制电路在20Hz的刷新频率条件下工作时，发光控制电路的功耗为160mw。而本申请提供的发光控制电路在20Hz的刷新频率条件下工作时，发光控制电路的功耗约为80-100mw。

而且，在第四阶段t24，第五晶体管T5截止，第八晶体管T8导通，因此可以避免第五晶体管T5和第八晶体管T8同时导通导致的第一电源信号线VH和第二电源信号线VL短路的问题，进而避免了发光控制电路在空白期启动短路保护，保证了发光控制电路的正常工作。

图10为本发明实施例提供的另一种发光控制电路的结构示意图。如图10所示，发光控制电路还包括第九晶体管T9；第九晶体管T9的栅极与第二电源信号线VL电连接，第九晶体管T9的第一极与第三晶体管T3的栅极电连接，第九晶体管T9的第二极与第八晶体管T8的栅极电连接。

具体地，图10中示例性地示出了第九晶体管T9为P型晶体管。第二电源信号线VL提供的第二电源信号为低电平，第九晶体管T9一直处于导通状态。第九晶体管T9的第一极与第三晶体管T3的栅极电连接，第九晶体管T9的第二极与第八晶体管T8的栅极电连接，当第四电容C4的自举作用使第八晶体管T8的栅极电位变低时，第九晶体管T9的第一极和第二极电位不同，使得第九晶体管T9等同于关闭，使得第九晶体管T9的第一极电位不会受到第九晶体管T9第二极电位的影响，可以避免第八晶体管T8的栅极为低电平时，尤其当第四电容C4的自举作用使第八晶体管T8的栅极电位很低时，使得第三晶体管T3的栅极电位和第七晶体管T7的第二极电位很低，造成第三晶体管T3和第七晶体管T7的栅源压差过大导致的第三晶体管T3和第七晶体管T7损坏。

在上述各技术方案的基础上，第一晶体管T1至第九晶体管T9还可以为N型晶体管。在发光控制电路工作过程中，可以将输入信号和时钟信号的时序反转，同时将第一电源信号线VH和第二电源信号线VL的位置互换，即可实现第一晶体管T1至第九晶体管T9为N型晶体管时发光控制电路的正常工作。当第一晶体管T1至第九晶体管T9为N型晶体管时，晶体管可以为铟镓锌氧化物(indium gallium zinc oxide，IGZO)晶体管或非晶硅晶体管，可以增加发光控制电路的应用范围。

本发明实施例还提供一种发光控制驱动器。图11为本发明实施例提供的一种发光控制驱动器的结构示意图。如图11所示，该发光控制驱动器包括至少两级本发明任意实施例提供的发光控制电路100，至少两级发光控制电路100级联。

具体地，如图11所示，示例性地示出了包括n(n为正整数)级发光控制电路100，发光控制电路100包括输入端IN、时钟信号端K、高电平输入端V1、低电平输入端V2和信号输出端OUT，第一级发光控制电路100的输入端IN与输入信号线EN电连接，第i+1(i为大于或等于1且小于n的整数)级发光控制电路100的输入端IN与上一级发光控制电路100的输出端OUT电连接。发光控制电路100的时钟信号端K与时钟信号线CK电连接，由此可知，下一级发光控制电路100的输入信号为上一级发光控制电路100输出的发光控制信号，当上一级发光控制电路100输出发光控制信号后，启动下一级发光控制电路100工作，然后输出发光控制信号，从而实现了发光控制驱动器逐级输出发光控制信号。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种发光控制电路，其特征在于，包括输入模块、控制模块、第一输出模块和第二输出模块；

所述输入模块与输入信号线、时钟信号线电连接，用于根据所述输入信号线提供的输入信号和所述时钟信号线提供的时钟信号为所述控制模块提供第一中间信号，并为所述第二输出模块提供第二中间信号；

所述控制模块与所述输入信号线、所述时钟信号线和第一电源信号线电连接，用于根据所述第一中间信号、所述时钟信号和所述第一电源信号线提供的第一电源信号向所述第一输出模块提供控制信号；

所述第一输出模块与所述第一电源信号线电连接，用于根据所述控制信号输出所述第一电源信号；

所述第二输出模块与第二电源信号线电连接，用于根据所述第二中间信号输出所述第二电源信号线提供的第二电源信号。

2.根据权利要求1所述的发光控制电路，其特征在于，所述控制模块包括第一晶体管、第二晶体管、第三晶体管和第一电容；

所述第一晶体管的栅极与所述输入信号线电连接，所述第一晶体管的第一极与所述第一电源信号线电连接，所述第一晶体管的栅极与所述输入信号线电连接，所述第一晶体管的第二极与所述第二晶体管的栅极和所述第一电容的第一极电连接，所述第二晶体管的第一极和所述第一电容的第二极与所述时钟信号线电连接，所述第二晶体管的第二极与所述第三晶体管的第二极电连接，所述第三晶体管的栅极与所述输入模块电连接，所述第三晶体管的第一极与所述第一电源信号线电连接。

3.根据权利要求2所述的发光控制电路，其特征在于，还包括第一漏电隔断模块；

所述第三晶体管为双栅晶体管，所述第一漏电隔断模块与所述第三晶体管的中间节点、所述第二晶体管的第二极和第二电源信号线电连接，用于根据所述控制模块输出的控制信号隔断所述第三晶体管的漏电路径。

4.根据权利要求3所述的发光控制电路，其特征在于，所述第一漏电隔断模块包括第四晶体管；所述第四晶体管的栅极与所述第二晶体管的第二极电连接，所述第四晶体管的第一极与所述第二电源信号线电连接，所述第四晶体管的第二极与所述第三晶体管的中间节点电连接。

5.根据权利要求2-4任一项所述的发光控制电路，其特征在于，所述第一输出模块包括第五晶体管和第二电容；

所述第五晶体管的栅极和所述第二电容的第一极与所述第二晶体管的第二极电连接，所述第五晶体管的第一极和所述第二电容的第二极与所述第一电源信号线电连接，所述第五晶体管的第二极作为所述发光控制电路的输出端。

6.根据权利要求5所述的发光控制电路，其特征在于，还包括第二漏电隔断模块；

所述第五晶体管为双栅晶体管，所述第二漏电隔断模块与所述发光控制电路的输出端、所述第五晶体管的中间节点和所述第二电源信号线电连接，用于根据所述发光控制电路的输出端提供的发光控制信号隔断所述第五晶体管的漏电路径。

7.根据权利要求6所述的发光控制电路，其特征在于，所述第二漏电隔断模块包括第六晶体管和第三电容；

所述第六晶体管的栅极和所述第三电容的第一极与所述发光控制电路的输出端电连接，所述第六晶体管的第一极与所述第二电源信号线电连接，所述第六晶体管的第二极和所述第三电容的第二极与所述第五晶体管的中间节点电连接。

8.根据权利要求6所述的发光控制电路，其特征在于，所述输入模块包括第七晶体管；所述第二输出模块包括第八晶体管和第四电容；

所述第七晶体管的栅极与所述时钟信号线电连接，所述第七晶体管的第一极与所述输入信号线电连接，所述第七晶体管的第二极与所述第三晶体管的栅极、所述第八晶体管的栅极和所述第四电容的第一极电连接；所述第八晶体管的第一极与所述第二电源信号线电连接，所述第八晶体管的第二极和所述第四电容的第二极与所述第五晶体管的第二极电连接。

9.根据权利要求8所述的发光控制电路，其特征在于，还包括第九晶体管；所述第九晶体管的栅极与所述第二电源信号线电连接，所述第九晶体管的第一极与所述第三晶体管的栅极电连接，所述第九晶体管的第二极与所述第八晶体管的栅极电连接。

10.一种发光控制驱动器，其特征在于，包括至少两级权利要求1-9任一项所述的发光控制电路，至少两级所述发光控制电路级联。

Images