CN111989426A - 具有多孔区域嵌入式结构的半导体装置及其制造方法 - Google Patents
具有多孔区域嵌入式结构的半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN111989426A CN111989426A CN201980026475.9A CN201980026475A CN111989426A CN 111989426 A CN111989426 A CN 111989426A CN 201980026475 A CN201980026475 A CN 201980026475A CN 111989426 A CN111989426 A CN 111989426A
- Authority
- CN
- China
- Prior art keywords
- hard mask
- layer
- metal
- metal layer
- ductile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 196
- 239000002184 metal Substances 0.000 claims abstract description 196
- 239000003792 electrolyte Substances 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000002048 anodisation reaction Methods 0.000 claims abstract description 35
- 238000005336 cracking Methods 0.000 claims abstract description 17
- 238000007743 anodising Methods 0.000 claims abstract description 16
- 239000011148 porous material Substances 0.000 claims description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000010407 anodic oxide Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 150000007522 mineralic acids Chemical class 0.000 claims description 7
- 150000007524 organic acids Chemical class 0.000 claims description 7
- 230000008569 process Effects 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 33
- 239000003990 capacitor Substances 0.000 description 19
- 239000000377 silicon dioxide Substances 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000047 product Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 230000009467 reduction Effects 0.000 description 11
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 150000001735 carboxylic acids Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000013067 intermediate product Substances 0.000 description 3
- 235000006408 oxalic acid Nutrition 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- -1 titanium or tungsten Chemical class 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
公开了半导体装置及其制造方法。半导体装置包括用于嵌入结构的多孔阳极区域。多孔阳极区域由延性硬掩模限定。硬掩模的延性降低了在通过多孔阳极区域的阳极氧化的形成期间硬掩模破裂的可能性。延性硬掩模可以是金属。金属可以被选择成在暴露于阳极氧化电解质时形成稳定的氧化物，从而使得硬掩模能够在裂纹在阳极氧化过程期间出现时自修复。
Description
技术领域
本发明涉及集成领域，并且更特别地，涉及电子产品、有关的半导体产品、及其制造方法。
背景技术
如今，硅无源集成技术可用于工业设计。例如，由村田集成无源解决方案(MurataIntegrated Passive Solutions)开发的PICS技术允许将高密度电容性部件集成至硅基板中。根据该技术，数十个甚至数百个无源部件可以有效地集成至硅管芯中。
在P.Banerjee等人的题为“Nanotubular metal-insulator-metal capacitorarrays for energy storage(用于能量存储的纳米管金属-绝缘体-金属电容器阵列)”(2009年5月在自然技术中公开)的工作中，描述了在多孔阳极材料诸如例如多孔阳极氧化铝(porous anodic alumina，PAA)中形成的金属-绝缘体-金属(metal-insulator-metal，MIM)结构。金属、绝缘体然后金属的连续层按照多孔材料的轮廓，这导致MIM结构被嵌入在多孔材料的孔的内部。然而，由于可以通过原子层沉积(ALD)来沉积的PAA厚度，Banerjee的PAA嵌入式结构经受高的等效串联电阻(ESR)和受限的电容密度。
在国际申请公布WO 2015/063420 A1中描述了F.Voiron等人的改善Banerjee的ESR和电容的结构。Voiron的结构导致可以用于多种应用的高度集成的电容。在该结构中，孔的底部被打开，并且MIM结构的下金属层接触在多孔区域的下层的导电层，这提供电接触并且降低ESR。
通常地，以上描述的PAA嵌入式结构通过在基板例如硅晶片的上方的多孔区域的内部实现电容性堆叠(MIM结构)来产生。通常地，多孔区域通过使沉积在基板上方的金属例如铝的薄层阳极氧化来产生。阳极氧化将铝层转化成多孔阳极氧化铝。通常地，形成多孔区域，以便成为圆形(从顶部观察)，并且多孔区域沿垂直于晶片表面的方向跨氧化铝层延伸。
图1是用于制造具有多孔区域的产品的示例结构100的截面图。例如，示例结构100可以是制造如WO 2015/063420 A1中描述的集成的电容器结构的过程中的中间产品。出于示出多孔区域的形成的目的，提供示例结构100，并且示例结构100对于可能生成的产品的类型没有限制。
如图1中所示，结构100包括硅层102、铝层104、阻挡层106、铝层108和硬掩模层110。在示例产品中，铝层104可以提供用于集成的电容器结构的电极。阻挡层106可以例如通过阻止到达铝层104的阳极氧化的进展以及/或者在制造过程中的随后的PAA蚀刻步骤中对铝层104提供保护。
在形成多孔区域时，一些应用可能期望具有嵌入在原始铝层内的所得到的多孔区域。例如，可能期望控制所得到的多孔区域的尺寸，以便控制将嵌入其中的电容性结构(例如，MIM结构)的尺寸和电容。通常地，这通过在铝层108的顶部上施加硬掩模层110以掩盖铝层108不打算被阳极氧化的区域来完成。掩模屏蔽该区域，防止与阳极氧化电解质接触，并且因此，多孔区域被形成在铝层108的硬掩模层110敞开的区域中。
在现有方法中，二氧化硅掩模层用于硬掩模层110。这种选择由若干因素驱动，若干因素包括：与铝基堆叠上方的沉积兼容的中/低温度下的二氧化硅沉积工艺的可用性、在下层的铝层上具有好的选择性的二氧化硅图案化技术的可用性、二氧化硅对阳极氧化步骤的抵抗力、以及由氧化物层引起的相对低的应力。
然而，本发明的发明人已经发现，二氧化硅用于硬掩模层110具有影响所得到的产品的可靠性的各种缺点。
一个缺点涉及二氧化硅作为硬掩模层材料对铝层108的阳极氧化所具有的影响。具体地，本发明的发明人已经认识到，将二氧化硅用于硬掩模层110减弱了在铝层108要被阳极氧化的部分的边界处的通过铝层108的阳极氧化电场，即，在铝层108要被阳极氧化的部分的边界处，要被阳极氧化的部分与铝层108在硬掩模层110下层的部分接触，并且在铝层108要被阳极氧化的部分的边界处的铝层108不旨在被阳极氧化。阳极氧化电场的这种减弱导致所得到的多孔区域的边缘处的畸形的孔。
图2A和图2B是使用二氧化硅硬掩模层形成的示例多孔区域的扫描电子显微镜(SEM)图像，所述扫描电子显微镜图像示出了上述问题。具体地，图2A和图2B示出了形成的多孔区域在两个不同的放大率等级(分别为5000和10000×放大率)下的边缘的放大截面图。如图2A中所示，多孔区域的边缘包括在图中表示为“死区”的侧区域。“死区”命名是由于以下事实：沉积在该区域中的MIM结构总体上是无功能的。这是因为，在该区域中，孔通常是畸形的以及/或者没有到达底部金属层(在该情况下为钨(W)层)以对沉积的MIM结构使能电接触。在图2B中可以清楚地看到该情况。如所示出的，在死区中，部分地打开的孔的下层的材料包括如下氧化铝层，在该氧化铝层中，孔还没有产生，并且更接近于边缘、铝层108的厚的残留壁架。因此，在下层的层没有显著蚀刻的情况下，在死区中不可能与底部W层接触。
在实践中，如本发明的发明人已经能够确定的，死区的宽度与正在被阳极氧化的铝层的厚度成比例(铝层越厚，死区越宽)。例如，对于通过典型的60V阳极氧化过程而产生的多孔区域，死区可以包括畸形区域，畸形区域对于5微米深的PAA结构大约是10微米宽，或者对于10微米深PAA结构大约是20微米宽。硬掩模边缘附近的残留铝壁架虽然能够由阳极氧化过程控制，但是通常在5和20微米之间调节。
从生产的角度来看这是有问题的。图3是示出了对于不同的孔厚度(深度)值(2、5和10微米)示例PAA嵌入式MIM结构的电容与该结构的尺寸(宽度)之间的关系的曲线图。在该示例PAA嵌入式MIM结构中，结构具有90nm孔直径和138nm的孔间距(相邻的孔的中心之间的距离)。如图3中所示，PAA嵌入式MIM结构的电容与该结构的尺寸和所述孔的深度恰好成比例。然而，因为死区的出现，所以不能制作比5微米窄的结构。这影响了可以切实可行地产生的电容值的较低的范围。例如，如图3中所示，对于10微米的孔厚度，无法获得7×10-3nF之下的电容。类似地，对于5微米的孔厚度，无法获得3.5×10-3nF之下的电容，以及对于2微米的孔厚度，无法获得1.5×10-3nF之下的电容。此外，在某些情况下，可能期望具有不同值的电容器同居于同一布局中。考虑到电容性密度，结构的深度由较大的电容器驱动，这有利于较大的孔深度。死区的出现限制了可以嵌入至这样的结构中的最低电容值。
在优化的PAA(即，在通过阳极氧化形成孔之后而具有增大的、例如增大至大于80纳米的孔直径的PAA)的情况下，该值总是更高。在实践中，较小尺寸的电容器获得最佳的成品率的事实进一步增强了该问题，这意味着总的成品率由于该问题而劣化。
与二氧化硅用于硬掩模层110有关的另一缺点是硬掩模在铝层108的阳极氧化期间破裂的可能性。图4A和图4B是示出了示例裂纹的SEM图像，所述示例裂纹可能在形成可以用于产生PAA嵌入式结构的多孔区域时出现在二氧化硅硬掩模中。具体地，图4A和图4B示出了形成的多孔区域在两个不同的放大率等级(分别为5000和35000×放大率)下的边缘的放大截面图。如图4A中所示，通过阳极氧化进行的多孔区域(图中的AAO)的形成会在与多孔区域的界面处向上推动硬掩模层。该向上推动是由于以下事实：阳极氧化期间形成的氧化铝在体积上大于其代替的铝。响应于该向上的力，二氧化硅硬掩模变形，而最终如图4A中所示破裂。
硬掩模破裂可能对沉积的MIM结构的功能性具有强的影响。例如，破裂可能导致结构内的短路接触。具体地，由于MIM结构被沉积在硬掩模上方，因此MIM结构倾向于在硬掩模已经破裂的地方破裂。取决于缺陷的形态，这可能导致短路(例如，当MIM结构的顶部电极通过破裂的区域接触MIM结构的底部电极时)或者较不普遍地导致开路。
另外地，如图4B中所示，在随后的工艺步骤中，硬掩模的破裂暴露下层的铝层108。取决于工艺，暴露的铝可能腐蚀，如图4B中所示。铝的腐蚀可能随时间增加，如图5中所示，这导致灾难性的装置故障。例如，在一种工艺中，沉积在多孔区域中的MIM结构包括钛氮化物(TiN)层，其提供MIM结构的电极。用于沉积TiN层的氯基前体穿过裂纹与下层的铝反应，以形成不稳定的氯化残留物。在制造结束时，这些氯化残留物的程度似乎与电气功能性兼容。然而，在产品寿命期间，由于水分的存在的催化，残留物继续增加，并且可能导致灾难性的装置故障。
鉴于以上问题，已经制作了本发明。
发明内容
本发明提供了一种制造半导体装置的方法，包括：
在硅层上方形成第一金属层；
在第一金属层上方形成第二金属层；
在第二金属层上方沉积延性硬掩模，以限定第二金属层内的部分；以及
使第二金属层的由延性硬掩模限定的部分阳极氧化，以形成包括具有孔的阳极氧化物层的多孔区域。
在实施方式中，方法还包括：
在多孔区域的孔的内部沉积结构，结构包括第一导电层、覆盖第一导电层的第一绝缘体层和覆盖第一绝缘体层的第二导电层；以及
在结构上方形成第三金属层。
延性硬掩模的使用使得硬掩模能够适应第二金属层被阳极氧化以形成多孔区域的部分中的体积增加。随着被阳极氧化的部分的体积由于阳极氧化而增加，硬掩模在第二金属层的顶部上变形，而没有破裂或有极小的破裂。硬掩模破裂的减少通过减少由于沉积的结构内的短路接触和/或第二金属层的非阳极氧化部分内的腐蚀而导致的缺陷来改善装置可靠性，该硬掩模破裂传统上发生在硬掩模、阳极氧化部分与第二金属层的非阳极氧化部分之间的界面(在下文中为“硬掩模界面”)的周围。
在实施方式中，与现有技术相比，延性硬掩模的使用允许减小沉积的硬掩模的厚度。例如，传统上，需要至少1微米的硬掩模。在延性硬掩模的情况下，硬掩模的厚度可以减小到1微米之下。例如，在实施方式中，取决于第二金属层的厚度，可以使用300纳米至1微米的范围内的硬掩模。这通过在制造期间需要较少的材料来改善工艺。
在实施方式中，制造半导体装置的方法还包括选择延性硬掩模，以便自修复(self-repair)由第二金属层正在被阳极氧化的部分的体积增加而导致的裂纹。在实施方式中，这包括配置硬掩模，以使裂纹出现的地方氧化，而正好足以填充裂纹。在实施方式中，配置硬掩模包括根据阳极氧化电解质适当地选择延性硬掩模的材料和厚度，以导致裂纹出现的地方的硬掩模的受控氧化，以便填充裂纹并且阻止之后进一步氧化。
在实施方式中，延性硬掩模包括金属。例如，金属可以是但不限于钛、钽或等效性质的金属。例如，在实施方式中，相比于使用例如硅氧化物的传统硬掩模，金属硬掩模的使用允许更好地控制第二金属层要被阳极氧化的部分的边界处的电场。这导致在硬掩模边界处更好地形成的阳极氧化物层的孔，并且减小在多孔区域内沉积的结构的外围处的“死区”的尺寸。沉积的结构的外围处的“死区”尺寸的减小使得能够获得较小尺寸的结构(例如，较小的电容器)。这是有利的，以便满足某些应用的要求，并且因为较小尺寸的结构通常比较大尺寸的结构具有更高的成品率。
在实施方式中，沉积的结构提供电容器，并且第一金属层和第三金属层提供用于电容器的顶部电极和底部电极。金属硬掩模的使用简化了从结构的顶部接触底部电极(第一金属层)的过程。作为金属并且导电，硬掩模不再需要被蚀刻以实现与半导体装置的第二金属层和第一金属层的电接触。
在延性硬掩模是金属的实施方式中，制造半导体装置的方法还包括：选择电解质，用于阳极氧化第二金属层的由延性硬掩模限定的部分；以及选择延性硬掩模的金属，使得其当暴露于选择的电解质时形成稳定的氧化物。在实施方式中，第二金属层可以由铝制成，并且电解质可以包括例如有机酸例如草酸或羧酸、或者无机酸例如硫酸或磷酸。然而，实施方式不受用于第二金属层和/或电解质的这些示例材料的限制。选择用于在暴露于所选的电解质时形成稳定的氧化物的延性硬掩模金属，使得硬掩模能够在裂纹在阳极氧化过程期间出现时自修复。当裂纹将金属暴露至电解质而导致其氧化时，形成的氧化物相对于电解质的稳定性(不可溶性)使得形成的氧化物能够堵塞裂纹，所形成的氧化物在体积上大于其代替的金属。
本发明还提供了半导体装置。半导体装置可以使用以上描述的方法来制造。半导体装置包括：
硅层；
硅层上方的第一金属层；
第一金属层上方的第二金属层；以及
第二金属层上方的延性硬掩模，延性硬掩模限定第二金属层内的多孔区域，多孔区域包括具有孔的阳极氧化物层。
上述半导体装置可以是根据本发明的在产品的制造期间形成的中间产品。
在实施方式中，半导体装置还包括：结构，结构包括第一导电层、覆盖第一导电层的第一绝缘体层、和覆盖第一绝缘体层的第二导电层，结构形成在多孔区域的孔的内部；以及
在结构上方的第三金属层。
在实施方式中，半导体装置包括由形成在多孔区域中的结构提供的电容器。第一金属层和第三金属层提供电容器的顶部电极和底部电极。
延性硬掩模的使用减少了传统上在阳极氧化期间发生在硬掩模界面的周围的硬掩模破裂。因此，所得到的半导体装置受益于由于由沉积的结构内的短路接触和/或第二金属层的非阳极氧化部分内的腐蚀而导致的缺陷减少而提高的装置可靠性。
在实施方式中，与现有技术相比，延性硬掩模的使用允许减小沉积的硬掩模的厚度。例如，传统上，需要至少1微米的硬掩模。在延性硬掩模的情况下，硬掩模的厚度可以减小到1微米之下。例如，在实施方式中，取决于第二金属层的厚度，可以使用300纳米至1微米的范围内的硬掩模。相比于现有技术，这导致了具有较薄的轮廓的半导体装置。
例如，延性硬掩模可以是以下金属，例如钛、钽或等效性质的金属。
在实施方式中，多孔区域通过使用电解质来阳极氧化第二金属层的部分而形成，并且，金属的特征在于当暴露于电解质时形成稳定的氧化物。在实施方式中，第二金属层可以由铝制成，并且电解质可以包括例如有机酸例如草酸或羧酸、或者无机酸例如硫酸或磷酸。然而，实施方式不受用于第二金属层和/或电解质的这些示例材料的限制。选择用于在暴露于所选的电解质时形成稳定的氧化物的延性硬掩模金属，使得硬掩模能够在裂纹在阳极氧化过程期间出现时自修复。当裂纹将金属暴露至电解质而导致其氧化时，形成的氧化物的稳定性(不可溶性)使得形成的氧化物能够堵塞裂纹，所形成的氧化物在体积上大于其代替的金属。氧化物的稳定性还意味着：堵塞的裂纹在制造后由于暴露于装置内部的任何电解质残留物而不会被溶解。
附图说明
参照附图、根据仅通过说明而非限制的方式给出的本发明的某些实施方式的以下描述，本发明的其他特征和优点将变得明显，在附图中：
图1是用于制造具有多孔区域的产品的示例结构的截面图；
图2A和图2B是示例多孔区域的扫描电子显微镜(SEM)图像；
图3是示出了对于不同的孔深度值的示例PAA嵌入式结构的电容与该结构的尺寸之间的关系的曲线图；
图4A和图4B是示出了示例裂纹的SEM图像，所述示例裂纹可能在形成PAA嵌入式结构时出现在二氧化硅硬掩模中；
图5是示例多孔区域的SEM图像，其示出了由于硬掩模的破裂而导致的下层的金属层中的腐蚀；
图6A至图6E示出了根据实施方式的制造PAA嵌入式结构的示例方法中的阶段；以及
图7A和图7B是示例多孔区域的SEM图像，其中：
图7A示出了使用二氧化硅硬掩模形成的示例多孔区域，以及
图7B示出了使用延性硬掩模形成的示例多孔区域。
具体实施方式
通过将延性材料用于用来限定PAA嵌入式结构中的多孔区域的硬掩模层，本发明的实施方式解决现有技术的现有缺陷。
延性硬掩模的使用使得硬掩模能够适应金属层(例如，示例结构100中的铝层108)被阳极氧化以形成多孔区域的部分中的体积增加，减少硬掩模的破裂。通过减少由于多孔区域内部沉积的结构内的短路接触和/或金属层的非阳极氧化部分内的腐蚀而导致的缺陷，硬掩模破裂的减少改善了装置可靠性。
在实施方式中，延性硬掩模包括金属。例如，相比于使用例如硅氧化物的传统硬掩模，金属硬掩模的使用允许更好地控制正在被阳极氧化的金属层部分的边界处的电场。这导致在边界处更好地形成的孔，并且减小在多孔区域内沉积的结构的外围处的“死区”的尺寸。这使得能够获得较小尺寸的结构(例如，较小的电容器)，这是有利的，以便满足某些应用的要求并且因为较小尺寸的结构通常比较大尺寸的结构具有更高的成品率。
根据以上讨论的特征，参照图6A至图6E描述根据本发明的实施方式的制造半导体装置的方法。半导体装置可以包括高密度集成的电容器结构。
如图6A中所示，制造方法可以包括：在硅层602的上方形成第一金属层604，以及在第一金属层604的上方形成第二金属层608。在实施方式中，第一金属层604可以由铝、铜(Cu)、银(Ag)、或铝铜(AlCu)——其与或不与阻挡金属例如钛、钛氮化物、钽、钽氮化物结合——制成。第二金属层608可以由铝制成，尽管也可以使用其他金属，例如钛或钨。优选地，用于第二金属层608的金属是阳极氧化以提供组织良好的多孔区域的金属。在实施方式中，方法还可以包括在第一金属层604的顶部上形成阻挡层606，以及在阻挡层606的顶部上形成第二金属层608。阻挡层606可以类似于以上描述的阻挡层106，并且可以由例如钨制成。
随后地，如图6B中所示，方法包括在第二金属层608的上方沉积延性硬掩模610，以限定第二金属层608内的部分。在实施方式中，限定的部分对应于第二金属层608的硬掩模610敞开的区域，即，期望第二金属层608阳极氧化的地方。
接下来，如图6C中所示，方法包括使第二金属层608由延性硬掩模610限定的部分阳极氧化，以形成包括具有孔的阳极氧化物层的多孔区域612。在实施方式中，这包括多个步骤，包括第一阳极氧化步骤、蚀刻步骤和第二阳极氧化步骤。第一阳极氧化步骤在第二金属层608的顶部上形成具有浅孔的阳极氧化物层。然后，形成的阳极氧化物层被蚀刻，导致第二金属层608的顶表面产生限定最终孔位置的纹理。第二阳极氧化步骤完成第二金属层608的阳极氧化以形成孔，如图6C中所示，在阻挡层606处停止。
在实施方式中，与现有技术相比，延性硬掩模的使用允许减小沉积的硬掩模610的厚度。例如，传统上，需要至少1微米的硬掩模。在延性硬掩模的情况下，硬掩模610的厚度可以减小到1微米之下。例如，在实施方式中，取决于正在被阳极氧化的第二金属层608的厚度，可以使用300纳米至1微米的范围内的硬掩模610。
延性硬掩模的使用还减少了硬掩模610中的破裂，硬掩模610中的破裂传统上在阳极氧化期间发生在硬掩模610、阳极氧化部分、与第二金属层608的非阳极氧化部分之间的界面(在下文中为“硬掩模界面”)的周围。随着被阳极氧化的部分的体积由于阳极氧化而增加，硬掩模610在第二金属层608的顶部上变形，而没有破裂或有极小的破裂。通过减少由于多孔区域内部沉积的结构内的短路接触和/或金属层的非阳极氧化部分内的腐蚀而导致的缺陷，这改善了装置可靠性。
在实施方式中，选择延性硬掩模610，以便自修复会由第二金属层608正在被阳极氧化的部分的体积增加而导致的裂纹。在实施方式中，这包括配置硬掩模610，以使裂纹会出现的地方氧化，而正好足以填充裂纹。在实施方式中，配置硬掩模610包括根据阳极氧化电解质适当地选择延性硬掩模610的材料和厚度，以导致硬掩模610裂纹出现的地方的受控的氧化，以便填充裂纹并且阻止之后进一步氧化。
在实施方式中，延性硬掩模610包括金属。例如，金属可以是但不限于钛、钽或等效性质的金属。在延性硬掩模610是金属的实施方式中，制造半导体装置的方法还包括：选择电解质，用于阳极氧化第二金属层608由延性硬掩模限定的部分；以及选择延性硬掩模610的金属，使得其当暴露于选择的电解质时形成稳定的氧化物。在实施方式中，第二金属层608可以由铝制成，并且电解质可以包括例如有机酸例如草酸或羧酸、或者无机酸例如硫酸或磷酸。然而，实施方式不受用于第二金属层608和/或电解质的这些示例材料的限制。选择用于在暴露于所选的电解质时形成稳定的氧化物的延性硬掩模610金属，使得硬掩模610能够在裂纹在阳极氧化过程期间出现时自修复。当裂纹将金属暴露至电解质而导致其氧化时，形成的氧化物的稳定性(不可溶性)使得形成的氧化物能够堵塞裂纹，所形成的氧化物在体积上大于其代替的金属。
在实施方式中，由于延性硬掩模610使用金属，因此形成的多孔区域612的特征在于比现有技术中更窄的死区。具体地，例如，相比于使用例如硅氧化物的传统硬掩模，金属硬掩模的使用允许更好地控制正在被阳极氧化的第二金属层608的部分的边界处的电场。这导致在边界处更好地形成的阳极氧化物层的孔，并且减小在多孔区域内沉积的结构的外围处的死区的尺寸。死区的尺寸的减小使得能够获得较小尺寸的结构(例如，较小的电容器)。这是有利的，以便满足某些应用的要求，并且因为较小尺寸的结构通常比较大尺寸的结构具有更高的成品率。
返回至图6A至图6E，如图6D中所示，接下来，制造方法包括：在多孔区域的孔的内部沉积结构，该结构包括第一导电层614、覆盖第一导电层614的第一绝缘体层616和覆盖第一绝缘体层616的第二导电层618。最后，如图6E中所示，方法包括在沉积的结构的上方形成第三金属层620。
在实施方式中，沉积的结构提供电容器，并且第一金属层604和第三金属层620提供用于电容器的顶部电极和底部电极。金属硬掩模610的使用简化了从结构的顶部接触底部电极(第一金属层604)的过程。在该情况下，作为金属并且导电，硬掩模610不再需要被蚀刻以使得能够进行到半导体装置的第二金属层608和第一金属层604的电接触。
根据以上讨论的特征，本发明还提供半导体装置。半导体装置可以使用以上描述的方法来制造，并且可以包括图6A至图6E中示出的任何结构。在实施方式中，半导体装置包括：
硅层；
硅层上方的第一金属层；
第一金属层上方的第二金属层；以及
第二金属层上方的延性硬掩模，该延性硬掩模限定第二金属层内的多孔区域，该多孔区域包括具有孔的阳极氧化物层。
上述半导体装置可以是根据本发明的在产品的制造期间形成的中间产品。
在实施方式中，半导体装置还包括：形成在多孔区域的孔的内部的结构，该结构包括第一导电层、覆盖第一导电层的第一绝缘体层和覆盖第一绝缘体层的第二导电层；以及
在该结构上方的第三金属层。
在实施方式中，半导体装置包括由形成在多孔区域中的结构提供的电容器。第一金属层和第三金属层提供电容器的顶部电极和底部电极。
例如，延性硬掩模可以是以下金属，例如钛、钽或等效性质的金属。在实施方式中，多孔区域通过使用电解质来阳极氧化第二金属层的部分而形成，并且，金属的特征在于当暴露于电解质时形成稳定的氧化物。氧化物的稳定性还意味着：堵塞的裂纹在制造后由于暴露于装置内部的任何电解质残留物而不会被溶解。
根据本发明的实施方式的对硬掩模的选择(例如，延性、材料、厚度)导致相比于现有技术改进的产品。出于比较的目的，根据现有技术以及根据本发明的实施方式形成的示例多孔区域的SEM图像被分别呈现在图7A和图7B中。具体地，图7A示出了使用二氧化硅硬掩模形成的多孔区域的边缘的放大(5000×放大率)截面图。根据本发明的实施方式，图7B中示出了使用钛硬掩模形成的多孔区域的边缘的等效放大(5000×放大率)截面图。使用以上参照图1描述的相同的层堆叠来形成多孔区域两者。
根据本发明，两个多孔区域的比较显示出显著的增强。特别地，如图7B中所示，实现了多孔区域的死区尺寸的显著减小(大约50％)。该减少确保了多孔区域的更大的部分可用于容纳集成的结构(例如，MIM结构)。另外，该减小意味着可以更容易地实现较大范围的电容值，特别是较小的电容值。更重要地，尽管在该示例中钛硬掩模具有比二氧化硅硬掩模小的厚度，但是在钛硬掩模层中看不到破裂。不存在破裂意味着所得到的产品较不易于出现以上讨论的现有技术产品的缺陷(例如，短路接触、腐蚀等)。
另外的变型
尽管以上已经参照某些具体实施方式描述了本发明，但是将理解的是，本发明不受具体实施方式的特性的限制。在所附权利要求的范围内，可以在上述实施方式中进行许多的变型、修改和进化。
因此，尽管以上描述的示例涉及多孔区域的孔中嵌入的MIM类型的结构，但是本发明不限于这种类型的嵌入式结构；可以使用其他结构，例如MIMIM结构以及其他。在另一方面，尽管如以上所描述的优选延性硬掩模，但是在其他实施方式中，只要由阳极氧化物的生长在硬掩模中引起的应力不超过硬掩模阻挡的极限拉伸应力，非延性材料就可以用于硬掩模，该硬掩模阻挡包括当硬掩模暴露至阳极氧化电解质时形成的氧化物材料。在实施方式中，这通过调节区域中应变最高处的硬掩模的厚度来实现。例如，这样的实施方式中可以使用的金属包括钼和钨。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，包括：
硅层；
所述硅层上方的第一金属层；
所述第一金属层上方的第二金属层；以及
所述第二金属层上方的延性金属硬掩模，所述延性金属硬掩模限定所述第二金属层内的多孔区域，所述多孔区域包括具有孔的阳极氧化物层。
2.根据权利要求1所述的半导体装置，其中，所述延性金属硬掩模包括金属。
3.根据权利要求2所述的半导体装置，其中，所述多孔区域通过使用电解质将所述第二金属层的部分阳极氧化而形成，并且其中，所述金属的特征在于当暴露于所述电解质时形成稳定的氧化物。
4.根据权利要求3所述的半导体装置，其中，所述电解质包括有机酸或无机酸。
5.根据权利要求1至4中任一项所述的半导体装置，其中，所述多孔区域是所述第二金属层的经阳极氧化的部分，并且其中，即使所述第二金属层的所述部分的体积在阳极氧化期间增加，所述延性金属硬掩模变形，但不具有裂纹。
6.根据权利要求5所述的半导体装置，其中，所述延性金属硬掩模的特征在于自修复由所述第二金属层的所述部分的体积在阳极氧化期间的增加而导致的裂纹。
7.根据权利要求1至6中任一项所述的半导体装置，其中，所述延性金属硬掩模的厚度在1微米以下。
8.根据权利要求1至7中任一项所述的半导体装置，还包括：
结构，所述结构包括第一导电层、覆盖所述第一导电层的第一绝缘体层和覆盖所述第一绝缘体层的第二导电层，所述结构形成在所述多孔区域的所述孔的内部；以及
在所述结构上方的第三金属层。
9.一种制造半导体装置的方法，包括：
在硅层上方形成第一金属层；
在所述第一金属层上方形成第二金属层；
在所述第二金属层上方沉积硬掩模，以限定所述第二金属层内的部分；以及
使所述第二金属层的由所述硬掩模限定的所述部分阳极氧化以形成多孔区域，所述多孔区域包括具有孔的阳极氧化物层，
其中，所述硬掩模是在阳极氧化期间为延性的金属。
10.根据权利要求9所述的方法，其中，所述延性金属硬掩模包括金属。
11.根据权利要求10所述的方法，还包括：
选择电解质，所述电解质用于使所述第二金属层的由所述延性金属硬掩模限定的所述部分阳极氧化；以及
选择所述金属，使得所述金属在暴露于所选择的电解质时形成稳定的氧化物。
12.根据权利要求11所述的方法，其中，所述电解质包括有机酸或无机酸。
13.根据权利要求9至12中任一项所述的方法，还包括：选择所述延性金属硬掩模，以便变形而没有破裂，以适应所述第二金属层的所述部分的体积在阳极氧化期间的增加。
14.根据权利要求9至13中任一项所述的方法，其中，所述延性金属硬掩模的厚度在1微米以下。
15.根据权利要求9至14中任一项所述的方法，还包括：选择所述延性金属硬掩模，以便自修复由所述第二金属层的所述部分的体积在阳极氧化期间的增加而导致的裂纹。
16.根据权利要求9至15中任一项所述的方法，还包括：
在所述多孔区域的所述孔的内部沉积结构，所述结构包括第一导电层、覆盖所述第一导电层的第一绝缘体层和覆盖所述第一绝缘体层的第二导电层；以及
在所述结构上方形成第三金属层。
Claims (16)
1.一种半导体装置，包括：
硅层；
所述硅层上方的第一金属层；
所述第一金属层上方的第二金属层；以及
所述第二金属层上方的延性金属硬掩模，所述延性金属硬掩模限定所述第二金属层内的多孔区域，所述多孔区域包括具有孔的阳极氧化物层。
2.根据权利要求1所述的半导体装置，其中，所述延性金属硬掩模包括金属。
3.根据权利要求2所述的半导体装置，其中，所述多孔区域通过使用电解质将所述第二金属层的部分阳极氧化而形成，并且其中，所述金属的特征在于当暴露于所述电解质时形成稳定的氧化物。
4.根据权利要求3所述的半导体装置，其中，所述电解质包括有机酸或无机酸。
5.根据权利要求1至4中任一项所述的半导体装置，其中，所述多孔区域是所述第二金属层的经阳极氧化的部分，并且其中，即使所述第二金属层的所述部分的体积在阳极氧化期间增加，所述延性金属硬掩模变形，但不具有裂纹。
6.根据权利要求5所述的半导体装置，其中，所述延性金属硬掩模的特征在于自修复由所述第二金属层的所述部分的体积在阳极氧化期间的增加而导致的裂纹。
7.根据权利要求1至6中任一项所述的半导体装置，其中，所述延性金属硬掩模的厚度在1微米以下。
8.根据权利要求1至7中任一项所述的半导体装置，还包括：
结构，所述结构包括第一导电层、覆盖所述第一导电层的第一绝缘体层和覆盖所述第一绝缘体层的第二导电层，所述结构形成在所述多孔区域的所述孔的内部；以及
在所述结构上方的第三金属层。
9.一种制造半导体装置的方法，包括：
在硅层上方形成第一金属层；
在所述第一金属层上方形成第二金属层；
在所述第二金属层上方沉积延性金属硬掩模，以限定所述第二金属层内的部分；以及
使所述第二金属层的由所述延性金属硬掩模限定的所述部分阳极氧化以形成多孔区域，所述多孔区域包括具有孔的阳极氧化物层。
10.根据权利要求9所述的方法，其中，所述延性金属硬掩模包括金属。
11.根据权利要求10所述的方法，还包括：
选择电解质，所述电解质用于使所述第二金属层的由所述延性金属硬掩模限定的所述部分阳极氧化；以及
选择所述金属，使得所述金属在暴露于所选择的电解质时形成稳定的氧化物。
12.根据权利要求11所述的方法，其中，所述电解质包括有机酸或无机酸。
13.根据权利要求9至12中任一项所述的方法，还包括：选择所述延性金属硬掩模，以便变形而没有破裂，以适应所述第二金属层的所述部分的体积在阳极氧化期间的增加。
14.根据权利要求9至13中任一项所述的方法，其中，所述延性金属硬掩模的厚度在1微米以下。
15.根据权利要求9至14中任一项所述的方法，还包括：选择所述延性金属硬掩模，以便自修复由所述第二金属层的所述部分的体积在阳极氧化期间的增加而导致的裂纹。
16.根据权利要求9至15中任一项所述的方法，还包括：
在所述多孔区域的所述孔的内部沉积结构，所述结构包括第一导电层、覆盖所述第一导电层的第一绝缘体层和覆盖所述第一绝缘体层的第二导电层；以及
在所述结构上方形成第三金属层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP30054923 | 2018-04-20 | ||
| EP183054923 | 2018-04-20 | ||
| PCT/EP2019/060018 WO2019202046A1 (en) | 2018-04-20 | 2019-04-17 | Semiconductor device having porous region embedded structure and method of manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111989426A true CN111989426A (zh) | 2020-11-24 |
| CN111989426B CN111989426B (zh) | 2024-05-17 |
Family
ID=73441957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980026475.9A Active CN111989426B (zh) | 2018-04-20 | 2019-04-17 | 具有多孔区域嵌入式结构的半导体装置及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111989426B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1060257A (en) * | 1963-11-07 | 1967-03-01 | Philco Corp | Improvements in and relating to the anodic treatment of metallic films |
| US5194136A (en) * | 1991-06-17 | 1993-03-16 | Samsung Electronics Co., Ltd. | Process for making a display panel |
| US20080093744A1 (en) * | 2006-10-23 | 2008-04-24 | Wang Lorraine C | Anodization |
| US20120132529A1 (en) * | 2010-11-30 | 2012-05-31 | Katholieke Universiteit Leuven, K.U.Leuven R&D | Method for precisely controlled masked anodization |
-
2019
- 2019-04-17 CN CN201980026475.9A patent/CN111989426B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1060257A (en) * | 1963-11-07 | 1967-03-01 | Philco Corp | Improvements in and relating to the anodic treatment of metallic films |
| US5194136A (en) * | 1991-06-17 | 1993-03-16 | Samsung Electronics Co., Ltd. | Process for making a display panel |
| US20080093744A1 (en) * | 2006-10-23 | 2008-04-24 | Wang Lorraine C | Anodization |
| US20120132529A1 (en) * | 2010-11-30 | 2012-05-31 | Katholieke Universiteit Leuven, K.U.Leuven R&D | Method for precisely controlled masked anodization |
Non-Patent Citations (3)
| Title |
|---|
| G.H. JEONG等: "Nano-pore arrays of anodic aluminum oxide fabricated using a Cr mask" * |
| PARAG BANERJEE等: "Nanotubular metal–insulator–metal capacitor arrays for energy storage" * |
| ZHAO XIAOWEI等: "Patterned anodic aluminium oxide fabricated with a Ta mask" * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111989426B (zh) | 2024-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210032766A1 (en) | Semiconductor device having porous region embedded structure and method of manufacture thereof | |
| US11316006B2 (en) | Porous region structure and method of manufacture thereof | |
| US11978766B2 (en) | Three-dimensional capacitive structures and their manufacturing methods | |
| US8723244B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| US20210332492A1 (en) | Method for forming product structure having porous regions and lateral encapsulation | |
| US11705484B2 (en) | Nanowire structure enhanced for stack deposition | |
| US20220352024A1 (en) | Method of fabricating a semiconductor structure with improved dicing properties | |
| JP3873133B2 (ja) | キャパシタ構造 | |
| CN111989426B (zh) | 具有多孔区域嵌入式结构的半导体装置及其制造方法 | |
| US20230197440A1 (en) | Device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method | |
| US20230307185A1 (en) | Capacitor structure with via embedded in porous medium | |
| CN112119512A (zh) | 多孔区域结构及其制造方法 | |
| EP4174219A1 (en) | Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof | |
| US20240178183A1 (en) | Method for obtaining an integrated device comprising using an etching mask to define dicing lines | |
| US20230187143A1 (en) | Method for manufacturing an electrical device with an anodic porous oxide region delimited by planarizing a stack of materials | |
| CN116601729A (zh) | 具有嵌入多孔介质中的通孔的电容器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |