CN111987992B - 一种基于eeprom调修的温度补偿晶体振荡器 - Google Patents

一种基于eeprom调修的温度补偿晶体振荡器 Download PDF

Info

Publication number
CN111987992B
CN111987992B CN202010814012.3A CN202010814012A CN111987992B CN 111987992 B CN111987992 B CN 111987992B CN 202010814012 A CN202010814012 A CN 202010814012A CN 111987992 B CN111987992 B CN 111987992B
Authority
CN
China
Prior art keywords
transistor
drain
gate
source
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010814012.3A
Other languages
English (en)
Other versions
CN111987992A (zh
Inventor
张明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202010814012.3A priority Critical patent/CN111987992B/zh
Publication of CN111987992A publication Critical patent/CN111987992A/zh
Application granted granted Critical
Publication of CN111987992B publication Critical patent/CN111987992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明提供一种基于EEPROM调修的温度补偿晶体振荡器，包括数字逻辑控制单元和信号发生单元；信号发生单元通过电荷泵连接有高压控制单元，信号发生单元与高压控制单元连接，用于为电荷泵和高压控制单元提供时钟信号；数字逻辑控制单元连接有EEPROM寄存器，高压控制单元与EEPROM寄存器连接；EEPROM寄存器连接有ROM寄存器；数字逻辑控制单元分别与信号发生单元、电荷泵和高压控制单元连接；提升温度补偿晶体振荡器的擦写功能、读可靠性，降低整系统功耗。可有效解决：温度补偿晶体振荡器电路设计中补偿压差、功耗高、可靠性差等问题。

Description

一种基于EEPROM调修的温度补偿晶体振荡器
技术领域
本发明涉及晶体振荡器设计技术领域，具体涉及一种基于EEPROM调修的温度补偿晶体振荡器。
背景技术
温度补偿晶体振荡器(TCCO)具有中精度频率稳定度、体积小、功耗低、可靠性高等优势，目前广泛应用于各个行业当中。TCCO一般采用模拟和数字两种补偿方式，其中采用模拟方式实现的集成度高、电路规模较小，且伴随补偿算法等技术的提升，其方式可以达到较高精度。但是由于石英晶体切角偏差、芯片制造工艺的偏差等，模拟补偿TCCO方式中一般会有调修寄存器对其进行补偿电压调修，用来提升精度和稳定度。
传统的TCCO实现方式是通过其内的压控晶体振荡器电路和补偿电压发生电路来实现的。其中压控晶体振荡电路包含压控电容，使晶体两端的并联负载电容可随电压变化而改变容值，进而达到对输出频率的影响；而补偿电压发生电路产生所的补偿电压（温度偏移补偿电压和老化特性补偿电压），通过补偿电压的改变来使输出频率不因温度变化而变化。
目前现有方案由于晶体切角偏差，不同批次石英晶体的补偿电压存在各异偏差；其余由于制造工艺偏差，实际上的补偿电压与理论值间也有一定偏差。
发明内容
针对目前现有方案由于晶体切角偏差，不同批次石英晶体的补偿电压存在各异偏差；其余由于制造工艺偏差，实际上的补偿电压与理论值间也有一定偏差的问题，本发明提供一种基于EEPROM调修的温度补偿晶体振荡器。
本发明的技术方案是：
本发明技术方案提供一种基于EEPROM调修的温度补偿晶体振荡器,包括数字逻辑控制单元和信号发生单元；
信号发生单元通过电荷泵连接有高压控制单元，信号发生单元与高压控制单元连接，用于为电荷泵和高压控制单元提供时钟信号；
数字逻辑控制单元连接有EEPROM寄存器，高压控制单元与EEPROM寄存器连接；EEPROM寄存器连接有ROM寄存器；
数字逻辑控制单元分别与信号发生单元、电荷泵和高压控制单元连接；
数字逻辑控制单元，根据输入信号产生地址信号和控制信号；
EEPROM寄存器，用于存储调修数据，通过校验比对存储数据的不同来消除补偿电压的偏差；
电荷泵，用于产生EEPROM寄存器擦写操作所需的高电压并通过高压控制单元输出控制信号来控制EEPROM寄存器工作模式；
ROM寄存器，用于接收EEPROM寄存器输出的调修数据，并将调修数据源转成模拟量实现补偿电压的调修。
优选地，信号发生单元为环形振荡器，环形振荡器，用于为电荷泵和高压控制单元提供两相非重叠的时钟信号。
优选地，高压控制单元数量为若干个，电荷泵分别与每个高压控制单元连接；每个高压控制单元分别与EEPROM寄存器连接。这种设计一次可向EEPROM寄存器内同时写入多位数据。
优选地，高压控制单元包括逻辑模块和输出控制模块；
逻辑模块的输入端与数字逻辑控制单元连接，逻辑模块的输出端与输出控制模块连接；
电荷泵的输出端与输出控制模块连接；环形振荡器的输出端与输出控制模块连接；逻辑模块和输出控制模块分别与EEPROM寄存器连接。
优选地，逻辑模块包括第一或非门和第二或非门；
数字逻辑控制单元的控制信号分别与第一或非门和第二或非门的第一输入端连接，数字逻辑控制单元的地址信号与第一或非门的第二输入端连接，数字逻辑控制单元的地址信号还通过第一非门与第二或非门的第二输入端连接；
第一或非门的输出端为逻辑模块的第一输出端与输出控制模块连接，第一或非门的输出端与第二非门连接，第二非门的输出端为逻辑模块第二输出端与输出控制模块连接；
第二或非门的输出端为逻辑模块的第三输出端与输出控制模块连接，第二或非门的输出端与第三非门连接，第三非门的输出端为逻辑模块的第四输出端与输出控制模块连接。
优选地，输出控制模块包括晶体管M201和晶体管M202；
晶体管M201的栅极与逻辑模块的第二输出端连接，晶体管M201的漏极和晶体管M202的漏极连接有晶体管M213的源极，晶体管M213的栅极连接有晶体管M214的漏极，晶体管M213的漏极与晶体管M214的栅极连接，晶体管M214的源极连接有晶体管M203的漏极，晶体管M203的栅极与晶体管M202 的栅极连接，晶体管M203的漏极还连接有晶体管M204的漏极，晶体管M204的栅极与逻辑模块的第二输出端连接；
晶体管M213的漏极连接有晶体管M218的漏极，晶体管M218的栅极连接到逻辑模块的第一输出端，晶体管M218的源极连接有电源VDD；晶体管M218的漏极还连接有晶体管M222的源极，晶体管M222的源极和晶体管M218的漏极均连接到环形振荡器的第一输出端；晶体管M222的漏极连接有晶体管M228的源极，晶体管M228的栅极连接到逻辑模块的第二输出端，晶体管M228的基极连接有晶体管M229的基极，晶体管M229的源极连接有晶体管M223的漏极，晶体管M223的源极连接有晶体管M219的漏极, 晶体管M219的栅极连接到逻辑模块的第一输出端，晶体管M219的漏极还与晶体管M214的漏极连接并且连接点连接到环形振荡器的第二输出端；晶体管M214的漏极还连接有晶体管M205的栅极，晶体管M205的漏极连接有晶体管M206的漏极，晶体管M206的栅极连接到逻辑模块的第二输出端，晶体管M206的漏极连接有晶体管M224的源极，且连接点为输出控制模块的第一输出端；晶体管M224的漏极连接有晶体管M230的源极，晶体管M230的栅极连接到晶体管M229的栅极；晶体管M201的源极分别与晶体管M204的源极和晶体管M206的源极连接；
晶体管M201的源极还连接有晶体管M207的源极、晶体管M210的源极和晶体管M212的源极；晶体管M207的栅极与逻辑模块的第四输出端连接，晶体管M207的漏极连接有晶体管M208的漏极和晶体管M215的源极，晶体管M208的栅极连接有晶体管M209的栅极，晶体管M209的漏极与晶体管M210的漏极连接，且连接点连接有晶体管M216的源极，晶体管M216的栅极与晶体管M215的漏极连接，且连接点连接有晶体管M220的漏极和晶体管M225的源极，晶体管M220的栅极连接到逻辑模块的第三输出端，晶体管M220的漏极和晶体管M225的源极与晶体管M215的漏极的连接点连接到环形振荡器的第一输出端；晶体管M225的漏极连接有晶体管M231的源极，晶体管M231的栅极连接到逻辑模块的第四输出端，晶体管M231的基极连接有晶体管M232的基极，晶体管M232的源极连接有晶体管M226的漏极，晶体管M226的源极连接有晶体管M221的漏极，晶体管M221的栅极连接到逻辑模块的第三输出端，晶体管M215的栅极与晶体管M216的漏极连接，且连接点连接到晶体管M226的源极，晶体管M221的漏极和晶体管M226的源极与晶体管M216的漏极的连接点连接到环形振荡器的第二输出端；晶体管M216的漏极还连接有晶体管M211的栅极和晶体管M217的栅极，晶体管M211的漏极与晶体管M212的漏极连接，且连接点连接到晶体管M217的源极，晶体管M217的漏极连接有晶体管M227的源极，且连接点为输出控制模块的第二输出端，晶体管M227的漏极连接有晶体管M233的源极，晶体管M233的栅极与晶体管M232的栅极连接；
晶体管M219的源极、晶体管M220的源极、晶体管M221的源极、晶体管M222的栅极、晶体管M223的栅极、晶体管M224的栅极、晶体管M225的栅极、晶体管M226的栅极、晶体管M227的栅极均连接到电源VDD；
晶体管M202的源极和栅极、晶体管M203的源极和栅极、晶体管M205的源极、晶体管M208的源极和栅极、晶体管M209的源极和栅极和晶体管M211的源极均与电荷泵的输出端连接，
晶体管M228的漏极、晶体管M229的漏极、晶体管M230的漏极、晶体管M231的漏极、晶体管M232的漏极和晶体管M233的漏极均接地。
本申请设计的高压控制单元提高对电荷泵输出高压的稳定性；两相非重叠时钟给交叉耦合栅极供电的方式可有效减小高压损失，提升EEPROM寄存器擦写的可靠性和安全性；数字逻辑控制单元输出的控制信号输入高压控制单元，可使只在EEPROM WRITE模式下工作，降低了功耗；地址信号输入高压控制单元可消除译码电路，减小电路面积和复杂度，使EEPROM寄存器控制读写更灵活便捷。
优选地， EEPROM寄存器包括EEPROM单元和放大模块；
EEPROM单元和放大模块连接；
EEPROM单元的输入端分别连接到输出控制模块的第一输出端和输出控制模块的第二输出端，EEPROM单元的输出端与放大模块连接。
优选地，EEPROM寄存器还包括CMOS反相器，CMOS反相器与放大模块的输出端连接，用于对输出电压进行调整。
优选地， EEPROM寄存器还包括数据流向控制模块，数据流向控制模块，用于控制数据的流向，即控制外部输入的数据直接读到ROM寄存器或EEPROM寄存器存储的数据读入到ROM寄存器。
优选地， EEPROM单元包括晶体管M401和晶体管M402，晶体管M401的源极连接到高压控制单元的输出控制模块的第一输出端，晶体管M401的漏极与晶体管M402的源极连接，晶体管M401的基极连接有晶体管M405的栅极，晶体管M401的栅极连接到数据流向控制模块，晶体管M405的源极连接到高压控制单元的输出控制模块的第二输出端，晶体管M405的漏极连接有晶体管M403的源极、晶体管M404的源极和晶体管M406的源极，晶体管M403的栅极与高压控制单元的逻辑模块的第二输出端连接, 晶体管M402的基极与晶体管M404的栅极连接，晶体管M402的栅极EW0连接到数据流向控制模块；晶体管M404的基极和晶体管M406的栅极连接，晶体管M403的漏极和晶体管M404的漏极地接，晶体管M402的漏极为READ输出端，晶体管M406的漏极为EEPROM单元的输出端连接到放大模块；
放大模块包括晶体管M407、晶体管M408和晶体管M409，晶体管M407的源极连接到电源VDD，晶体管M407的漏极与晶体管M408的源极连接，且连接点作为放大模块的输出端连接到CMOS反相器，晶体管M408的漏极与晶体管M409的源极连接，且连接点连接到EEPROM单元的输出端；晶体管M408的栅极和晶体管M409栅极分别连接有带隙偏置电压；晶体管M407的栅极连接到数据流向控制模块；CMOS反相器包括晶体管M412和晶体管M413，晶体管M407的漏极与晶体管M408的源极连接点分别连接到晶体管M412的栅极和晶体管M413的栅极，晶体管M412的源极连接有晶体管M410的漏极，晶体管M410的源极连接电源VDD，晶体管M410的栅极连接到带隙偏置电压，晶体管M413的漏极连接有晶体管M411的源极，晶体管M411的栅极连接到数据流向控制模块，晶体管M412的漏极与晶体管M410的源极连接，且连接点为EEPROM寄存器的输出端，晶体管M409的漏极与晶体管M411的漏极接地。EEPROM电源读出端READ的电流是否存在决定了放大模块输出电压的高低，放大模块后接的CMOS反相器可对输出电压进行调整。
本申请放大模块读出结构设计,有效减小了寄生效应,提高了EEPROM单元读可靠性。同时,由于TCCO 主要工作于正常工作模式,EEPROM寄存器设计主要考虑读功耗,因此减小放大模块的工作电流有利于降低功耗。
从以上技术方案可以看出，本发明具有以下优点：通过设计采用EEPROM寄存器调修技术，采用1个EEPROM单元对应1个放大模块，即灵敏电流放大器的读出结构，通过校验、比对存储数据的不同来消除TCCO补偿电压的偏差，提升温度补偿晶体振荡器的擦写功能、读可靠性，降低整系统功耗。可有效解决：TCCO电路设计中补偿压差、功耗高、可靠性差等问题。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的基于EEPROM调修的温度补偿晶体振荡器连接框图。
图2是本发明一个实施例提供的高压控制单元的逻辑模块电路连接示意图；
图3是本发明一个实施例提供的高压控制单元的输出控制模块电路连接示意图。
图4是本发明一个实施例提供的EEPROM单元电路连接示意图。
图5是本发明一个实施例提供的行方向选择的高压单元电路连接示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
如图1所示，本发明实施例提供一种基于EEPROM调修的温度补偿晶体振荡器,包括数字逻辑控制单元和信号发生单元；
信号发生单元通过电荷泵连接有高压控制单元，信号发生单元与高压控制单元连接，用于为电荷泵和高压控制单元提供时钟信号；
数字逻辑控制单元连接有EEPROM寄存器，高压控制单元与EEPROM寄存器连接；EEPROM寄存器连接有ROM寄存器；
数字逻辑控制单元分别与信号发生单元、电荷泵和高压控制单元连接；
数字逻辑控制单元，根据输入信号产生地址信号和控制信号；
EEPROM寄存器，用于存储调修数据，通过校验比对存储数据的不同来消除补偿电压的偏差；
电荷泵，用于产生EEPROM寄存器擦写操作所需的高电压并通过高压控制单元输出控制信号来控制EEPROM寄存器工作模式；
ROM寄存器，用于接收EEPROM寄存器输出的调修数据，并将调修数据源转成模拟量实现补偿电压的调修。
在有些实施例中，信号发生单元为环形振荡器，环形振荡器，用于为电荷泵和高压控制单元提供两相非重叠的时钟信号。
在有些实施例中，高压控制单元数量为若干个，电荷泵分别与每个高压控制单元连接；每个高压控制单元分别与EEPROM寄存器连接。这种设计一次可向EEPROM寄存器内同时写入多位数据。
在有些实施例中，高压控制单元包括逻辑模块和输出控制模块；
逻辑模块的输入端与数字逻辑控制单元连接，逻辑模块的输出端与输出控制模块连接；
电荷泵的输出端与输出控制模块连接；环形振荡器的输出端与输出控制模块连接；逻辑模块和输出控制模块分别与EEPROM寄存器连接。
在有些实施例中，如图2所示，逻辑模块包括第一或非门U1和第二或非门U2；
数字逻辑控制单元的控制信号C分别与第一或非门U1和第二或非门U2的第一输入端连接，数字逻辑控制单元的地址信号D与第一或非门U1的第二输入端连接，数字逻辑控制单元的地址信号D还通过第一非门U3与第二或非门U2的第二输入端连接；
第一或非门U1的输出端为逻辑模块的第一输出端P与输出控制模块连接，第一或非门U1的输出端与第二非门U4连接，第二非门U4的输出端为逻辑模块第二输出端J3与输出控制模块连接；
第二或非门U2的输出端为逻辑模块的第三输出端R与输出控制模块连接，第二或非门U2的输出端与第三非门U5连接，第三非门U5的输出端为逻辑模块的第四输出端Q与输出控制模块连接。
在有些实施例中，如图3所示，输出控制模块包括晶体管M201和晶体管M202；
晶体管M201的栅极与逻辑模块的第二输出端连接，晶体管M201的漏极和晶体管M202的漏极连接有晶体管M213的源极，晶体管M213的栅极连接有晶体管M214的漏极，晶体管M213的漏极与晶体管M214的栅极连接，晶体管M214的源极连接有晶体管M203的漏极，晶体管M203的栅极与晶体管M202 的栅极连接，晶体管M203的漏极还连接有晶体管M204的漏极，晶体管M204的栅极与逻辑模块的第二输出端连接；
晶体管M213的漏极连接有晶体管M218的漏极，晶体管M218的栅极连接到逻辑模块的第一输出端，晶体管M218的源极连接有电源VDD；晶体管M218的漏极还连接有晶体管M222的源极，晶体管M222的源极和晶体管M218的漏极均连接到环形振荡器的第一输出端K2；晶体管M222的漏极连接有晶体管M228的源极，晶体管M228的栅极连接到逻辑模块的第二输出端，晶体管M228的基极连接有晶体管M229的基极，晶体管M229的源极连接有晶体管M223的漏极，晶体管M223的源极连接有晶体管M219的漏极, 晶体管M219的栅极连接到逻辑模块的第一输出端，晶体管M219的漏极还与晶体管M214的漏极连接并且连接点连接到环形振荡器的第二输出端K3；晶体管M214的漏极还连接有晶体管M205的栅极，晶体管M205的漏极连接有晶体管M206的漏极，晶体管M206的栅极连接到逻辑模块的第二输出端，晶体管M206的漏极连接有晶体管M224的源极，且连接点为输出控制模块的第一输出端J1；晶体管M224的漏极连接有晶体管M230的源极，晶体管M230的栅极连接到晶体管M229的栅极；晶体管M201的源极分别与晶体管M204的源极和晶体管M206的源极连接；
晶体管M201的源极还连接有晶体管M207的源极、晶体管M210的源极和晶体管M212的源极；晶体管M207的栅极与逻辑模块的第四输出端连接，晶体管M207的漏极连接有晶体管M208的漏极和晶体管M215的源极，晶体管M208的栅极连接有晶体管M209的栅极，晶体管M209的漏极与晶体管M210的漏极连接，且连接点连接有晶体管M216的源极，晶体管M216的栅极与晶体管M215的漏极连接，且连接点连接有晶体管M220的漏极和晶体管M225的源极，晶体管M220的栅极连接到逻辑模块的第三输出端，晶体管M220的漏极和晶体管M225的源极与晶体管M215的漏极的连接点连接到环形振荡器的第一输出端K2；晶体管M225的漏极连接有晶体管M231的源极，晶体管M231的栅极连接到逻辑模块的第四输出端，晶体管M231的基极连接有晶体管M232的基极，晶体管M232的源极连接有晶体管M226的漏极，晶体管M226的源极连接有晶体管M221的漏极，晶体管M221的栅极连接到逻辑模块的第三输出端，晶体管M215的栅极与晶体管M216的漏极连接，且连接点连接到晶体管M226的源极，晶体管M221的漏极和晶体管M226的源极与晶体管M216的漏极的连接点连接到环形振荡器的第二输出端K3；晶体管M216的漏极还连接有晶体管M211的栅极和晶体管M217的栅极，晶体管M211的漏极与晶体管M212的漏极连接，且连接点连接到晶体管M217的源极，晶体管M217的漏极连接有晶体管M227的源极，且连接点为输出控制模块的第二输出端J2，晶体管M227的漏极连接有晶体管M233的源极，晶体管M233的栅极与晶体管M232的栅极连接；
晶体管M219的源极、晶体管M220的源极、晶体管M221的源极、晶体管M222的栅极、晶体管M223的栅极、晶体管M224的栅极、晶体管M225的栅极、晶体管M226的栅极、晶体管M227的栅极均连接到电源VDD；
晶体管M202的源极和栅极、晶体管M203的源极和栅极、晶体管M205的源极、晶体管M208的源极和栅极、晶体管M209的源极和栅极和晶体管M211的源极均与电荷泵的输出端K1连接;晶体管M228的漏极、晶体管M229的漏极、晶体管M230的漏极、晶体管M231的漏极、晶体管M232的漏极和晶体管M233的漏极均接地。
K1为电荷泵输出的高压，K2和K3为环形振荡器输出的控制信号，C为数字逻辑控制单元输出的控制信号，D为DIO输入中的任意一位。其原理简介为，在EEPROM 寄存器WRITE模式下，K1为所需高压（一般为15V），K2和K3为振幅3.3V的震荡信号，C=0：若D=0,则J3=0,J1=15V,J2=0;若D=1,则J3=1,J1=0, J2=15V 。其他模式下,环形振荡器和电荷泵均不工作,C=1，D=0，则J3=1,J1=J2= 0。 电荷泵后接7个高压控制单元,本实施例中，给出一个高压控制单元的连接示意图，一次最多可向EEPROM寄存器内同时写入7位数据。
本申请设计的高压控制单元提高对电荷泵输出高压的稳定性；两相非重叠时钟给交叉耦合栅极供电的方式可有效减小高压损失，提升EEPROM寄存器擦写的可靠性和安全性；C信号输入高压控制单元，可使只在EEPROM WRITE模式下工作，降低了功耗；D信号为DIO输入中的任意一位，输入高压控制单元可消除译码电路，减小电路面积和复杂度，使EEPROM寄存器控制读写更灵活便捷。
在有些实施例中，EEPROM寄存器包括EEPROM单元和放大模块；
EEPROM单元和放大模块连接；
EEPROM单元的输入端分别连接到输出控制模块的第一输出端和输出控制模块的第二输出端，EEPROM单元的输出端与放大模块连接。
在有些实施例中，EEPROM寄存器还包括CMOS反相器，CMOS反相器与放大模块的输出端连接，用于对输出电压进行调整。
在有些实施例中， EEPROM寄存器还包括数据流向控制模块，数据流向控制模块，用于控制数据的流向，即控制外部输入的数据直接读到ROM寄存器或EEPROM寄存器存储的数据读入到ROM寄存器。
在有些实施例中，如图4所示，EEPROM单元包括晶体管M401和晶体管M402，晶体管M401的源极连接到高压控制单元的输出控制模块的第一输出端J1，晶体管M401的漏极与晶体管M402的源极连接，晶体管M401的基极连接有晶体管M405的栅极，晶体管M401的栅极EW连接到数据流向控制模块，晶体管M405的源极连接到高压控制单元的输出控制模块的第二输出端J2，晶体管M405的漏极连接有晶体管M403的源极、晶体管M404的源极和晶体管M406的源极，晶体管M403的栅极与高压控制单元的逻辑模块的第二输出端J3连接, 晶体管M402的基极与晶体管M404的栅极连接，晶体管M402的栅极EW0连接到数据流向控制模块；晶体管M404的基极和晶体管M406的栅极连接，晶体管M403的漏极和晶体管M404的漏极地接，晶体管M402的漏极为READ输出端，晶体管M406的漏极为EEPROM单元的输出端连接到放大模块；
放大模块包括晶体管M407、晶体管M408和晶体管M409，晶体管M407的源极连接到电源VDD，晶体管M407的漏极与晶体管M408的源极连接，且连接点作为放大模块的输出端连接到CMOS反相器，晶体管M408的漏极与晶体管M409的源极连接，且连接点连接到EEPROM单元的输出端；晶体管M408的栅极和晶体管M409栅极分别连接有带隙偏置电压G8\G6；晶体管M407的栅极G2连接到数据流向控制模块；CMOS反相器包括晶体管M412和晶体管M413，晶体管M407的漏极与晶体管M408的源极连接点分别连接到晶体管M412的栅极和晶体管M413的栅极，晶体管M412的源极连接有晶体管M410的漏极，晶体管M410的源极连接电源VDD，晶体管M410的栅极连接到带隙偏置电压G2，晶体管M413的漏极连接有晶体管M411的源极，晶体管M411的栅极G5连接到数据流向控制模块，晶体管M412的漏极与晶体管M410的源极连接，且连接点为EEPROM寄存器的输出端，晶体管M409的漏极与晶体管M411的漏极接地。EEPROM电源读出端READ的电流是否存在决定了放大模块输出电压的高低，放大模块后接的COMS反相器可对输出电压进行调整。
晶体管M407、M408、M409组成EEPROM寄存器的放大模块，在这里放大模块为灵敏电路放大器，其中G2 G8 G6是带隙偏置电压.通过判断EEPROM单元内有无电流流过，来决定输出电压VO1 高低，当EEPROM单元内无电流流过时，VO1输出高电平；反之输出低电平。此时的高低电平由于晶体管M407、M408、M409管行压降有所损耗，在使用时串接CMOS反相器对波形进行整形输出电压Vout。
EEPROM 单元写 1、 0 和读数据时各端电压分别为:写 1 时, EW0= 0, EW= 15 V, J1= 0, J2= 15 V, J3= 0; 写 0时, EW0= 0, EW= 15 V, J1= 15 V, J2 = 0, J3= 1;读数据时, EW0= 1, EW= 0, J1= J2= 0, J3= 1, 则READ 电压为 2.5 V。
本申请放大模块读出结构设计,有效减小了寄生效应,提高了EEPROM单元读可靠性。同时,由于TCCO 主要工作于正常工作模式,EEPRO寄存器设计主要考虑读功耗,因此减小放大模块的工作电流有利于降低功耗。
本发明还提供数据流向控制模块，本实施例中数据流向控制模块为提供行方向选择的高压单元电路，当输入写入指令时处于EEPROM写入模式，在CS被置高后时钟输入SCLK的第16个下降沿数据被全部移入移位寄存器，关闭移位寄存器的时钟信号，控制Q的跳变，环流振荡器和电荷泵电路开始工作，提供给EEPROM寄存器编程所需的高压。
此电路根据G1 G5 G4 G9数值的不同，DIO输入的数据方向不同。
如图5所示，行方向选择的高压单元电路中，G1=1,G5=0,G4=0,G9=1时，DIO输入的数据直接读到ROM寄存器内；G1=1,G5=0,G4=1,G9=0时，EEPROM寄存器内存储数据读入到ROM寄存器内；G1=0,G5=1,G4=0,G9=1时，EEPROM寄存器内的数据由DIO端口读出。CS（EE）为EEPROM寄存器的使能端，EE=0和EE=1分别对应EEPROM寄存器被选中和未被选中；C控制着选中EEPROM寄存器所有EEPROM单元的栅压，具体位的写高低位则由高压控制单元的输出J决定。EE=0时，C4和C6控制EEPROM单元中数据流向电路的G1、G4、G5、G9。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,包括数字逻辑控制单元和信号发生单元；
信号发生单元通过电荷泵连接有高压控制单元，信号发生单元与高压控制单元连接，用于为电荷泵和高压控制单元提供时钟信号；
数字逻辑控制单元连接有EEPROM寄存器，高压控制单元与EEPROM寄存器连接；EEPROM寄存器连接有ROM寄存器；
数字逻辑控制单元分别与信号发生单元、电荷泵和高压控制单元连接；
数字逻辑控制单元，根据输入信号产生地址信号和控制信号；
EEPROM寄存器，用于存储调修数据，通过校验比对存储数据的不同来消除补偿电压的偏差；
电荷泵，用于产生EEPROM寄存器擦写操作所需的高电压并通过高压控制单元输出控制信号来控制EEPROM寄存器工作模式；
ROM寄存器，用于接收EEPROM寄存器输出的调修数据，并将调修数据源转成模拟量实现补偿电压的调修。
2.根据权利要求1所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,信号发生单元为环形振荡器，环形振荡器，用于为电荷泵和高压控制单元提供两相非重叠的时钟信号。
3.根据权利要求1所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,高压控制单元数量为若干个，电荷泵分别与每个高压控制单元连接；每个高压控制单元分别与EEPROM寄存器连接。
4.根据权利要求2所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,高压控制单元包括逻辑模块和输出控制模块；
逻辑模块的输入端与数字逻辑控制单元连接，逻辑模块的输出端与输出控制模块连接；
电荷泵的输出端与输出控制模块连接；环形振荡器的输出端与输出控制模块连接；逻辑模块和输出控制模块分别与EEPROM寄存器连接。
5.根据权利要求4所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,逻辑模块包括第一或非门和第二或非门；
数字逻辑控制单元的控制信号分别与第一或非门和第二或非门的第一输入端连接，数字逻辑控制单元的地址信号与第一或非门的第二输入端连接，数字逻辑控制单元的地址信号还通过第一非门与第二或非门的第二输入端连接；
第一或非门的输出端为逻辑模块的第一输出端与输出控制模块连接，第一或非门的输出端与第二非门连接，第二非门的输出端为逻辑模块第二输出端与输出控制模块连接；
第二或非门的输出端为逻辑模块的第三输出端与输出控制模块连接，第二或非门的输出端与第三非门连接，第三非门的输出端为逻辑模块的第四输出端与输出控制模块连接。
6.根据权利要求5所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,输出控制模块包括晶体管M201和晶体管M202；
晶体管M201的栅极与逻辑模块的第二输出端连接，晶体管M201的漏极和晶体管M202的漏极连接有晶体管M213的源极，晶体管M213的栅极连接有晶体管M214的漏极，晶体管M213的漏极与晶体管M214的栅极连接，晶体管M214的源极连接有晶体管M203的漏极，晶体管M203的栅极与晶体管M202 的栅极连接，晶体管M203的漏极还连接有晶体管M204的漏极，晶体管M204的栅极与逻辑模块的第二输出端连接；
晶体管M213的漏极连接有晶体管M218的漏极，晶体管M218的栅极连接到逻辑模块的第一输出端，晶体管M218的源极连接有电源VDD；晶体管M218的漏极还连接有晶体管M222的源极，晶体管M222的源极和晶体管M218的漏极均连接到环形振荡器的第一输出端；晶体管M222的漏极连接有晶体管M228的源极，晶体管M228的栅极连接到逻辑模块的第二输出端，晶体管M228的基极连接有晶体管M229的基极，晶体管M229的源极连接有晶体管M223的漏极，晶体管M223的源极连接有晶体管M219的漏极, 晶体管M219的栅极连接到逻辑模块的第一输出端，晶体管M219的漏极还与晶体管M214的漏极连接并且连接点连接到环形振荡器的第二输出端；晶体管M214的漏极还连接有晶体管M205的栅极，晶体管M205的漏极连接有晶体管M206的漏极，晶体管M206的栅极连接到逻辑模块的第二输出端，晶体管M206的漏极连接有晶体管M224的源极，且连接点为输出控制模块的第一输出端；晶体管M224的漏极连接有晶体管M230的源极，晶体管M230的栅极连接到晶体管M229的栅极；晶体管M201的源极分别与晶体管M204的源极和晶体管M206的源极连接；
晶体管M201的源极还连接有晶体管M207的源极、晶体管M210的源极和晶体管M212的源极；晶体管M207的栅极与逻辑模块的第四输出端连接，晶体管M207的漏极连接有晶体管M208的漏极和晶体管M215的源极，晶体管M208的栅极连接有晶体管M209的栅极，晶体管M209的漏极与晶体管M210的漏极连接，且连接点连接有晶体管M216的源极，晶体管M216的栅极与晶体管M215的漏极连接，且连接点连接有晶体管M220的漏极和晶体管M225的源极，晶体管M220的栅极连接到逻辑模块的第三输出端，晶体管M220的漏极和晶体管M225的源极与晶体管M215的漏极的连接点连接到环形振荡器的第一输出端；晶体管M225的漏极连接有晶体管M231的源极，晶体管M231的栅极连接到逻辑模块的第四输出端，晶体管M231的基极连接有晶体管M232的基极，晶体管M232的源极连接有晶体管M226的漏极，晶体管M226的源极连接有晶体管M221的漏极，晶体管M221的栅极连接到逻辑模块的第三输出端，晶体管M215的栅极与晶体管M216的漏极连接，且连接点连接到晶体管M226的源极，晶体管M221的漏极和晶体管M226的源极与晶体管M216的漏极的连接点连接到环形振荡器的第二输出端；晶体管M216的漏极还连接有晶体管M211的栅极和晶体管M217的栅极，晶体管M211的漏极与晶体管M212的漏极连接，且连接点连接到晶体管M217的源极，晶体管M217的漏极连接有晶体管M227的源极，且连接点为输出控制模块的第二输出端，晶体管M227的漏极连接有晶体管M233的源极，晶体管M233的栅极与晶体管M232的栅极连接；
晶体管M219的源极、晶体管M220的源极、晶体管M221的源极、晶体管M222的栅极、晶体管M223的栅极、晶体管M224的栅极、晶体管M225的栅极、晶体管M226的栅极、晶体管M227的栅极均连接到电源VDD；
晶体管M202的源极和栅极、晶体管M203的源极和栅极、晶体管M205的源极、晶体管M208的源极和栅极、晶体管M209的源极和栅极和晶体管M211的源极均与电荷泵的输出端连接，
晶体管M228的漏极、晶体管M229的漏极、晶体管M230的漏极、晶体管M231的漏极、晶体管M232的漏极和晶体管M233的漏极均接地。
7.根据权利要求6所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,EEPROM寄存器包括EEPROM单元和放大模块；
EEPROM单元和放大模块连接；
EEPROM单元的输入端分别连接到输出控制模块的第一输出端和输出控制模块的第二输出端，EEPROM单元的输出端与放大模块连接。
8.根据权利要求7所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,EEPROM寄存器还包括CMOS反相器，CMOS反相器与放大模块的输出端连接，用于对输出电压进行调整。
9.根据权利要求8所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,EEPROM寄存器还包括数据流向控制模块，数据流向控制模块，用于控制数据的流向，即控制外部输入的数据直接读到ROM寄存器或EEPROM寄存器存储的数据读入到ROM寄存器。
10.根据权利要求9所述的一种基于EEPROM调修的温度补偿晶体振荡器,其特征在于,EEPROM单元包括晶体管M401和晶体管M402，晶体管M401的源极连接到高压控制单元的输出控制模块的第一输出端，晶体管M401的漏极与晶体管M402的源极连接，晶体管M401的基极连接有晶体管M405的栅极，晶体管M401的栅极连接到数据流向控制模块，晶体管M405的源极连接到高压控制单元的输出控制模块的第二输出端，晶体管M405的漏极连接有晶体管M403的源极、晶体管M404的源极和晶体管M406的源极，晶体管M403的栅极与高压控制单元的逻辑模块的第二输出端连接, 晶体管M402的基极与晶体管M404的栅极连接，晶体管M402的栅极连接到数据流向控制模块；晶体管M404的基极和晶体管M406的栅极连接，晶体管M403的漏极和晶体管M404的漏极地接，晶体管M402的漏极为READ输出端，晶体管M406的漏极为EEPROM单元的输出端连接到放大模块；
放大模块包括晶体管M407、晶体管M408和晶体管M409，晶体管M407的源极连接到电源VDD，晶体管M407的漏极与晶体管M408的源极连接，且连接点作为放大模块的输出端连接到CMOS反相器，晶体管M408的漏极与晶体管M409的源极连接，且连接点连接到EEPROM单元的输出端；晶体管M408的栅极和晶体管M409栅极分别连接有带隙偏置电压；晶体管M407的栅极连接到数据流向控制模块；CMOS反相器包括晶体管M412和晶体管M413，晶体管M407的漏极与晶体管M408的源极连接点分别连接到晶体管M412的栅极和晶体管M413的栅极，晶体管M412的源极连接有晶体管M410的漏极，晶体管M410的源极连接电源VDD，晶体管M410的栅极连接到带隙偏置电压，晶体管M413的漏极连接有晶体管M411的源极，晶体管M411的栅极连接到数据流向控制模块，晶体管M412的漏极与晶体管M410的源极连接，且连接点为EEPROM寄存器的输出端，晶体管M409的漏极与晶体管M411的漏极接地。
CN202010814012.3A 2020-08-13 2020-08-13 一种基于eeprom调修的温度补偿晶体振荡器 Active CN111987992B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010814012.3A CN111987992B (zh) 2020-08-13 2020-08-13 一种基于eeprom调修的温度补偿晶体振荡器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010814012.3A CN111987992B (zh) 2020-08-13 2020-08-13 一种基于eeprom调修的温度补偿晶体振荡器

Publications (2)

Publication Number Publication Date
CN111987992A CN111987992A (zh) 2020-11-24
CN111987992B true CN111987992B (zh) 2023-01-10

Family

ID=73434266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010814012.3A Active CN111987992B (zh) 2020-08-13 2020-08-13 一种基于eeprom调修的温度补偿晶体振荡器

Country Status (1)

Country Link
CN (1) CN111987992B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017706A (zh) * 2006-02-08 2007-08-15 恩益禧电子股份有限公司 非易失性半导体存储设备以及向其写入数据的方法
CN107103931A (zh) * 2016-02-22 2017-08-29 意法半导体(鲁塞)公司 用于改善eeprom存储器的写操作的方法及相应器件
CN107112368A (zh) * 2015-06-15 2017-08-29 赛普拉斯半导体公司 用于非易失性存储器的高电压架构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017706A (zh) * 2006-02-08 2007-08-15 恩益禧电子股份有限公司 非易失性半导体存储设备以及向其写入数据的方法
CN107112368A (zh) * 2015-06-15 2017-08-29 赛普拉斯半导体公司 用于非易失性存储器的高电压架构
CN107103931A (zh) * 2016-02-22 2017-08-29 意法半导体(鲁塞)公司 用于改善eeprom存储器的写操作的方法及相应器件

Also Published As

Publication number Publication date
CN111987992A (zh) 2020-11-24

Similar Documents

Publication Publication Date Title
KR100657171B1 (ko) 리프레쉬 제어회로 및 리프레쉬 제어방법
CN102081959B (zh) 一种存储器读出电路以及存储器
CN108415502B (zh) 一种无有限周期震荡的数字线性稳压电源及稳压方法
KR100867162B1 (ko) 반도체 기억 장치
CN108733190B (zh) 一种电源电压监视器
CN111863070B (zh) 用于降低sram存储阵列漏电流的电路及控制方法
CN111987992B (zh) 一种基于eeprom调修的温度补偿晶体振荡器
CN101276228A (zh) 生成温度补偿用电压的半导体装置
US20030169076A1 (en) Input buffer circuit and semiconductor memory device
CN110708062A (zh) 一种自校准张弛振荡器
US7560977B2 (en) Step-up booster circuit
US7688645B2 (en) Output circuit for a semiconductor memory device and data output method
US20130107642A1 (en) Voltage generator of nonvolatile memory device
US20090282318A1 (en) Semiconductor memory device
US10819279B1 (en) Low power crystal oscillator
CN111145815B (zh) 写入辅助电路、存储器及写入操作方法
US20190385659A1 (en) Voltage generating circuit, semiconductor memory device, and voltage generating method
US11996844B2 (en) Duty cycle correction circuit and method of operating the same
CN212518916U (zh) 一种晶体振荡器电路
CN111800002B (zh) 电荷泵的峰值电流控制电路
CN113658621B (zh) 半导体集成电路及半导体存储装置
KR100321150B1 (ko) 램버스 디램의 출력 드라이버 회로
CN101226284A (zh) 电压调整装置
CN116317543A (zh) 电荷泵电路
US20120313679A1 (en) Pump circuit and method for pumping voltage in semiconductor apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant