CN111970466A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN111970466A
CN111970466A CN202010354245.XA CN202010354245A CN111970466A CN 111970466 A CN111970466 A CN 111970466A CN 202010354245 A CN202010354245 A CN 202010354245A CN 111970466 A CN111970466 A CN 111970466A
Authority
CN
China
Prior art keywords
phase shift
code
shift code
phase
test data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010354245.XA
Other languages
English (en)
Inventor
李赫钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111970466A publication Critical patent/CN111970466A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器包括：多个相移码发生器，其中多个相移码发生器中的每一个输出相移码；测试数据选择电路，用于输出对应于测试图案的测试数据；计数器，用于从多个相移码发生器中的至少一个接收相移码、从测试数据选择电路接收测试数据、使用相移码锁存对应于测试图案的数字码、并输出数字码；以及控制逻辑，用于使用数字码计算数据图案，并根据数据图案和测试图案之间的比较结果选择多个相移码发生器中的一个。

Description

图像传感器
相关申请的交叉引用
本申请要求于2019年5月20日向韩国知识产权局提交的第10-2019-0058751号韩国专利申请的优先权，其公开内容通过整体引用并入本文。
技术领域
本发明构思的示例性实施例涉及图像传感器。
背景技术
图像传感器是用于接收光并生成电信号的基于半导体的传感器。例如，图像传感器将光转换成电信号，该电信号传递用于制作图像的信息。图像传感器可以包括：像素阵列，该像素阵列包括多个像素；用于驱动像素阵列并生成图像的逻辑电路等。多个像素可以包括用于通过对外部光进行反应而生成电荷的光电二极管、用于将由光电二极管生成的电荷转换成电信号的像素电路等。图像传感器传统上用在捕捉静止图像和视频图像的照相机中，但是现在广泛应用于智能手机、平板个人计算机(personal computer，PC)、膝上型计算机、电视、车辆等。最近，已经开发了用于提高图像传感器的工艺成品率的多种方法。
发明内容
根据本发明构思的示例性实施例，提供了一种图像传感器，该图像传感器包括：多个相移码发生器，其中多个相移码发生器中的每一个输出相移码；测试数据选择电路，用于输出对应于测试图案(test pattern)的测试数据；计数器，用于从多个相移码发生器中的至少一个接收相移码、从测试数据选择电路接收测试数据、使用相移码锁存对应于测试图案的数字码、并输出数字码；以及控制逻辑，用于使用数字码计算数据图案(datapattern)，并根据数据图案和测试图案之间的比较结果选择多个相移码发生器中的一个。
根据本发明构思的示例性实施例，提供了一种图像传感器，该图像传感器包括：像素阵列，该像素阵列包括连接到多条行线和多条列线的多个像素；采样电路，包括用于对输出到多条列线中的一条的像素信号和由斜坡电压发生器生成的斜坡信号进行采样的多个比较器；测试数据发生器，用于输出对应于测试图案的测试数据；测试数据选择电路，用于选择并输出比较器的输出和测试数据中的一个；多个相移码发生器，其中多个相移码发生器中的每一个输出相移码；计数器，用于从多个相移码发生器中的至少一个接收相移码、使用相移码锁存对应于测试图案的数字码、并输出锁存的数字码；以及控制逻辑，用于将数字码与测试图案进行比较，并根据比较结果选择多个相移码发生器中的一个。
根据本发明构思的示例性实施例，提供了一种图像传感器，该图像传感器包括：第一相移码发生器，用于输出第一相移码；第二相移码发生器，用于输出第二相移码；控制逻辑，用于识别图像传感器的操作模式、在测试模式下接收第一测试结果信号、并将测试图案与第一测试结果信号进行比较；测试数据发生器，用于从控制逻辑接收测试图案并输出对应于该测试图案的测试数据；以及计数器，用于接收第一相移码和测试数据、并使用第一相移码输出对应于测试数据的数字码作为第一测试结果信号，其中控制逻辑将测试图案和第一测试结果信号之间的比较结果存储在存储器中作为选择信息。
附图说明
通过结合附图详细描述本发明构思的示例性实施例，将更清楚地理解本发明构思的以上和其他特征，其中：
图1是示出根据本发明构思的示例性实施例的图像传感器的图；
图2和图3是示出包括根据本发明构思的示例性实施例的图像传感器的成像设备的图；
图4是示出根据本发明构思的示例性实施例的图像传感器中包括的像素的电路图；
图5是示出根据本发明构思的示例性实施例的图像传感器的框图；
图6是示出根据本发明构思的示例性实施例的相移码的图；
图7是示出根据本发明构思的示例性实施例的图像传感器的框图；
图8是示出根据本发明构思的示例性实施例的图像传感器的测试操作的时序图；
图9是示出根据本发明构思的示例性实施例的图像传感器的操作的时序图；
图10是示出根据本发明构思的示例性实施例的图像传感器的框图；
图11是示出根据本发明构思的示例性实施例的图像传感器的测试操作的时序图；
图12是示出根据本发明构思的示例性实施例的图像传感器的操作的时序图；
图13是示出根据本发明构思的示例性实施例的图像传感器的一部分的框图；以及
图14是示出包括根据本发明构思的示例性实施例的图像传感器的电子设备的框图。
具体实施方式
在下文中，将参考附图描述本发明构思的示例性实施例。在附图中，相似的附图标记可以指代相似的元件。
图1是示出根据本发明构思的示例性实施例的图像传感器的图。
参考图1，本实施例中的图像传感器1可以包括像素阵列10和控制器20，并且控制器20可以包括行驱动器21、读出电路22、列驱动器23、控制逻辑24等。
图像传感器1可以将从外部接收的光转换成电信号，并且可以生成图像数据。图像传感器1中包括的像素阵列10可以包括多个像素PX，并且多个像素PX可以包括用于接收光并生成电荷的光电器件。例如，光电器件可以是光电二极管。在本发明构思的示例性实施例中，多个像素PX中的每一个可以包括两个或更多个光电器件以生成对应于各种颜色的光的像素信号或者提供自动聚焦功能。
多个像素PX中的每一个可以包括用于从由光电二极管生成的电荷生成像素信号的像素电路。作为示例，像素电路可以包括传输晶体管、驱动晶体管、选择晶体管、复位晶体管等。多个像素PX中的每一个的像素电路可以输出复位电压和像素电压。像素电压可以是以其反映由多个像素PX中的每一个包括的光电二极管生成的电荷的电压。在本发明构思的示例性实施例中，两个或更多个相邻像素PX可以形成单个像素组，并且像素组中包括的两个或更多个像素PX可以共享传输晶体管、驱动晶体管、选择晶体管和复位晶体管中的至少一部分。
行驱动器21可以以行为单位驱动像素阵列10。例如，行驱动器21可以生成用于控制像素电路的传输晶体管的传输控制信号、用于控制像素电路的复位晶体管的复位控制信号、用于控制像素电路的选择晶体管的选择控制信号等。
读出电路22可以包括采样电路、计数器电路等。采样电路可以包括多个比较器，并且在本发明构思的示例性实施例中，比较器可以是关联双采样器(correlated doublesampler，CDS)。比较器可以通过列线连接到由行驱动器21选择的行线中包括的像素PX，并且可以从各个像素PX检测复位电压和像素电压。比较器可以将复位电压和像素电压中的每一个与斜坡电压进行比较，并且可以输出比较结果。计数器电路可以包括相移码发生器和计数器，并且计数器中的每一个可以包括多个锁存器。计数器电路可以将从比较器输出的比较结果转换成数字信号，并且可以输出该数字信号。
列驱动器23可以包括用于临时存储数字信号的锁存器或缓冲电路、放大器电路等，并且可以处理从读出电路22接收的数字信号。行驱动器21、读出电路22和列驱动器23可以由控制逻辑24控制。控制逻辑24可以包括用于控制行驱动器21、读出电路22和列驱动器23的操作时序的时序控制器，用于处理图像数据的图像信号处理器等。
由于工艺变化，计数器电路的相移码发生器可能无法正常操作。在本实施例中，图像传感器1可以测试相移码发生器是否正常操作。当在测试操作中检测到缺陷时，图像传感器1可以执行修复操作。例如，图像传感器1可以用备用相移码发生器替换有缺陷的相移码发生器。图像传感器1可以确保相移码发生器的附加操作裕度，从而提高制造成品率。
图2和图3是示出包括根据本发明构思的示例性实施例的图像传感器的成像设备的图。
参照图2，本实施例中的成像设备2可以包括第一层30、布置在第一层30下部部分处的第二层40、布置在第二层40下部部分处的第三层50等。第一层30、第二层40和第三层50可以堆叠在竖直方向上。在本发明构思的示例性实施例中，第一层30和第二层40可以以晶片级的形式堆叠，并且第三层50可以附接到第二层40的下部部分。第一至第三层30、40和50可以被提供在单个半导体封装件中。
第一层30可以包括其中布置了多个像素PX的感测区域SA，以及围绕感测区域SA布置的第一焊盘区域PA1。多个上焊盘PAD可以被包括在第一焊盘区域PA1中，并且多个上焊盘PAD可以通过导电通孔等连接到控制逻辑LC和布置在第二层40的第二焊盘区域PA2中的焊盘。
多个像素PX中的每一个可以包括用于接收光并生成电荷的光电二极管、用于处理由光电二极管生成的电荷的像素电路等。像素电路可以包括用于输出对应于由光电二极管生成的电荷的电压的多个晶体管。
第二层40可以包括构成控制逻辑LC的多个器件。控制逻辑LC中包括的多个器件可以是用于驱动布置在第一层30上的像素电路的电路，例如行驱动器、列驱动器和时序控制器等。控制逻辑LC中包括的多个器件可以通过第一和第二焊盘区域PA1和PA2连接到像素电路。控制逻辑LC可以从多个像素PX获得复位电压和像素电压，并且可以生成像素信号。
在本发明构思的示例性实施例中，多个像素PX中的至少一个可以包括设置在同一水平处的多个光电二极管。由该多个光电二极管中的每一个的电荷生成的像素信号可以在其间具有相位差。因此，控制逻辑LC可以基于由单个像素PX中包括的多个光电二极管生成的像素信号的相位差来提供自动聚焦功能。
布置在第二层40下部部分处的第三层50可以包括存储器芯片MC、虚设芯片DC和用于密封存储器芯片MC和虚设芯片DC的保护层EN。存储器芯片MC可以是动态随机存取存储器(dynamic random access memory，DRAM)或静态随机存取存储器(static random accessmemory，SRAM)，并且虚设芯片DC可以不用于存储数据。存储器芯片MC可以通过凸块电连接到第二层40的控制逻辑LC中包括的器件的至少一部分，并且可以存储用于提供自动聚焦功能的信息。在本发明构思的示例性实施例中，凸块可以是微凸块。
参照图3，本实施例中的成像设备3可以包括第一层60和第二层70。第一层60可以包括其中布置了多个像素PX的感测区域SA、其中布置了用于驱动多个像素PX的器件的控制逻辑区域LC、以及围绕感测区域SA和控制逻辑区域LC布置的第一焊盘区域PA1。第一焊盘区域PA1可以包括多个上焊盘PAD，并且多个上焊盘PAD可以通过导电通孔等连接到布置在第二层70上的存储器芯片MC。第二层70可以包括存储器芯片MC、虚设芯片DC和用于密封存储器芯片MC和虚设芯片DC的保护层EN。
图4是示出根据本发明构思的示例性实施例的图像传感器中包括的像素的电路图。
参考图4，图像传感器中包括的像素可以包括用于通过对光进行反应来生成电荷的光电二极管PD、用于处理由光电二极管PD生成的电荷并输出电信号的像素电路等。作为示例，像素电路可以包括复位晶体管RX、驱动晶体管DX、选择晶体管SX、传输晶体管TX等。
复位晶体管RX可以通过复位控制信号RG导通和截止。当复位晶体管RX导通时，浮置扩散部FD的电压可以被复位到电源电压VDD。当浮置扩散部FD被复位时，选择晶体管SX可以通过选择控制信号SEL导通，并且复位电压可以被输出到列线COL。
在本发明构思的示例性实施例中，光电二极管PD可以通过对光进行反应生成电子或空穴作为主要电荷载流子。当传输晶体管TX在复位电压被输出到列线COL之后导通时，由被曝光的光电二极管PD生成的电荷可以移动到浮置扩散部FD。传输晶体管TX可以由传输控制信号TG导通。驱动晶体管DX可以作为放大浮置扩散部FD的电压的源极跟随器放大器工作，并且当选择晶体管SX被选择控制信号SEL导通时，对应于由光电二极管PD生成的电荷的像素电压可以被输出到列线COL。
复位电压和像素电压中的每一个可以由连接到列线COL的采样电路检测。采样电路可以包括多个比较器，该多个比较器各自具有第一输入端和第二输入端。斜坡电压可以被输入到比较器的第一输入端，并且复位电压和像素电压可以被输入到比较器的第二输入端。计数器可以连接到比较器的输出端，并且计数器可以输出对应于斜坡电压和复位电压之间的比较结果的复位数据，以及对应于斜坡电压和像素电压之间的比较结果的像素数据。控制逻辑可以使用复位数据和像素数据之间的差异来生成像素PX的图像数据。
图5是示出根据本发明构思的示例性实施例的图像传感器的框图。参考图5，本实施例中的图像传感器100可以包括像素阵列110和用于驱动像素阵列110的控制器。控制器可以包括行驱动器120、斜坡电压发生器130、采样电路140、测试数据发生器150、测试数据选择电路160、多个相移码发生器170、计数器电路或计数器(以下称为计数器电路)180、读出放大器185和控制逻辑190。
像素阵列110可以包括布置在多条行线ROW和多条列线COL的交点处的多个像素PX11至PXMN。在本发明构思的示例性实施例中，多个像素PX11至PXMN可以包括图4中示出的像素电路。行驱动器120可以通过多条行线ROW输入控制多个像素PX11至PXMN所需的信号。作为示例，通过多条行线ROW输入到多个像素PX11至PXMNN的信号可以包括复位控制信号RG、传输控制信号TG、选择控制信号SEL等。行驱动器120可以顺序选择多条行线ROW。行驱动器120可以在某个水平周期期间选择多条行线ROW中的一条。
采样电路140可以从连接到由行驱动器120扫描的行线的多个像素PX11至PXMN中的一些像素获得复位电压和像素电压。
采样电路140可以包括多个比较器SA，并且多个比较器SA可以是关联双采样器。在本发明构思的示例性实施例中，比较器SA中的每一个还可以包括连接在第一输入端和输出端之间以及第二输入端和输出端之间的自动调零开关。
比较器SA中的每一个可以通过第一输入端接收由斜坡电压发生器130生成的斜坡电压，并且可以通过第二输入端从像素PX11至PXMN接收复位电压和像素电压。
测试数据发生器150可以从控制逻辑190接收测试图案TP，并且可以使用测试图案TP生成测试数据TD。测试数据发生器150可以将测试数据TD输出到测试数据选择电路160。
测试数据选择电路160可以响应于从控制逻辑190输出的控制信号，将采样电路140的输出信号CDS_OUT和测试数据TD中的一个输出到计数器电路180。例如，测试数据选择电路160可以在正常操作模式下将采样电路140的输出信号CDS_OUT输出到计数器电路180，并且可以在测试模式下将测试数据TD输出到计数器电路180。
多个相移码发生器170中的每一个可以基于从控制逻辑190输出的时钟信号生成相移码G<0>至G<3>。由多个相移码发生器170生成的相移码G<0>至G<3>可以输出到计数器电路180。
图6是示出根据本发明构思的示例性实施例的相移码的图。参考图6，相移码发生器可以基于从控制逻辑输出的时钟信号CLK生成格雷码。格雷码可以是其中两个连续比特中只有一个比特的值改变的码。
如图6所示，用于生成4比特格雷码的灰度信号可以具有彼此不同的周期。例如，为了生成4比特格雷码，当用于生成最高有效位(most significant bit，MSB)的灰度信号<G3>的周期是PA时，用于生成4比特格雷码的最低有效位(least significant bit，LSB)的灰度信号<G0>的周期可以是PA/4。因此，灰度信号<G0>的频率可以是灰度信号<G3>的频率的四倍。灰度信号<G2>可以具有与灰度信号<G3>的频率相同的频率，并且灰度信号<G2>和灰度信号<G3>之间的相位差可以是90°。灰度信号<G2>可以是灰度信号<G3>的频率的两倍。
图6的图示出了其中相移码发生器生成4比特格雷码的示例，但是本发明构思不限于此。相移码发生器还可以生成具有比4比特更多或更少比特的格雷码。
回到图5，计数器电路180可以包括多个计数器。多个计数器可以是模数转换器。
图像传感器100可以在测试模式下对多个相移码发生器170中的一个执行测试操作。计数器电路180可以从多个相移码发生器170中的至少一个接收相移码G<0>至G<3>，并且可以从测试数据选择电路160接收测试数据TD。计数器电路180可以使用相移码G<0>至G<3>锁存对应于测试图案TP的数字码，并且可以输出数字码。
读出放大器185可以从计数器电路180接收数字码，并且可以放大数字码。读出放大器185可以将放大的数字码输出到控制逻辑190。
控制逻辑190可以使用数字码计算数据图案DP。控制逻辑190可以将存储的数据图案DP与测试图案TP进行比较，并且可以根据比较结果选择多个相移码发生器170中的一个。数据图案DP和测试图案TP之间的比较操作可以在布置在控制逻辑190外部的比较器中执行，并且控制逻辑190可以从该比较器接收比较结果。
控制逻辑190可以将用于选择多个相移码发生器170中的一个的选择信息存储在存储器中。存储器可以布置在芯片中或者布置在芯片的外部，并且存储在存储器中的选择信息可以在正常操作模式下使用。
测试图案TP可以是用于测试第一相移码发生器在最小供应电压裕度的情况下是否正常操作的图案。当数据图案DP和测试图案TP匹配时，控制逻辑190可以确定用于生成数据图案DP的第一相移码发生器在最小供应电压裕度的情况下正常操作。
在本发明构思的示例性实施例中，当数据图案DP和测试图案TP不匹配时，控制逻辑190可以确定用于生成数据图案DP的第一相移码发生器在最小供应电压裕度的情况下不正常操作。控制逻辑190可以使用不同于第一相移码发生器的第二相移码发生器来执行如上的测试操作。
当确定多个相移码发生器170中的所有相移码发生器在最小供应电压裕度的情况下都不正常操作时，图像传感器100可能不会被出售给最终用户，并且可能被丢弃。
计数器电路180可以从多个相移码发生器170中的一个接收相移码G<0>至G<3>，并且可以在正常操作模式下从采样电路140接收输出信号CDS_OUT。向计数器电路180输出相移码G<0>至G<3>的相移码发生器可以是在测试模式中选择的相移码发生器。在测试模式中选择的相移码发生器可以是在最小供应电压裕度的情况下正常操作的相移码发生器。
计数器电路180可以使用相移码G<0>至G<3>锁存对应于输出信号CDS_OUT的数字码，并且可以输出数字码。数字码可以是复位数据或像素数据。
读出放大器185可以从计数器电路180接收数字码，并且可以放大数字码。读出放大器185可以将放大的数字码输出到控制逻辑190。
控制逻辑190可以使用数字码生成图像数据。例如，控制逻辑190可以使用复位数据和像素数据之间的差异来生成图像数据。
图像传感器100可以在测试模式下测试多个相移码发生器170，并且作为测试操作的结果可以选择在最小供应电压裕度的情况下正常操作的相移码发生器。由于图像传感器100可以在正常操作模式下使用正常运作的相移码发生器，因此可以提高工艺成品率。
图7是示出根据本发明构思的示例性实施例的图像传感器的框图。图8是示出根据本发明构思的示例性实施例的图像传感器的测试操作的时序图。
参考图7和图8，本实施例中的图像传感器200可以包括测试数据发生器250、测试数据选择电路260、第一相移码发生器271、第二相移码发生器272、电力门控电路273、时钟门控电路274、相移码选择电路275、计数器电路280、控制逻辑290等。
测试数据选择电路260可以包括多个选择器，并且多个选择器中的每一个可以包括用于从测试数据发生器250接收测试数据TD的第一端和用于接收采样电路(例如，图5的采样电路140)的输出信号CDS_OUT的第二端。多个选择器中的每一个可以是多路复用器。响应于从控制逻辑290输出的第一控制信号CTRL1，多个选择器中的每一个可以选择测试数据TD和采样电路的输出信号CDS_OUT中的一个并将其输出到计数器电路280。例如，当图像传感器200处于测试模式时，多个选择器中的每一个可以响应于第一控制信号CTRL1将测试数据TD输出到计数器电路280。在本发明构思的示例性实施例中，当图像传感器200处于正常操作模式时，多个选择器中的每一个可以响应于第一控制信号CTRL1将采样电路的输出信号CDS_OUT输出到计数器电路280。
第一相移码发生器271和第二相移码发生器272可以基于从控制逻辑290输出的时钟信号生成相移码。第一相移码发生器271和第二相移码发生器272可以是具有相同结构和大小的相同类型的器件。在替代性方案中，第一相移码发生器271和第二相移码发生器272可以是具有不同结构和大小的不同器件类型。
相移码选择电路275可以包括多个选择器，并且多个选择器中的每一个可以包括用于从第一相移码发生器271接收第一相移码的第一端，以及用于从第二相移码发生器272接收第二相移码的第二端。多个选择器中的每一个可以响应于从控制逻辑290输出的第二控制信号CTRL2，选择第一相移码和第二相移码中的一个并将其输出到计数器电路280。
例如，当图像传感器200测试第一相移码发生器271时，多个选择器中的每一个可以响应于第二控制信号CTRL2将第一相移码输出到计数器电路280。在本发明构思的示例性实施例中，当图像传感器200测试第二相移码发生器272时，多个选择器中的每一个可以响应于第二控制信号CTRL2将第二相移码输出到计数器电路280。在本发明构思的示例性实施例中，当图像传感器200处于正常操作模式时，多个选择器中的每一个可以响应于第二控制信号CTRL2，将在测试模式中选择的相移码发生器的相移码输出到计数器电路280。
计数器电路280可以包括多个计数器，并且多个计数器中的每一个可以包括第一锁存器LAT1和第二锁存器LAT2。例如，当多个计数器中的每一个是4比特计数器时，多个计数器中的每一个可以包括四个第一锁存器LAT1和四个第二锁存器LAT2。然而，图7中示出的图像传感器200仅仅是示例性的，并且计数器电路280中包括的计数器的比特数不限于4比特。
参考图8，在针对第一相移码发生器271的测试操作中，计数器电路280可以在时间点t1从测试数据选择电路260接收测试数据TD并且可以从相移码选择电路275接收第一相移码。在图8中，相移码由例如G<0>至G<3>表示。
计数器电路280可以在测试数据TD下降的时间点t2捕获相移码，并且可以将捕获的相移码存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的相移码可以被存储在第二锁存器LAT2中。
在时间点t3，可以保持相移码，并且可以在时间点t4响应于相移码复位信号复位第一相移码。计数器电路280可以在时间点t5从测试数据选择电路260接收测试数据TD，并且可以从相移码选择电路275接收第一相移码。
计数器电路280可以在测试数据TD下降的时间点t6捕获相移码，并且可以将捕获的相移码存储在第一锁存器LAT1中。在时间点t6捕获的相移码可以被存储在第一锁存器LAT1中，因为在时间点t2捕获的相移码被传输到第二锁存器LAT2。在时间点t7，可以保持相移码，并且在时间点t8可以响应于相移码复位信号复位第一相移码。
控制逻辑290可以接收存储在第一锁存器LAT1中的第一数字码和存储在第二锁存器LAT2中的第二数字码。控制逻辑290可以使用第一数字码和第二数字码来计算第一数据图案DP。例如，第一数据图案DP可以是通过从第二数字码中减去第一数字码而获得的值。
控制逻辑290可以将存储的测试图案TP与第一数据图案DP进行比较，并且当比较结果CR指示测试图案TP和第一数据图案DP匹配时，控制逻辑290可以确定第一相移码发生器271在最小供应电压裕度的情况下正常操作。
在正常操作模式下，控制逻辑290可以将用于选择和使用第一相移码发生器271的第一选择信息存储在被提供在芯片中或者被提供在芯片的外部的存储器中。例如，控制逻辑290可以基于比较结果CR生成用于选择和使用第一相移码发生器271的第一控制信号CTRL1、第二控制信号CTRL2和第三控制信号CTRL3，并且可以将第一控制信号CTRL1、第二控制信号CTRL2和第三控制信号CTRL3存储在存储器中。
在本发明构思的示例性实施例中，当测试图案TP和第一数据图案DP不匹配时，图像传感器200可以执行针对第二相移码发生器272的测试操作。
在针对第二相移码发生器272的测试操作中，计数器电路280可以在时间点t1从测试数据选择电路260接收测试数据TD并且可以从相移码选择电路275接收第二相移码。
计数器电路280可以在测试数据TD下降的时间点t2捕获相移码，并且可以将捕获的相移码存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的相移码值可以被存储在第二锁存器LAT2中。
在时间点t3，可以保持相移码，并且可以在时间点t4响应于相移码复位信号复位第二相移码。计数器电路280可以在时间点t5从测试数据选择电路260接收测试数据TD并且可以从相移码选择电路275接收第二相移码。
计数器电路280可以在测试数据TD下降的时间点t6捕获第二相移码，并且可以将捕获的第二相移码存储在第一锁存器LAT1中。在时间点t6捕获的相移码可以被存储在第一锁存器LAT1中，因为在时间点t2捕获的相移码被传输到第二锁存器LAT2。在时间点t7，可以保持相移码，并且在时间点t8可以响应于相移码复位信号复位第二相移码。
控制逻辑290可以接收存储在第一锁存器LAT1中的第一数字码和存储在第二锁存器LAT2中的第二数字码。控制逻辑290可以使用第一数字码和第二数字码来计算第二数据图案DP。例如，第二数据图案DP可以是通过从第二数字码中减去第一数字码而获得的值。
控制逻辑290可以将存储的测试图案TP与第二数据图案DP进行比较，并且当比较结果CR指示测试图案TP和第二数据图案DP匹配时，控制逻辑290可以确定第二相移码发生器272在最小供应电压裕度的情况下正常操作。
在正常操作模式下，控制逻辑290可以将用于选择和使用第二相移码发生器272的第二选择信息存储在被提供在芯片中或者被提供在芯片的外部的存储器中。例如，控制逻辑290可以基于比较结果CR生成用于选择和使用第二相移码发生器272的第一控制信号CTRL1、第二控制信号CTRL2和第三控制信号CTRL3，并且可以将第一控制信号CTRL1、第二控制信号CTRL2和第三控制信号CTRL3存储在存储器中。
在正常操作模式下，相移码选择电路275可以响应于第二控制信号CTRL2将第一相移码或第二相移码输出到计数器电路280。例如，当选择信息是第一选择信息时，相移码选择电路275可以将第一相移码输出到计数器电路280。当选择信息是第二选择信息时，相移码选择电路275可以将第二相移码输出到计数器电路280。
计数器电路280可以从测试数据选择电路260接收采样电路的输出信号CDS_OUT，并且可以根据选择信息从相移码选择电路275接收相移码。
在本发明构思的示例性实施例中，电力门控电路273可以响应于第三控制信号CTRL3来控制供应给第一相移码发生器271和第二相移码发生器272中的每一个的电力。例如，当选择信息是第一选择信息时，电力门控电路273可以向第一相移码发生器271提供电力，并且可以不向第二相移码发生器272供应电力。当选择信息是第二选择信息时，电力门控电路273可以向第二相移码发生器272供应电力，并且可以不向第一相移码发生器271供应电力。
在本发明构思的示例性实施例中，控制逻辑290可以基于存储在存储器中的选择信息控制时钟门控电路274以将时钟供应到第一相移码发生器271和第二相移码发生器272中的一个。例如，当选择信息是第一选择信息时，控制逻辑290可以控制时钟门控电路274将时钟供应给第一相移码发生器271。当选择信息是第二选择信息时，控制逻辑290可以控制时钟门控电路274将时钟供应给第二相移码发生器272。
图9是示出根据本发明构思的示例性实施例的图像传感器的操作的时序图。结合图7参考图9，从处于正常操作模式的像素输出的像素信号可以包括复位信号和图像信号。1-水平时间可以包括自动调零部分(AZ部分)、复位信号ADC部分和图像信号ADC部分。1-水平时间可以是与单行线对应的像素信号或从与单行线对应的像素输出的像素信号的模数转换所需的时间。
在自动调零部分中，响应于自动调零信号AZ，斜坡信号RMP和像素信号VCOL的电平可以相同。复位信号ADC部分可以是基于斜坡信号RMP将复位信号转换成数字信号的时间部分。图像信号ADC部分可以是基于斜坡信号RMP将图像信号转换成数字信号的时间部分。
复位晶体管可以由复位控制信号RG导通，并且像素中包括的浮置扩散部的电压可以被复位。相移码可以在斜坡信号RMP下降的时间点t1被输入到计数器。在下文中，斜坡信号RMP可以称为斜坡电压RMP，并且像素信号VCOL可以称为复位电压VCOL。当选择晶体管被选择控制信号SEL导通时，比较器可以将斜坡电压RMP与通过列线输出的复位电压VCOL进行比较，并且可以将在斜坡电压RMP的电平低于复位电压VCOL的电平的时间点t2转变的信号输出到计数器。计数器可以使用相移码来计数从t1到t2的时间，在该时间中斜坡电压RMP高于复位电压VCOL。对应于复位电压VCOL的相移码(或复位数据)可以使用从t1到t2的时间被存储在第一锁存器LAT1中。此后，存储在第一锁存器LAT1中的相移码可以被存储在第二锁存器LAT2中。
作为时间点t3，斜坡电压RMP可以再次增加，并且相移码值可以被保持。传输晶体管可以由传输控制信号TG导通，并且由像素的光电二极管生成的电荷可以移动到浮置扩散部。因此，通过列线COL输出的电压VCOL可以降低。在下文中，像素信号VCOL可以被称为像素电压VCOL。在时间点t4，相移码可以由相移码复位信号复位。相移码可以在斜坡信号RMP下降的时间点t5被输入到计数器。
在传输晶体管TX截止之后，比较器可以将斜坡电压RMP与通过列线输出的像素电压VCOL进行比较，并且可以将在斜坡电压RMP的电平低于像素电压VCOL的电平的时间点t6转变的信号输出到计数器。计数器可以使用相移码来计数从t5到t6的时间，在该时间中斜坡电压RMP高于复位电压VCOL。对应于像素电压VCOL的相移码(或像素数据)可以使用从t5到t6的时间被存储在第一锁存器LAT1中。
控制逻辑290可以接收存储在第一锁存器LAT1和第二锁存器LAT2中的复位数据和像素数据，并且可以使用复位数据和像素数据之间的差异来生成图像数据。
图9示出了其中斜坡电压RMP具有随时间降低的趋势的示例，但是本发明构思不限于此。斜坡电压RMP也可以具有随时间增加的趋势。当斜坡电压RMP具有随时间增加的趋势时，计数器电路280可以对通过列线输出的电压VCOL高于斜坡电压RMP的时间进行计数，并且可以生成复位数据和像素数据。
在测试模式中，测试数据发生器250可以在时间点t0和时间点t1之间从控制逻辑290接收测试图案TP。例如，测试数据发生器250可以从1水平时间开始的时间点到复位信号ADC部分开始之前的时间点从控制逻辑290接收测试图案TP。
测试数据发生器250可以基于测试图案TP生成测试数据。测试数据发生器250可以在时间点t1处将测试数据TD输出到计数器电路280。
计数器电路280可以在时间点t1从测试数据发生器250接收测试数据TD并且可以从相移码发生器接收相移码。计数器电路280可以在测试数据TD下降的时间点t2捕获相移码，并且可以将捕获的相移码存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的相移码值然后可以被存储在第二锁存器LAT2中。
在时间点t3，相移码值可以被保持，并且相移码可以在时间点t4被相移码复位信号复位。测试数据发生器250可以在时间点t3和时间点t5之间从控制逻辑290接收测试图案TP。例如，测试数据发生器250可以从复位信号ADC部分结束的时间点到图像信号ADC部分开始之前的时间点从控制逻辑290接收测试图案TP。
测试数据发生器250可以基于测试图案TP生成测试数据。测试数据发生器250可以在时间点t5将测试数据TD输出到计数器电路280。
计数器电路280可以在时间点t5从测试数据发生器250接收测试数据TD并且可以从相移码发生器接收相移码。计数器电路280可以从第一相移码发生器271或第二相移码发生器272接收相移码。计数器电路280可以在测试数据TD下降的时间点t6捕获相移码，并且可以将捕获的相移码存储在第一锁存器LAT1中。
在时间点t7，相移码值可以被保持，并且相移码可以在时间点t8被相移码复位信号复位。控制逻辑290可以接收存储在第一锁存器LAT1中的相移码值和存储在第二锁存器LAT2中的相移码值。控制逻辑290可以使用存储在第一锁存器LAT1中的相移码值和存储在第二锁存器LAT2中的相移码值来计算数据图案DP。
控制逻辑290可以将存储的测试图案TP与数据图案DP进行比较，并且可以根据比较结果CR确定相移码发生器在最小供应电压裕度的情况下是否正常操作。
图10是示出根据本发明构思的示例性实施例的图像传感器的框图。参考图10，图像传感器300可以包括测试数据发生器350、测试数据选择电路360、第一相移码发生器371、第二相移码发生器372、电力门控电路373、时钟门控电路374、相移码选择电路375、计数器电路380、控制逻辑390等。
不同于图7中示出的图像传感器200，图10中示出的图像传感器300还可以包括时钟屏蔽信号发生器377、时钟信号发生器376和逻辑门378。时钟屏蔽信号发生器377可以输出具有对应于测试图案的大小的时钟屏蔽信号，并且时钟信号发生器376可以输出时钟信号。逻辑门378可以从时钟屏蔽信号发生器377接收时钟屏蔽信号，并且可以从时钟信号发生器376接收时钟信号。
逻辑门378可以逻辑地组合时钟屏蔽信号和时钟信号，并且可以将组合的信号输出到时钟门控电路374。例如，逻辑门378可以是AND门，并且逻辑门378可以针对时钟屏蔽信号和时钟信号执行与计算。逻辑门378可以将被施加了具有与测试图案对应的大小的屏蔽的时钟信号输出到时钟门控电路374。
第一相移码发生器371和第二相移码发生器372中的每一个都可以基于被施加了具有与测试图案对应的大小的屏蔽的时钟信号来输出相移码。
图11是示出根据本发明构思的示例性实施例的图像传感器的测试操作的时序图。结合图10参考图11，时钟门控电路374可以向第一相移码发生器371和第二相移码发生器372供应被施加了具有与测试图案对应的大小(从t1到t2)的屏蔽的时钟信号。
在针对第一相移码发生器371的测试操作中，第一相移码发生器371可以在时间点t1基于被施加了屏蔽的时钟信号向计数器电路380输出相移码。从第一相移码发生器371输出的相移码可以保持在时间点t2获得的值。
测试数据发生器350可以基于测试图案生成测试数据TD。测试数据发生器350可以向计数器电路380输出测试数据TD。
计数器电路380可以从测试数据发生器350接收测试数据TD，并且可以在测试数据TD下降的时间点t4将相移码存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的相移码然后可以被存储在第二锁存器LAT2中。相移码可以在时间点t5由相移码复位信号复位。
时钟门控电路374可以向第一相移码发生器371和第二相移码发生器372提供被施加了具有与测试图案对应的大小(从t6到t7)的屏蔽的时钟信号。
第一相移码发生器371可以在时间点t6基于被施加了屏蔽的时钟信号向计数器电路380输出相移码。从第一相移码发生器371输出的相移码可以保持在时间点t7获得的值。
测试数据发生器350可以从控制逻辑390接收测试图案TP。测试数据发生器350可以基于测试图案TP生成测试数据TD。测试数据发生器350可以向计数器电路380输出测试数据TD。
计数器电路380可以从测试数据发生器350接收测试数据TD，并且可以在测试数据TD下降的时间点t9将相移码存储在第一锁存器LAT1中。相移码可以在时间点t10由相移码复位信号复位。
控制逻辑390可以接收存储在第一锁存器LAT1中的第一数字码和存储在第二锁存器LAT2中的第二数字码。控制逻辑390可以使用第一数字码和第二数字码计算第一数据图案DP。例如，第一数据图案DP可以是通过从第二数字码中减去第一数字码而获得的值。
控制逻辑390可以将存储的测试图案TP与第一数据图案DP进行比较，并且当比较结果CR指示测试图案TP和第一数据图案DP匹配时，控制逻辑390可以确定第一相移码发生器371在最小供应电压裕度的情况下正常操作。
在正常操作模式下，控制逻辑390可以将用于选择和使用第一相移码发生器371的第一选择信息存储在被提供在芯片中或者被提供在芯片的外部的存储器中。
在本发明构思的示例性实施例中，当测试图案TP和第一数据图案DP不匹配时，图像传感器可以相对于第二相移码发生器372执行测试操作。
在针对第二相移码发生器372的测试操作中，时钟门控电路374可以向第一相移码发生器371和第二相移码发生器372供应被施加了具有与测试图案对应的大小(从t1到t2)的屏蔽的时钟信号。
第二相移码发生器372可以在时间点t1基于被施加了屏蔽的时钟信号向计数器电路380输出相移码。从第二相移码发生器372输出的相移码可以保持在时间点t2获得的值。
测试数据发生器350可以基于测试图案TP生成测试数据TD。测试数据发生器350可以向计数器电路380输出测试数据TD。
计数器电路380可以从测试数据发生器350接收测试数据TD，并且可以在测试数据TD下降的时间点t4将相移码存储在第一锁存器LAT1中。存储在第一锁存器LAT1中的相移码值然后可以被存储在第二锁存器LAT2中。相移码可以在时间点t5由相移码复位信号复位。
时钟门控电路374可以向第一相移码发生器371和第二相移码发生器372供应被施加了具有与测试图案对应的大小(从t6到t7)的屏蔽的时钟信号。
第二相移码发生器372可以在时间点t6基于被施加了屏蔽的时钟信号向计数器电路380输出相移码。从第二相移码发生器372输出的相移码可以保持在时间点t7获得的值。
测试数据发生器350可以从控制逻辑390接收测试图案TP。测试数据发生器350可以基于测试图案TP生成测试数据TD。测试数据发生器350可以向计数器电路380输出测试数据TD。
计数器电路380可以从测试数据发生器350接收测试数据TD，并且可以在测试数据TD下降的时间点t9将相移码存储在第一锁存器LAT1中。相移码可以在时间点t10由相移码复位信号复位。
控制逻辑390可以接收存储在第一锁存器LAT1中的第一数字码和存储在第二锁存器LAT2中的第二数字码。控制逻辑390可以使用第一数字码和第二数字码计算第二数据图案DP。例如，第二数据图案DP可以是通过从第二数字码中减去第一数字码而获得的值。
控制逻辑390可以将存储的测试图案TP与第二数据图案DP进行比较，并且当比较结果CR指示测试图案TP和第二数据图案DP匹配时，控制逻辑390可以确定第二相移码发生器372在最小供应电压裕度的情况下正常操作。在正常操作模式下，控制逻辑390可以将用于选择和使用第二相移码发生器372的第二选择信息存储在被提供在芯片中或者被提供在芯片的外部的存储器中。
图12是示出根据本发明构思的示例性实施例的图像传感器的操作的时序图。与图9中示出的时序图不同，在图12中示出的时序图中，在测试模式下，测试数据发生器350将测试数据TD输出到计数器电路380的时间点可以被延迟。
在测试模式中，测试数据发生器350可以在时间点t3和时间点t4之间从控制逻辑390接收测试图案TP，可以基于测试图案TP生成测试数据TD，并且可以将测试数据TD输出到计数器电路380。例如，测试数据发生器350可以在复位信号ADC部分终止的时间点之后将测试数据TD输出到计数器电路380。
测试数据发生器350可以在时间点t8和时间点t9之间从控制逻辑390接收测试图案TP，可以基于测试图案TP生成测试数据TD，并且可以将测试数据TD输出到计数器电路380。例如，测试数据发生器350可以在图像信号ADC部分终止的时间点之后将测试数据TD输出到计数器电路380。
通过将测试数据发生器350将测试数据TD输出到计数器电路380的时间点延迟到图像信号ADC部分终止之后的时间点，可以防止测试数据TD在保持相移码的时间点t2之前下降。此外，通过将测试数据发生器350将测试数据TD输出到计数器电路380的时间点延迟到图像信号ADC部分终止之后的时间点，可以防止测试数据TD在保持相移码的时间点t7之前下降。
图13是示出根据本发明构思的示例性实施例的图像传感器的一部分的框图。参考图13，测试数据发生器可以包括第一测试数据发生器150a和第二测试数据发生器150b。
第一测试数据发生器150a可以根据数据图案生成第一测试数据，并且第二测试数据发生器150b可以根据数据图案生成第二测试数据。第一测试数据和第二测试数据可以彼此不同。
第一测试数据发生器150a可以将第一测试数据输出到对应于测试数据选择电路160a的奇数列线的选择器，并且第二测试数据发生器150b可以将第二测试数据输出到对应于测试数据选择电路160a的偶数列线的选择器。
因此，不同条的测试数据可以被输出到奇数列线和偶数列线。
图14是示出包括根据本发明构思的示例性实施例的图像传感器的电子设备的框图。
图14中示出的电子设备1000可以包括图像传感器1010、显示器1020、存储器1030、处理器1040、端口1050等。电子设备1000还可以包括有线和无线通信设备、电力设备等。在图14中示出的元件中，端口1050可以是电子设备1000包含的用于与视频卡、声卡、存储卡、通用串行总线(universal serial bus，USB)设备等通信的设备。电子设备1000可以包括台式计算机或膝上型计算机，并且还可以包括智能电话、台式个人计算机(PC)、智能可穿戴设备等。
处理器1040可以执行特定的计算，并且可以处理命令字、任务等。处理器1040可以是中央处理器单元(CPU)、微处理器单元(microprocessor unit，MCU)、片上系统(system-on-chip，SoC)等，并且可以通过总线1060与图像传感器1010、显示器1020和存储器1030通信，并且还可以与连接到端口1050的其他设备通信。
存储器1030可以是用于存储用于电子设备1000的操作的数据、多媒体数据等的存储介质。存储器1030可以包括易失性存储器(诸如随机存取存储器(random accessmemory，RAM)，或者非易失性存储器(诸如闪存)。存储器1030还可以包括固态驱动器(solidstate drive，SSD)、硬盘驱动器(hard disk drive，HDD)或光盘驱动器(optical diskdrive，ODD)作为存储设备。输入和输出设备也可以被包括在电子设备1000中或者与电子设备1000连接，并且可以包括诸如键盘、鼠标、触摸屏等的输入设备，以及被提供给用户的诸如显示器、音频输出单元等的输出设备。
图像传感器1010可以安装在封装基板上，并且可以通过总线1060或者通过另一通信装置连接到处理器1040。图像传感器1010可以用于电子设备1000中，如参考图1至图13描述的示例性实施例中那样。
根据本发明构思的示例性实施例，通过执行修复操作以用备用相移码发生器替换有缺陷的相移码发生器，可以确保相移码发生器的附加操作裕度。因此，制造成品率可以提高。
虽然已经参照本发明的示例性实施例示出和描述了本发明构思，但是对于本领域技术人员来说显而易见的是，在不脱离如所附权利要求所阐述的本发明构思的范围的情况下，可以对其进行修改和改变。

Claims (20)

1.一种图像传感器，包括：
多个相移码发生器，其中，所述多个相移码发生器中的每一个相移码发生器输出相移码；
测试数据选择电路，用于输出对应于测试图案的测试数据；
计数器，用于从所述多个相移码发生器中的至少一个相移码发生器接收所述相移码，从所述测试数据选择电路接收所述测试数据，使用所述相移码锁存对应于所述测试图案的数字码，并输出所述数字码；以及
控制逻辑，用于使用所述数字码计算数据图案，并根据所述数据图案和所述测试图案之间的比较结果选择所述多个相移码发生器中的一个相移码发生器。
2.根据权利要求1所述的图像传感器，还包括：
第一选择电路，用于响应于第一控制信号选择并输出从所述多个相移码发生器输出的所述相移码中的一个相移码，
其中，所述控制逻辑基于所述比较结果将所述第一控制信号输出到所述第一选择电路。
3.根据权利要求2所述的图像传感器，还包括：
电力门控电路，用于响应于第二控制信号控制对所述多个相移码发生器中的每一个相移码发生器的电力的供应，
其中，所述控制逻辑基于所述比较结果将所述第二控制信号输出到所述电力门控电路。
4.根据权利要求2所述的图像传感器，还包括：
时钟门控电路，用于响应于第三控制信号将时钟供应到所述多个相移码发生器中的一个相移码发生器，
其中，所述控制逻辑基于所述比较结果将所述第三控制信号输出到所述时钟门控电路。
5.根据权利要求1所述的图像传感器，其中，所述计数器对所述测试数据进行计数，并输出计数值作为所述数字码。
6.根据权利要求1所述的图像传感器，
其中，所述多个相移码发生器中的每一个相移码发生器基于被施加了具有与所述测试图案对应的大小的屏蔽的时钟信号来输出所述相移码，以及
其中，所述计数器输出与所述屏蔽的大小对应的所述数字码。
7.根据权利要求1所述的图像传感器，其中，所述测试图案测量所述多个相移码发生器中的至少一个相移码发生器的最小供应电压裕度。
8.根据权利要求1所述的图像传感器，其中，所述相移码是n比特格雷码，其中n是等于或大于1的自然数，并且第n-1个格雷码的相位和第n个格雷码的相位相对于彼此偏移。
9.根据权利要求8所述的图像传感器，其中，所述多个相移码发生器具有不同的大小和结构。
10.一种图像传感器，包括：
像素阵列，包括连接到多条行线和多条列线的多个像素；
采样电路，包括用于对输出到所述多条列线中的一条列线的像素信号和由斜坡电压发生器生成的斜坡信号进行采样的多个比较器；
测试数据发生器，用于输出对应于测试图案的测试数据；
测试数据选择电路，用于选择和输出所述比较器的输出和所述测试数据中的一个；
多个相移码发生器，其中，所述多个相移码发生器中的每一个相移码发生器输出相移码；
计数器，用于从所述多个相移码发生器中的至少一个相移码发生器接收所述相移码，使用所述相移码锁存对应于所述测试图案的数字码，并输出锁存的数字码；以及
控制逻辑，用于将所述数字码与所述测试图案进行比较，并根据比较结果选择所述多个相移码发生器中的一个相移码发生器。
11.根据权利要求10所述的图像传感器，其中，所述计数器对所述测试数据进行计数，并且输出计数值作为所述数字码。
12.根据权利要求10所述的图像传感器，
其中，所述多个相移码发生器中的每一个相移码发生器基于被施加了具有与所述测试图案对应的大小的屏蔽的时钟信号来输出所述相移码，以及
其中，所述计数器输出对应于所述屏蔽的大小的所述数字码。
13.根据权利要求10所述的图像传感器，其中，所述测试数据选择电路包括多个选择器，其中，所述多个选择器中的至少一个选择器选择并输出所述多个比较器当中的一个比较器的输出和所述测试数据中的一个。
14.根据权利要求13所述的图像传感器，
其中，所述测试数据发生器包括第一测试数据发生器和第二测试数据发生器，并且
其中，所述第一测试数据发生器将第一测试数据输出到对应于奇数列线的选择器，并且所述第二测试数据发生器将第二测试数据输出到对应于偶数列线的选择器。
15.一种图像传感器，包括：
第一相移码发生器，用于输出第一相移码；
第二相移码发生器，用于输出第二相移码；
控制逻辑，用于识别所述图像传感器的操作模式，在测试模式下接收第一测试结果信号，并将测试图案与所述第一测试结果信号进行比较；
测试数据发生器，用于从所述控制逻辑接收所述测试图案并输出对应于所述测试图案的测试数据；以及
计数器，用于接收所述第一相移码和所述测试数据，并使用所述第一相移码输出对应于所述测试数据的数字码作为所述第一测试结果信号，
其中，所述控制逻辑将所述测试图案和所述第一测试结果信号之间的第一比较结果存储在存储器中作为选择信息。
16.根据权利要求15所述的图像传感器，
其中，当作为第一比较结果，所述测试图案和所述第一测试结果信号彼此不同时，所述计数器接收所述第二相移码，并且使用第二相移码输出对应于所述测试图案的数字码作为第二测试结果信号，并且
其中，所述控制逻辑接收所述第二测试结果信号，将所述测试图案与所述第二测试结果信号进行比较，并将第二比较结果存储在所述存储器中作为所述选择信息。
17.根据权利要求15所述的图像传感器，其中，当所述图像传感器处于正常模式时，所述控制逻辑基于存储在所述存储器中的所述选择信息来控制所述图像传感器使用所述第一相移码发生器或所述第二相移码发生器。
18.根据权利要求17所述的图像传感器，其中，所述控制逻辑控制对所述第一相移码发生器和所述第二相移码发生器中的每一个的电力的供应。
19.根据权利要求17所述的图像传感器，其中，所述控制逻辑控制对所述第一相移码发生器和所述第二相移码发生器中的一个的时钟的供应。
20.根据权利要求15所述的图像传感器，其中，所述存储器被提供在所述控制逻辑中或者在所述控制逻辑的外部。
CN202010354245.XA 2019-05-20 2020-04-29 图像传感器 Pending CN111970466A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0058751 2019-05-20
KR1020190058751A KR20200133870A (ko) 2019-05-20 2019-05-20 이미지 센서

Publications (1)

Publication Number Publication Date
CN111970466A true CN111970466A (zh) 2020-11-20

Family

ID=73358334

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010354245.XA Pending CN111970466A (zh) 2019-05-20 2020-04-29 图像传感器

Country Status (3)

Country Link
US (2) US11212472B2 (zh)
KR (1) KR20200133870A (zh)
CN (1) CN111970466A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200133870A (ko) 2019-05-20 2020-12-01 삼성전자주식회사 이미지 센서
KR20220085156A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 디지털 픽셀 센서 및 아날로그 디지털 변환기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298459B1 (en) * 1997-07-18 2001-10-02 Fujitsu Limited Analog to digital converter with encoder circuit and testing method therefor
US20080158363A1 (en) * 2006-12-28 2008-07-03 Micron Technology, Inc. On-chip test system and method for active pixel sensor arrays
US20080259164A1 (en) * 2007-04-18 2008-10-23 Sony Corporation Data transfer circuit, solid-state imaging device, and camera system
CN109561265A (zh) * 2017-09-25 2019-04-02 三星电子株式会社 数字相关双采样电路和包括其的图像传感器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7671317B2 (en) * 2007-07-25 2010-03-02 Panasonic Corporation Physical quantity detecting apparatus and method for driving the same
JP2009213012A (ja) 2008-03-06 2009-09-17 Sony Corp 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2010166528A (ja) 2009-01-19 2010-07-29 Toshiba Corp 固体撮像装置
JP6216229B2 (ja) 2013-11-20 2017-10-18 キヤノン株式会社 撮像素子及び撮像システム
US9445027B2 (en) 2014-02-20 2016-09-13 Semiconductor Components Industries, Llc Image sensors with column memory repair circuitry
JP2015185860A (ja) 2014-03-20 2015-10-22 株式会社東芝 固体撮像装置
KR102559582B1 (ko) * 2016-07-28 2023-07-25 삼성전자주식회사 테스트 회로를 갖는 이미지 센서
KR20200133870A (ko) * 2019-05-20 2020-12-01 삼성전자주식회사 이미지 센서

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6298459B1 (en) * 1997-07-18 2001-10-02 Fujitsu Limited Analog to digital converter with encoder circuit and testing method therefor
US20080158363A1 (en) * 2006-12-28 2008-07-03 Micron Technology, Inc. On-chip test system and method for active pixel sensor arrays
US20080259164A1 (en) * 2007-04-18 2008-10-23 Sony Corporation Data transfer circuit, solid-state imaging device, and camera system
CN109561265A (zh) * 2017-09-25 2019-04-02 三星电子株式会社 数字相关双采样电路和包括其的图像传感器

Also Published As

Publication number Publication date
KR20200133870A (ko) 2020-12-01
US20220086376A1 (en) 2022-03-17
US20200374474A1 (en) 2020-11-26
US11659295B2 (en) 2023-05-23
US11212472B2 (en) 2021-12-28

Similar Documents

Publication Publication Date Title
US8547461B2 (en) Analog-to-digital converter having a comparison signal generation unit and image sensor including the same
US10594971B2 (en) Imaging device and imaging system performing multiple A/D conversions of a singular pixel signal
US6670904B1 (en) Double-ramp ADC for CMOS sensors
US8111312B2 (en) Solid-state imaging device, method of driving the same, and camera
US8659693B2 (en) Solid-state image pickup element and camera system
US8754956B2 (en) Pseudo-digital average sub sampling method and apparatus
US11152407B2 (en) Image sensor
US7940317B2 (en) Image sensor having a pixel array with serial readout
US11659295B2 (en) Image sensor
KR20120062383A (ko) 이미지 센서 및 이미지 센서를 포함하는 카메라 시스템
US9876976B2 (en) Analog-digital converter, solid-state image sensor, and electronic apparatus for increased resolution of an image
US20180324416A1 (en) Image sensor with test circuit
KR102344871B1 (ko) 이미지 센서 및 이를 포함하는 전자 기기
KR20200001165A (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
CN113301279A (zh) 图像传感器和包括图像传感器的成像设备
US11019288B2 (en) Image sensor
KR101647102B1 (ko) 2-스텝 아날로그-디지털 변환 회로, 이의 동작 방법, 및 상기 2-스텝 아날로그-디지털 변환 회로를 포함하는 장치들
KR20210112948A (ko) 상관 이중 샘플링 회로를 포함하는 이미지 센서
TW201304534A (zh) 半導體裝置及其驅動方法
US10992309B1 (en) Analog-to-digital converter including delay circuit and compensator, image sensor including the analog-to-digital converter, and method of operating the same
US20100073539A1 (en) Solid-state imaging device
US20160080675A1 (en) Readout circuit and method of using the same
US11445142B2 (en) Digital correlated double sampling circuit and image sensor including the same
US11303835B2 (en) Pixel array and image sensor including the same
KR102668346B1 (ko) 이미지 센서 및 그 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination