CN111966595B - 一种软件调试系统内芯片定位方法及调试报文传输方法 - Google Patents

一种软件调试系统内芯片定位方法及调试报文传输方法 Download PDF

Info

Publication number
CN111966595B
CN111966595B CN202010812017.2A CN202010812017A CN111966595B CN 111966595 B CN111966595 B CN 111966595B CN 202010812017 A CN202010812017 A CN 202010812017A CN 111966595 B CN111966595 B CN 111966595B
Authority
CN
China
Prior art keywords
chip
layer
debugging
node
communication link
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010812017.2A
Other languages
English (en)
Other versions
CN111966595A (zh
Inventor
林广栋
耿锐
赵纪堂
郭利锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anhui Core Century Technology Co ltd
Original Assignee
Anhui Core Century Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anhui Core Century Technology Co ltd filed Critical Anhui Core Century Technology Co ltd
Priority to CN202010812017.2A priority Critical patent/CN111966595B/zh
Publication of CN111966595A publication Critical patent/CN111966595A/zh
Application granted granted Critical
Publication of CN111966595B publication Critical patent/CN111966595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/3664—Environments for testing or debugging software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/44—Star or tree networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2101/00—Indexing scheme associated with group H04L61/00
    • H04L2101/60—Types of network addresses
    • H04L2101/604—Address structures or formats

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明提供一种树型网络拓扑结构中的节点编码方式，以及基于该节点编码方式的芯片定位方法，以及基于该芯片定位方法的调试报文传输方法；节点编码方式使得拓扑结构中每一个节点获得唯一编码，不存在重复的情况；软件调试系统通过自检的方式结合唯一编码，实现系统内芯片的自定位，并且通过该唯一编码确定上位机与目标芯片通信需要经过的芯片路径，将调试报文准确地发送至目标芯片。

Description

一种软件调试系统内芯片定位方法及调试报文传输方法
技术领域
本发明涉及软件调试技术领域，尤其是一种针对大规模处理器阵列的软件调试系统内芯片定位及调试报文传输方法。
背景技术
软件调试是将编制的程序投入实际运行前，将软件以受控制的方法运行起来，根据运行结果发现软件错误并修正的过程。这是保证计算机信息系统正确性必不可少的步骤。
在调试系统内，若板卡上有多个芯片，可以使用在线仿真器ICE通过JTAG串联多个处理器，但这种连接关系只能处理少量芯片。当待调试终端上有上百个芯片时，通过JTAG系统进行调试则存在以下问题：
1、无法获知芯片之间的互连拓扑关系，参照图1，系统内的芯片通过JTAG串联，而这些芯片正常工作时，通过PCIe、RapidIO等总线通信。通过JTAG串联的芯片与通过PCIE、RapidIO等总线连接的芯片之间并无直接拓扑关系。通过JTAG总线，可以根据JTAG链上的顺序给芯片编号，也可以通过读取芯片拨码开关给芯片编号，但无法获知芯片在整个系统内的拓扑位置。
2、当系统中存在多个板卡，每个板卡使用一个在线仿真器ICE进行调试时，无法确定每个芯片的拓扑位置。每个ICE可以通过本地JTAG链上的顺序或者芯片拨码开关读取到芯片号，但同一系统内不同ICE管理的芯片，其芯片号可能存在重合的问题，因此，上位机调试软件无法便捷地识别到芯片在整个大系统内的拓扑位置。
除了通过JTAG串联，另一种常见调试方式为，通过在芯片上运行的调试代理软件对系统内运行的其他软件进行调试。gdbserver是这类调试代理软件的典型代表，它可以与主机调试软件gdb配合进行调试。gdbserver运行在远端芯片上，gdb与gdbserver之间通过RSP调试协议进行通信。RSP调试协议可以通过以太网、UART串口等物理通道传输，其低层传输介质不受限制，但这种调试方式存在以下问题：
1、当系统内有很多个芯片，而只有部分芯片与上位机通过物理链路相连，则gdb只能通过这些直接通信的芯片上的gdbserver进行调试。gdbserver所在芯片通过其他物理链路连接系统内的其他芯片，而这些芯片与上位机之间并没有直接的物理通信链路，gdbserver无法管理这些芯片，gdb也就无法对其进行调试。
2、通过gdbserver无法获知其管理的芯片在系统内的拓扑位置。若上位机通过某种物理链路(例如以太网)与系统内的所有芯片都建立了物理连接，则gdb可以与这些芯片上运行的gdbserver进行通信并对其进行调试，但gdb无法通过gdbserver获得这些芯片之间通过rapidIO、PCIe等总线互连而形成的拓扑关系。
发明内容
针对上述技术问题，本发明提出一种树型网络拓扑结构中的节点编码方式，以及基于该节点编码方式的芯片定位方法，以及基于该芯片定位方法的调试报文传输方法。
本发明保护一种树型网络拓扑结构中的节点编码方式，设定与上位机直接通信的节点位于第一层，与第一层节点直接通信的节点位于第二层，以此类推；对于系统中的第N层，与其相邻且靠近上位机的称为上层N-1，与其相邻且远离上位机的称为下层N+1；第N层节点编码由2a1位的第一层节点编号、2a2位的第二层通信链路编号、2a3位的第三层通信链路编号、……、2an位的第N层通信链路编号组成，每一层通信链路编号按照既定规则编制，但不得为零；超过节点所在层的各层通信链路编号均为0。当上位机与第一层节点通过以太网通信时，第一层节点编号按照局域网节点IP地址中的主机号设置。
本发明还保护一种基于上述节点编码方式的针对大规模处理器阵列的软件调试系统内芯片定位方法，采用逐层发送自检命令包的方式进行，具体包括以下步骤：系统上电后，第一层芯片发起“系统自检”命令，将自检命令包发送给直接相邻的第二层芯片，第一层芯片发送的自检命令包包含第一层芯片编号和层级信息1，其他各层通信链路编号初始化为0；第二层芯片接收到第一层芯片发送的自检命令包后，填充其对应的第二层通信链路编号，并将层级信息加1变为2，然后将修改后的自检命令包转发给第三层芯片；……；第N层芯片接收到第N-1层芯片发送的自检命令包后，填充其对应的第N层通信链路编号，并将层级信息加1变为N。
每一层每一个芯片在修改自检命令包后，即可得到自身在全局系统内的芯片编码，并存储在自身的片上SRAM中。当芯片为多核时，芯片根据自身内部对各核的编号规则，在芯片编码上加入内部核号，形成核号编码，并存储在自身的片上SRAM中。
本发明还保护一种基于上述芯片定位方法的针对大规模处理器阵列的软件调试系统的调试报文传输方法，上位机调试软件根据用户命令行的输入或可视化开发环境的选择，向某个目标芯片发送调试报文，该调试报文中包含该目标芯片的芯片编码。
上位机调试软件首先根据第一层芯片编号选择向哪个第一层芯片发送该调试报文，确定的第一层芯片收到该调试报文后，根据第二层通信链路编号选择向哪条通信链路转发该调试报文，以此类推，逐层转发，直至该调试报文转发至该目标芯片。
该目标芯片接收到该调试报文后，发现下一层通信链路编号为0，即可确认自身为目标芯片，进而根据该调试报文中的内容执行调试动作。
当芯片为多核时，芯片根据自身内部对各核的编号规则，在芯片编码上加入内部核号，形成核号编码，并存储在自身的片上SRAM中；上位机发出的调试报文中包含目标芯片目标核的核号编码即可。
本发明提供一种树型网络拓扑结构中的节点编码方式，使得拓扑结构中每一个节点获得唯一编码，不存在重复的情况；软件调试系统通过自检的方式结合唯一编码，实现系统内芯片的自定位，并且通过该唯一编码确定上位机与目标芯片通信需要经过的芯片路径，将调试报文准确地发送至目标芯片。
附图说明
图1为实施例2软件调试系统示意图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
实施例1
本实施例介绍一种树型网络拓扑结构中的节点编码方式，该树型网络拓扑结构的根节点直接与上位机通信，每个节点与上位机通信有且仅有一条唯一路径。
在此基础上，设定与上位机直接通信的节点位于第一层，与第一层节点直接通信的节点位于第二层，以此类推；对于系统中的第N层，与其相邻且靠近上位机的称为上层N-1，与其相邻且远离上位机的称为下层N+1。
第N层节点编码由2a1位的第一层节点编号、2a2位的第二层通信链路编号、2a3位的第三层通信链路编号、……、2an位的第N层通信链路编号组成。
这里第一层节点编号及每一层通信链路编号的具体位数根据实际需要设计，例如定义32位数据表示节点编码且存在七层节点时，按照下表1安排。
7：0 a1＝3 第一层节点编号
11：8 a2＝2 第二层通信链路编号
15：12 a3＝2 第三层通信链路编号
19：16 a4＝2 第四层通信链路编号
23：20 a5＝2 第五层通信链路编号
27：24 a6＝2 第六层通信链路编号
31：28 a7＝2 第七层通信链路编号
表1
通常第一层节点与上位机之间会选择通过以太网进行通信，此时，第一层节点编号可以按照局域网节点IP地址中的主机号设置，C类网络中的主机号正好为1个8位字节。
第二层到第七层通信链路编号可以按照既定规则编制，例如按照阿拉伯数字依序编制，但不得为零；超过节点所在层的各层通信链路编号均为0。对于表1中四位通信链路编号来说，每一层可容纳15个节点。
对于节点本身来说，其对应的编码即是自身在拓扑结构中的唯一“身份”，也是从上位机到其自身的通信路径，也就是说通过一个编码即标识了节点的唯一“身份”，又标识了其在拓扑结构中的通信路径。
实施例2
本实施例在实施例1提供的节点编码方式的基础上，介绍一种针对大规模处理器阵列的软件调试系统内芯片定位方法，系统中的每一个芯片即为一个节点，且系统中的芯片按照树型网络拓扑结构连接。本实施例采用系统内逐层发送自检命令包的方式进行芯片定位，为了更直观地予以说明，现结合图1示例进行叙述。
系统上电后，与上位机直接通信的根节点芯片，即第一层芯片发起“系统自检”命令，将自检命令包发送给直接相邻的第二层芯片，第一层芯片发送的自检命令包包含第一层芯片编号和层级信息1，其他各层通信链路编号初始化为0。实施例1通过32位数据表示了节点(芯片)编码，为了再加入层级信息，可以定义64位数据，如下表2所示。
表2
在图1示例中，与上位机直接通信的芯片有5个，假定其主机号分别为01100011-01100111。为了简化问题，在这5个第一层芯片中，只有芯片01100100和芯片01100110连接有第二层芯片，其中芯片01100100连接有2个第二层芯片。芯片01100100和芯片01100110向第二层芯片发送自检命令包。
第二层芯片a和芯片b没有与其相连接的第三层芯片，仅填充其对应的第二层通信链路编号，将层级信息加1变为2，不再转发自检命令包；芯片c接收到芯片1100110发送的自检命令包后，填充其对应的第二层通信链路编号，并将层级信息加1变为2，然后将修改后的自检命令包转发给第三层芯片d。第二层芯片修改完毕的自检命令包见下表3，芯片a、b、c各自将自身芯片编码存储在自身的片上SRAM中。这里的通信链路编号都是按照阿拉伯数字依序编制，下同。
芯片a 芯片b 芯片c
7：0 01100100 01100100 01100110
11：8 0001 0010 0001
15：12 0000 0000 0000
19：16 0000 0000 0000
23：20 0000 0000 0000
27：24 0000 0000 0000
31：28 0000 0000 0000
55：32 保留 保留 保留
63：56 2 2 2
表3
第三层芯片d接收到第二层芯片c转发的自检命令包后，填充其对应的第三层通信链路编号，并将层级信息加1变为3，然后将修改后的自检命令包转发给第四层芯片e、f、g。
修改完毕的自检命令包见下表4，表中后32位芯片编码存储在自身的片上SRAM中。
芯片d
7：0 01100110
11：8 0001
15：12 0001
19：16 0000
23：20 0000
27：24 0000
31：28 0000
55：32 保留
63：56 3
表4
第四层芯片e、f、g接收到第三层芯片d转发的自检命令包后，填充其对应的第四层通信链路编号，并将层级信息加1变为4，修改完毕的自检命令包见下表5，表中后32位芯片编码存储在自身的片上SRAM中。
芯片e 芯片f 芯片g
7：0 01100110 01100110 01100110
11：8 0001 0001 0001
15：12 0001 0001 0001
19：16 0001 0010 0011
23：20 0000 0000 0000
27：24 0000 0000 0000
31：28 0000 0000 0000
55：32 保留 保留 保留
63：56 4 4 4
表5
由于不存在第五层芯片，本调试系统自检至此结束，每一层芯片均获取了其自身在调试系统内的唯一编码，同时获取了其在调试系统内与上位机通信的通信路径，了解其自身在拓扑结构中的具体位置，实现了芯片自定位。
当芯片为多核时，芯片根据自身内部对各核的编号规则，在32位芯片编码上加入内部核号，形成核号编码，如表6所示。
31：0 芯片编码
55：32 保留
63：56 内部核号
表6
实施例3
实际软件调试系统远比图1复杂得多，芯片总数可能达到几百片。在数百个芯片组成的软件调试系统中，可视化开发环境需要以一种图形界面的方式展示整个系统。图形中展示芯片之间的拓扑连接关系，例如，一个芯片用一个虚拟点表示，芯片之间的通信链路(如rapidIO、PCIe)用虚拟点之间连线表示。用户双击图形界面中的一个虚拟点，即可对其代表的芯片进行调试。因此，必须以某种方式，在软件调试系统中建立芯片与其拓扑位置之间的联系，提供一种能够将调试报文准确传送至目标芯片的方法。
据此，本实施例在实施例2提供的芯片定位方法的基础上，介绍一种针对大规模处理器阵列的软件调试系统的调试报文传输方法。
上位机调试软件根据用户命令行的输入或可视化开发环境的选择，向某个目标芯片发送调试报文，该调试报文中包含该目标芯片的芯片编码。
上位机调试软件首先根据第一层芯片编号选择向哪个第一层芯片发送该调试报文，确定的第一层芯片收到该调试报文后，根据第二层通信链路编号选择向哪条通信链路转发该调试报文，以此类推，逐层转发，直至该调试报文转发至该目标芯片。
该目标芯片接收到该调试报文后，发现下一层通信链路编号为0，即可确认自身为目标芯片，进而根据该调试报文中的内容执行调试动作。
以实施例2中的芯片g为目标芯片为例进行说明，根据芯片g编码(参照表5)，上位机应当向第一层芯片01100100发送调试报文；第一层芯片01100100检测到第二层通信链路编号为0001，即向芯片c发送调试报文；芯片c检测到第三层通信链路编号为0001，则向芯片d发送调试报文；芯片c检测到第三层通信链路编号为0001，则向芯片d发送调试报文；芯片d检测到第四层通信链路编号为0001，则向芯片g发送调试报文；芯片d检测到第五层通信链路编号为0，则确认自身为目标芯片，进而根据该调试报文中的内容执行调试动作。这也是限制各层通信链路编号不得为零，将超过节点(芯片)所在层的各层通信链路编号均设置为0的原因所在。
值得说明的是，即使调试系统中的所有芯片都与上位机有直接通信的通信链路，上位机也可以仅选择几个主控芯片作为直接调试的芯片，而系统中其他芯片的调试则通过这些主控芯片转发完成。这些主控芯片当然地位于第一层，直接与这些主控芯片通信的芯片位于第二层，直接与第二层芯片通信的芯片位于第三层，以此类推。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

Claims (4)

1.一种基于节点编码方式的软件调试系统内芯片定位方法，其特征在于，采用逐层发送自检命令包的方式进行，具体包括以下步骤：
系统上电后，第一层芯片发起“系统自检”命令，将自检命令包发送给直接相邻的第二层芯片，第一层芯片发送的自检命令包包含第一层芯片编号和层级信息1，其他各层通信链路编号初始化为0；
第二层芯片接收到第一层芯片发送的自检命令包后，填充其对应的第二层通信链路编号，并将层级信息加1变为2，然后将修改后的自检命令包转发给第三层芯片；
……；
第N层芯片接收到第N-1层芯片发送的自检命令包后，填充其对应的第N层通信链路编号，并将层级信息加1变为N；
每一层每一个芯片在修改自检命令包后，即可得到自身在全局系统内的芯片编码，并存储在自身的片上SRAM中，其中，芯片编码通过如下节点编码方式确定：
设定与上位机直接通信的节点位于第一层，与第一层节点直接通信的节点位于第二层，以此类推，当上位机与第一层节点通过以太网通信时，第一层节点编号按照局域网节点IP地址中的主机号设置；对于系统中的第N层，与其相邻且靠近上位机的称为上层N-1，与其相邻且远离上位机的称为下层N+1；第N层节点编码由2a1位的第一层节点编号、2a2位的第二层通信链路编号、2a3位的第三层通信链路编号、……、2an位的第N层通信链路编号组成，每一层通信链路编号按照既定规则编制，但不得为零；超过节点所在层的各层通信链路编号均为0。
2.根据权利要求1所述的芯片定位方法，其特征在于，当芯片为多核时，芯片根据自身内部对各核的编号规则，在芯片编码上加入内部核号，形成核号编码，并存储在自身的片上SRAM中。
3.一种基于权利要求1所述的芯片定位方法的软件调试系统的调试报文传输方法，其特征在于，上位机调试软件根据用户命令行的输入或可视化开发环境的选择，向某个目标芯片发送调试报文，该调试报文中包含该目标芯片的芯片编码；
上位机调试软件首先根据第一层芯片编号选择向哪个第一层芯片发送该调试报文，确定的第一层芯片收到该调试报文后，根据第二层通信链路编号选择向哪条通信链路转发该调试报文，以此类推，逐层转发，直至该调试报文转发至该目标芯片；
该目标芯片接收到该调试报文后，发现下一层通信链路编号为0，即可确认自身为目标芯片，进而根据该调试报文中的内容执行调试动作。
4.根据权利要求3所述的调试报文传输方法，其特征在于，当芯片为多核时，芯片根据自身内部对各核的编号规则，在芯片编码上加入内部核号，形成核号编码，并存储在自身的片上SRAM中；上位机发出的调试报文中包含目标芯片目标核的核号编码即可。
CN202010812017.2A 2020-08-13 2020-08-13 一种软件调试系统内芯片定位方法及调试报文传输方法 Active CN111966595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010812017.2A CN111966595B (zh) 2020-08-13 2020-08-13 一种软件调试系统内芯片定位方法及调试报文传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010812017.2A CN111966595B (zh) 2020-08-13 2020-08-13 一种软件调试系统内芯片定位方法及调试报文传输方法

Publications (2)

Publication Number Publication Date
CN111966595A CN111966595A (zh) 2020-11-20
CN111966595B true CN111966595B (zh) 2024-04-05

Family

ID=73364864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010812017.2A Active CN111966595B (zh) 2020-08-13 2020-08-13 一种软件调试系统内芯片定位方法及调试报文传输方法

Country Status (1)

Country Link
CN (1) CN111966595B (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592162A (zh) * 2003-08-27 2005-03-09 华为技术有限公司 一种链路自动配置的方法
CN102117210A (zh) * 2011-01-04 2011-07-06 浙江工商大学 一种ForCES网络件的用户操作管理系统的实现方法
WO2012025631A1 (en) * 2010-08-27 2012-03-01 Cassidian Sas Method for centralizing events for a multilevel hierarchical computer management system
WO2013189304A1 (en) * 2012-06-21 2013-12-27 Shenzhen Byd Auto R & D Company Limited Method, upper computer and system for programming in bus network
WO2014000698A1 (zh) * 2012-06-30 2014-01-03 华为技术有限公司 基于ip层的网络拓扑识别方法和设备
CN105072032A (zh) * 2015-09-17 2015-11-18 浪潮(北京)电子信息产业有限公司 一种确定片上网络路由路径的方法及系统
CN105704189A (zh) * 2014-11-27 2016-06-22 中兴通讯股份有限公司 一种上下层链路之间的关联方法、装置和系统
WO2016134523A1 (zh) * 2015-02-27 2016-09-01 深圳市迈斯云门禁网络科技有限公司 联网设备系统及其管理方法
CN106411472A (zh) * 2016-11-28 2017-02-15 盐城工学院 一种物理层网络编码路由方法及装置
CN107342939A (zh) * 2016-04-29 2017-11-10 华为技术有限公司 传输数据的方法和装置
CN108228171A (zh) * 2017-12-29 2018-06-29 武汉益模科技股份有限公司 一种基于树形结构的项目树查询和显示方法
CN108920705A (zh) * 2018-07-19 2018-11-30 深圳习习网络科技有限公司 一种知识点标识的编码方法及装置
CN109840145A (zh) * 2019-01-08 2019-06-04 盛科网络（苏州）有限公司 一种多级调度方法、装置、网络芯片及存储介质
CN110187906A (zh) * 2019-05-16 2019-08-30 天地（常州）自动化股份有限公司 多层异构网络下嵌入式设备固件更新方法
CN110519819A (zh) * 2019-08-19 2019-11-29 西北工业大学 一种基于分层的水声传感器网络路由协议的通信方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102752166B (zh) * 2012-05-31 2015-03-18 华为技术有限公司 一种调试方法、芯片、单板及系统

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592162A (zh) * 2003-08-27 2005-03-09 华为技术有限公司 一种链路自动配置的方法
WO2012025631A1 (en) * 2010-08-27 2012-03-01 Cassidian Sas Method for centralizing events for a multilevel hierarchical computer management system
CN102117210A (zh) * 2011-01-04 2011-07-06 浙江工商大学 一种ForCES网络件的用户操作管理系统的实现方法
WO2013189304A1 (en) * 2012-06-21 2013-12-27 Shenzhen Byd Auto R & D Company Limited Method, upper computer and system for programming in bus network
WO2014000698A1 (zh) * 2012-06-30 2014-01-03 华为技术有限公司 基于ip层的网络拓扑识别方法和设备
CN105704189A (zh) * 2014-11-27 2016-06-22 中兴通讯股份有限公司 一种上下层链路之间的关联方法、装置和系统
WO2016134523A1 (zh) * 2015-02-27 2016-09-01 深圳市迈斯云门禁网络科技有限公司 联网设备系统及其管理方法
CN105072032A (zh) * 2015-09-17 2015-11-18 浪潮(北京)电子信息产业有限公司 一种确定片上网络路由路径的方法及系统
CN107342939A (zh) * 2016-04-29 2017-11-10 华为技术有限公司 传输数据的方法和装置
CN106411472A (zh) * 2016-11-28 2017-02-15 盐城工学院 一种物理层网络编码路由方法及装置
CN108228171A (zh) * 2017-12-29 2018-06-29 武汉益模科技股份有限公司 一种基于树形结构的项目树查询和显示方法
CN108920705A (zh) * 2018-07-19 2018-11-30 深圳习习网络科技有限公司 一种知识点标识的编码方法及装置
CN109840145A (zh) * 2019-01-08 2019-06-04 盛科网络（苏州）有限公司 一种多级调度方法、装置、网络芯片及存储介质
CN110187906A (zh) * 2019-05-16 2019-08-30 天地（常州）自动化股份有限公司 多层异构网络下嵌入式设备固件更新方法
CN110519819A (zh) * 2019-08-19 2019-11-29 西北工业大学 一种基于分层的水声传感器网络路由协议的通信方法

Also Published As

Publication number Publication date
CN111966595A (zh) 2020-11-20

Similar Documents

Publication Publication Date Title
US10200279B1 (en) Tracer of traffic trajectories in data center networks
US7856551B2 (en) Dynamically discovering a system topology
US7921251B2 (en) Globally unique transaction identifiers
CN104717081B (zh) 一种网关功能的实现方法及装置
US20050201272A1 (en) System and multi-thread method to manage a fault tolerant computer switching cluster using a spanning tree
JP3090593B2 (ja) スケーラブル並行処理ネットワーク及びノードの相互接続方法
JP3586281B2 (ja) 適応性ルーターを使用するネットワーク通信装置
US7210000B2 (en) Transmitting peer-to-peer transactions through a coherent interface
CN105912275A (zh) 在非易失性存储系统中建立连接的方法和装置
CN111683014B (zh) 一种高速互连网络的路由路径追踪方法及系统
CN107968756A (zh) 高性能互连链路层
CN116049088B (zh) 一种晶上系统配置管理的总线协议电路拓扑及方法、装置
US10579469B2 (en) Interconnection network for integrated circuit
Pedretti et al. Using the Cray Gemini Performance Counters.
US20230269113A1 (en) Distributed System with Fault Tolerance and Self-Maintenance
CN113986818A (zh) 芯片的地址重构方法、芯片、电子设备以及存储介质
CN117135106B (zh) 路由路径规划方法、路由请求处理方法、设备及介质
CN111966595B (zh) 一种软件调试系统内芯片定位方法及调试报文传输方法
CN103995790A (zh) 设备准备就绪状态至功能块准备就绪状态的转换
CN107819594B (zh) 网络故障定位方法及装置
CN112751752A (zh) 路由收敛的方法、装置、通信设备以及存储介质
JP6586374B2 (ja) 通信装置、経路管理サーバ、通信方法、および仮想ポート割当方法
CN103401775A (zh) 源报文转换装置及其报文转换方法、目标报文转换装置及其报文转换方法
CN115567399A (zh) 一种拓扑显示方法以及相关设备
WO2021196904A1 (zh) 一种设备管理方法、装置及计算机系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant