CN111953469A - 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备 - Google Patents

一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备 Download PDF

Info

Publication number
CN111953469A
CN111953469A CN202010705514.2A CN202010705514A CN111953469A CN 111953469 A CN111953469 A CN 111953469A CN 202010705514 A CN202010705514 A CN 202010705514A CN 111953469 A CN111953469 A CN 111953469A
Authority
CN
China
Prior art keywords
value
period
clock
pwm
servo driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010705514.2A
Other languages
English (en)
Other versions
CN111953469B (zh
Inventor
邓锦祥
王宏
马青林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ji Hua Laboratory
Original Assignee
Ji Hua Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ji Hua Laboratory filed Critical Ji Hua Laboratory
Priority to CN202010705514.2A priority Critical patent/CN111953469B/zh
Publication of CN111953469A publication Critical patent/CN111953469A/zh
Application granted granted Critical
Publication of CN111953469B publication Critical patent/CN111953469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/12—Protocols specially adapted for proprietary or special-purpose networking environments, e.g. medical networks, sensor networks, networks in vehicles or remote metering networks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Computing Systems (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Control Of Electric Motors In General (AREA)
  • Control Of Multiple Motors (AREA)

Abstract

本发明提供了一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备，通过获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；从而可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。

Description

一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子 设备
技术领域
本发明涉及伺服系统控制技术领域，尤其涉及一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备。
背景技术
随着工业技术的发展，对运动控制的要求越来越高，需要高精度、高响应、高实时性技术来达到实际应用的要求，而传统的总线通信方式已经不能满足高精度同步加工的场合。实时太网总线Ethecat因为具有通信速度快、性能稳定、成本较低、易于扩展等优点，在工业自动化市场的应用越来越广泛。
数控加工设备、机器人等工业自动化设备一般需要高精度的多轴同步以保证其控制精度，而伺服驱动器作为这些系统的核心零部件，各个伺服驱动器之间的同步精度直接影响整个系统的控制性能，因而实时以太网总线Ethecat是高性能的伺服驱动器必不可少的通信方式。
但是，由于各个伺服驱动器都是独立的设备，它们的CPU运算和晶振不可能完全一致，从而导致它们的电机控制中断程序以及最终的PWM输出也不同步，所以，如何将各个伺服驱动器完全同步起来是至关重要的。实时以太网Ethecat总线可为各从设备（如伺服驱动器）提供高精度的分布式时钟（DC）同步信号（Sync0信号），此DC信号作为伺服运算CPU的中断输入，为各个伺服驱动器提供了高精度同步的输入信号。于是各伺服之间的同步问题也就变成是DC同步信号（Sync0信号）与内部电机控制PWM中断的同步问题。
目前，实现DC同步信号（Sync0信号）与内部电机控制PWM中断的同步的方法中：一般是在第一次Sync0中断时，强制进行第一次同步，将PWM中断与Sync0信号同步起来，而后在每一次Sync0信号到来时也都是强制硬同步，这种方法比较简单，但只在PWM中断周期与Sync0偏差值较小时实用，在偏差值较大时进行硬同步，将直接减少过多的电机控制周期时间，会导致电机控制异常而失控。
申请号为201710033495.1的专利公开了一种EtherCAT电机驱动器与主站时钟的同步方法，在第一次完成同步后，在每一次Sync0信号到来时，进行偏差值判断，若偏差值过大则报警，若偏差值在允许范围内则对下一个PWM中断周期延长或减小偏差值时间，以此实现同步。但其没有考虑到以下两种情况：
1）若DC同步周期较长，当Sync0信号到来时，它与PWM周期的偏差值容易较大，容易报警；
2）直接对下一个PWM周期进行补偿偏差值，容易导致下一周期执行时间明显较短或较长，也会影响电机控制。
发明内容
鉴于上述现有技术的不足之处，本申请实施例的目的在于提供一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备，可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。
第一方面，本申请实施例提供一种伺服驱动器与Ethercat DC时钟的同步方法，应用于伺服驱动器，所述伺服驱动器包括EtherCAT从站控制器，包括步骤：
获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
根据所述第一Timer值和第一计数值进行第一次同步校准；
在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
所述的伺服驱动器与Ethercat DC时钟的同步方法，所述把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的步骤包括：
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断所述偏差值是否大于所述倍数的N倍，其中N为预设的正整数；
若所述偏差值不大于所述倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure 100002_DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示所述倍数的整数部分，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
按照所述计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
若所述偏差值大于所述倍数的N倍，则报警。
一些优选的实施方式中，所述预设的正整数N=1。
所述的伺服驱动器与Ethercat DC时钟的同步方法中，所述根据所述第一Timer值和第一计数值进行第一次同步校准的步骤包括：
计算所述第一Timer值与所述第一计数值的差值；
把所述差值加到下一个电机控制PWM中断周期中。
所述的伺服驱动器与Ethercat DC时钟的同步方法中，所述在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值的步骤包括：
实时获取Sync0信号到来时的第二Timer值；
计算所述第二Timer值与上一次Sync0信号到来时的第二Timer值的差值；
计算所述差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
第二方面，本申请实施例提供一种伺服驱动器与Ethercat DC时钟的同步装置，包括：
第一获取模块，用于获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
第一执行模块，用于根据所述第一Timer值和第一计数值进行第一次同步校准；
第二获取模块，用于在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
第二执行模块，用于把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
所述的伺服驱动器与Ethercat DC时钟的同步装置中，所述第二执行模块在把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的时候，
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断所述偏差值是否大于所述倍数的N倍，其中N为预设的正整数；
若所述偏差值不大于所述倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure 129539DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示前DC同步周期内的PWM中断周期的数量，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
按照所述计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
若所述偏差值大于所述倍数的N倍，则报警。
所述的伺服驱动器与Ethercat DC时钟的同步装置中，所述第一执行模块在根据所述第一Timer值和第一计数值进行第一次同步校准时，先计算所述第一Timer值与所述第一计数值的差值，再把所述差值加到下一个电机控制PWM中断周期中。
所述的伺服驱动器与Ethercat DC时钟的同步装置中，所述第二获取模块在实时获取所述伺服驱动器的从站CPU时钟与DC时钟的偏差值时，实时获取Sync0信号到来时的第二Timer值，并计算所述第二Timer值与上一次Sync0信号到来时的第二Timer值的差值，最后计算所述差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
第三方面，本申请实施例提供一种电子设备，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行所述的伺服驱动器与Ethercat DC时钟的同步方法。
有益效果：
本申请实施例提供的一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备，通过获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；从而可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。
附图说明
图1为本申请实施例提供的伺服驱动器与Ethercat DC时钟的同步方法的流程图。
图2为本申请实施例提供的伺服驱动器与Ethercat DC时钟的同步装置的模块图。
图3为本申请实施例提供的电子设备的结构示意图。
图4为一种示例性的伺服驱动器与Ethercat DC时钟的同步方法的流程图。
图5为第一次同步校准的示意图。
图6为一种示例性的PWM中断周期调整的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
请参阅图1，本申请实施例提供的一种伺服驱动器与Ethercat DC时钟的同步方法，应用于伺服驱动器，该伺服驱动器包括EtherCAT从站控制器，包括步骤：
A1.获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
A2.根据第一Timer值和第一计数值进行第一次同步校准；
A3.在Sync0信号到来时，实时获取伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
A4. 把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；
由于DC同步信号（即载有Sync0信号的信号）是由EtherCAT主站的发送的，其相邻两个Sync0信号之间的时间间隔（即DC同步信号中的DC同步周期）是根据EtherCAT主站的DC时钟生成的，而电机控制PWM中断周期是根据从站CPU时钟生成的；由于DC时钟与从站CPU时钟之间不可避免的会存在偏差，对于同样的预设DC同步周期，DC同步信号中两个相邻两个Sync0信号之间的间隔与电机控制PWM中断信号中对应的间隔不相等；因此在第一次同步校准之后，需要对从站CPU时钟与DC时钟的偏差值进行补偿。
例如，预设的DC同步周期为10ms，预设PWM中断周期为1ms，每个DC同步周期对应10个PWM中断周期；由于DC时钟的误差，DC同步信号中两个相邻两个Sync0信号之间的实际时间间隔为10.1ms，由于从站CPU时钟的误差，每个PWM中断周期为0.99ms，10个PWM中断周期为9.9ms，从而，在一个DC同步周期内，CPU时钟与DC时钟的偏差值为0.2ms，需要把该0.2ms的偏差值补偿到当前DC同步周期内的PWM中断周期中，使DC同步信号中两个相邻两个Sync0信号之间的间隔与电机控制PWM中断信号中对应的间隔相等。
在补偿时，把偏差值分散补偿到当前DC同步周期内的各PWM中断周期中，与把偏差值全部补偿到一个PWM中断周期的方式相比，各PWM中断周期的变化更小，对电机控制的影响更小，而且可减小误差积累，有利于避免DC周期较大时容易报警的问题。
在一些实施方式中，A4. 把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的步骤包括：
A501.计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
A502.判断该偏差值是否大于该倍数的N倍，其中N为预设的正整数（N≥1）；
A503.若该偏差值不大于该倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure 174856DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示该倍数（即DC同步周期对于电机控制PWM中断周期的倍数）的整数部分，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
A504.按照该计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
A505.若偏差值大于倍数的N倍，则报警。
例如，若DC同步周期对于电机控制PWM中断周期的倍数为6.1、N=2、△T=9；则Z=6，当前时刻的下一个PWM中断周期起，第1个PWM中断周期的计数补偿值为2，第2个PWM中断周期的计数补偿值为2，第3个PWM中断周期的计数补偿值为2，第4-6个PWM中断周期的计数补偿值均为1。
此处，由于把从站CPU时钟与DC时钟的差值比较均匀地补偿到当前DC同步周期内的各个PWM中断周期中，相比于直接把偏差值补偿到下一个PWM周期的方式，本申请中，各PWM中断周期的变化较小，对电机控制的影响较小，而且偏差值的报警值也会随DC同步周期的变大而变大，避免DC周期较大时容易报警的问题。
在一些优选实施方式中，预设的正整数N=1。可参考图4、6，此时，A4. 把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的步骤包括：
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断该偏差值是否大于该倍数；
若该偏差值不大于该倍数，则在下个PWM中断周期起，每个PWM中断周期补偿一个单位的计数补偿值，直到偏差值补偿完；
若偏差值大于该倍数，则报警。
图6中，Tp为预设的PWM中断周期，进行补偿时，每个周期补偿一个单位的计数补偿值，补偿后的PWM中断周期为Tp+1，每补充一个周期，则偏差值减少一个单位的计数值，剩余的偏差值△T=△T-1，直到△T=0；由于补偿的触发条件是该偏差值不大于该倍数，从而可保证在当前DC同步周期内的各PWM中断周期补偿完该偏差值，不会影响下一个DC同步周期的补偿工作。
进一步的，A2.根据第一Timer值和第一计数值进行第一次同步校准的步骤包括：
A201.计算第一Timer值与第一计数值的差值；
A202.把该差值加到下一个电机控制PWM中断周期中。
在实际应有中，步骤A202中，也可把该差值加到当前时刻起的第二个、第三个或更后面的电机控制PWM中断周期中，可根据实际进行设置。如图5，为把差值Tstart加到下一个电机控制PWM中断周期中的情况，其中预设的PWM中断周期为Tp，加入补偿值的下一个电机控制PWM中断周期为Tp+Tstart。
进一步的，A3.在Sync0信号到来时，实时获取伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值的步骤包括：
A301.实时获取Sync0信号到来时的第二Timer值；
A302.计算第二Timer值与上一次Sync0信号到来时的第二Timer值的差值；
A303. 计算该差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
该偏差值在后续的步骤A5中会比较均匀地补偿到当前DC同步周期内的各个PWM中断周期中。
在一些实施方式中，用TIM5对DC的同步输入Sync0信号进行捕获，从而可得到每次Sync0信号到来时刻的TIM5的捕获值；电机控制PWM中断信号使用TIM1进行捕获，因TIM1和TIM5都是同步时钟源，故在配置后可使TIM5和TIM1的计数频率完全一致。
例如，见图5，在首次进入同步中断后，读取当前TIM5的计数值（cnt），然后读取当前TIM1的计数值，将TIM5的计数值（cnt）减去TIM5的捕获值，可得到Sync信号输入时刻到此时的差值，然后将TIM1的计数值减去此差值，可以得到Sync信号输入时刻TIM1的计数值，将此值 记为Tstart。Tstart的值即是Sync0信号与PWM中断信号的偏差值（即第一Timer值与第一计数值的差值）。将Tstart的值加到下一次PWM中断的周期（Tp）中，即Tp+Tstart,这样完成了第一次的同步校准。
在PWM中断程序中，根据TIM5捕获标志，判断是否有Sync0的输入捕获，当有捕获到信号后，将当前的捕获值减去上一次的捕获值，可得两次Sync0信号之间的TIM5计数增量值（即A302中第二Timer值与上一次Sync0信号到来时的第二Timer值的差值），此值即为用TIM5计数值计算的两次Sync0信号之间的时间值，该时间值与用户设定的DC同步周期进行比较，得到的差值即为从站CPU时钟与DC时钟的偏差值。
由上可知，该伺服驱动器与Ethercat DC时钟的同步方法，通过获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；从而可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。
请参阅图2，本申请实施例提供一种伺服驱动器与Ethercat DC时钟的同步装置，包括第一获取模块1、第一执行模块2、第二获取模块3、第二执行模块4；
其中，第一获取模块1，用于获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
其中，第一执行模块2，用于根据第一Timer值和第一计数值进行第一次同步校准；
其中，第二获取模块3，用于在Sync0信号到来时，实时获取伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
其中，第二执行模块4，用于把该偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
进一步的，第二执行模块在把偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的时候，
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断偏差值是否大于倍数的N倍，其中N为预设的正整数；
若偏差值不大于倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure 773327DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示前DC同步周期内的PWM中断周期的数量，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
按照计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
若偏差值大于倍数的N倍，则报警。
在一些实施方式中，N=1。
进一步的，第一执行模块2在根据第一Timer值和第一计数值进行第一次同步校准时，先计算第一Timer值与第一计数值的差值，再把差值加到下一个电机控制PWM中断周期中。
进一步的，第二获取模块3在实时获取伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值时，实时获取Sync0信号到来时的第二Timer值，并计算第二Timer值与上一次Sync0信号到来时的第二Timer值的差值，最后计算该差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
由上可知，该伺服驱动器与Ethercat DC时钟的同步装置，通过获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；从而可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。
请参阅图3，本申请实施例还提供一种电子设备100，包括处理器101和存储器102，存储器102中存储有计算机程序，处理器101通过调用存储器102中存储的计算机程序，用于执行上述的伺服驱动器与Ethercat DC时钟的同步方法。
其中，处理器101与存储器102电性连接。处理器101是电子设备100的控制中心，利用各种接口和线路连接整个电子设备的各个部分，通过运行或调用存储在存储器102内的计算机程序，以及调用存储在存储器102内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。
存储器102可用于存储计算机程序和数据。存储器102存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器101通过调用存储在存储器102的计算机程序，从而执行各种功能应用以及数据处理。
在本实施例中，电子设备100中的处理器101会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器102中，并由处理器101来运行存储在存储器102中的计算机程序，从而实现各种功能：获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
由上可知，该电子设备，通过获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；根据所述第一Timer值和第一计数值进行第一次同步校准；在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中；从而可避免DC同步周期较长时容易报警的问题，且对电机控制的影响较小。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，其方案与本发明实质上相同。

Claims (10)

1.一种伺服驱动器与Ethercat DC时钟的同步方法，应用于伺服驱动器，所述伺服驱动器包括EtherCAT从站控制器，其特征在于，包括步骤：
获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
根据所述第一Timer值和第一计数值进行第一次同步校准；
在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
2.根据权利要求1所述的伺服驱动器与Ethercat DC时钟的同步方法，其特征在于，所述把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的步骤包括：
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断所述偏差值是否大于所述倍数的N倍，其中N为预设的正整数；
若所述偏差值不大于所述倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示所述倍数的整数部分，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
按照所述计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
若所述偏差值大于所述倍数的N倍，则报警。
3.根据权利要求2所述的伺服驱动器与Ethercat DC时钟的同步方法，其特征在于，所述预设的正整数N=1。
4.根据权利要求1所述的伺服驱动器与Ethercat DC时钟的同步方法，其特征在于，所述根据所述第一Timer值和第一计数值进行第一次同步校准的步骤包括：
计算所述第一Timer值与所述第一计数值的差值；
把所述差值加到下一个电机控制PWM中断周期中。
5.根据权利要求1所述的伺服驱动器与Ethercat DC时钟的同步方法，其特征在于，所述在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值的步骤包括：
实时获取Sync0信号到来时的第二Timer值；
计算所述第二Timer值与上一次Sync0信号到来时的第二Timer值的差值；
计算所述差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
6.一种伺服驱动器与Ethercat DC时钟的同步装置，其特征在于，包括：
第一获取模块，用于获取第一次Sync0信号到来时的第一Timer值以及电机控制中断运行的第一计数值；
第一执行模块，用于根据所述第一Timer值和第一计数值进行第一次同步校准；
第二获取模块，用于在Sync0信号到来时，实时获取所述伺服驱动器的从站CPU时钟与DC时钟在一个DC同步周期内的偏差值；
第二执行模块，用于把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中。
7.根据权利要求6所述的伺服驱动器与Ethercat DC时钟的同步装置，其特征在于，所述第二执行模块在把所述偏差值分散补偿到当前DC同步周期内的各PWM中断周期中的时候，
计算预设的DC同步周期对于电机控制PWM中断周期的倍数；
判断所述偏差值是否大于所述倍数的N倍，其中N为预设的正整数；
若所述偏差值不大于所述倍数的N倍，则按以下公式计算当前DC同步周期内的各PWM中断周期的计数补偿值：
Figure 506878DEST_PATH_IMAGE002
其中，i表示从当前时刻的下一个PWM中断周期算起的第i个PWM中断周期，Z表示前DC同步周期内的PWM中断周期的数量，△T表示从站CPU时钟与DC时钟的偏差值，Tbi表示第i个PWM中断周期的计数补偿值；
按照所述计数补偿值，对当前DC同步周期内的各PWM中断周期进行补偿；
若所述偏差值大于所述倍数的N倍，则报警。
8.根据权利要求6所述的伺服驱动器与Ethercat DC时钟的同步装置，其特征在于，所述第一执行模块在根据所述第一Timer值和第一计数值进行第一次同步校准时，先计算所述第一Timer值与所述第一计数值的差值，再把所述差值加到下一个电机控制PWM中断周期中。
9.根据权利要求6所述的伺服驱动器与Ethercat DC时钟的同步装置，其特征在于，所述第二获取模块在实时获取所述伺服驱动器的从站CPU时钟与DC时钟的偏差值时，实时获取Sync0信号到来时的第二Timer值，并计算所述第二Timer值与上一次Sync0信号到来时的第二Timer值的差值，最后计算所述差值与预设的DC同步周期的偏差值，作为从站CPU时钟与DC时钟的偏差值。
10.一种电子设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1-5任一项所述的伺服驱动器与Ethercat DC时钟的同步方法。
CN202010705514.2A 2020-07-21 2020-07-21 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备 Active CN111953469B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010705514.2A CN111953469B (zh) 2020-07-21 2020-07-21 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010705514.2A CN111953469B (zh) 2020-07-21 2020-07-21 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN111953469A true CN111953469A (zh) 2020-11-17
CN111953469B CN111953469B (zh) 2023-03-24

Family

ID=73340756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010705514.2A Active CN111953469B (zh) 2020-07-21 2020-07-21 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN111953469B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112637031A (zh) * 2021-01-06 2021-04-09 广东博智林机器人有限公司 从站控制周期的校准方法、校准装置和驱动控制系统
CN112769535A (zh) * 2020-12-23 2021-05-07 上海新时达电气股份有限公司 基于CoDeSys控制器的EtherCAT总线型伺服与脉冲型伺服的同步方法
EP4311135A1 (de) * 2022-07-19 2024-01-24 B&R Industrial Automation GmbH Zeitsynchronisation zwischen einem master und einem slave in einem netzwerk
EP4311134A1 (de) * 2022-07-19 2024-01-24 B&R Industrial Automation GmbH Kontinuierliche zeitsynchronisation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130640A (zh) * 2011-01-25 2011-07-20 南京雪曼机电科技有限公司 多轴同步伺服驱动系统及其同步控制方法
CN105824275A (zh) * 2016-05-17 2016-08-03 深圳市雷赛智能控制股份有限公司 一种控制从站伺服驱动器同步主站的方法
CN106788852A (zh) * 2017-01-16 2017-05-31 深圳市雷赛智能控制股份有限公司 一种EtherCAT电机驱动器与主站时钟的同步方法
CN109217740A (zh) * 2017-07-07 2019-01-15 英飞凌科技股份有限公司 同步开关信号的系统和方法
CN109947030A (zh) * 2019-04-12 2019-06-28 南京埃斯顿自动化股份有限公司 伺服内部控制周期动态跟随EtherCat总线同步周期的方法
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130640A (zh) * 2011-01-25 2011-07-20 南京雪曼机电科技有限公司 多轴同步伺服驱动系统及其同步控制方法
CN105824275A (zh) * 2016-05-17 2016-08-03 深圳市雷赛智能控制股份有限公司 一种控制从站伺服驱动器同步主站的方法
CN106788852A (zh) * 2017-01-16 2017-05-31 深圳市雷赛智能控制股份有限公司 一种EtherCAT电机驱动器与主站时钟的同步方法
CN109217740A (zh) * 2017-07-07 2019-01-15 英飞凌科技股份有限公司 同步开关信号的系统和方法
CN109947030A (zh) * 2019-04-12 2019-06-28 南京埃斯顿自动化股份有限公司 伺服内部控制周期动态跟随EtherCat总线同步周期的方法
CN111416617A (zh) * 2020-03-18 2020-07-14 广州土圭垚信息科技有限公司 一种时钟同步方法、装置及电子设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112769535A (zh) * 2020-12-23 2021-05-07 上海新时达电气股份有限公司 基于CoDeSys控制器的EtherCAT总线型伺服与脉冲型伺服的同步方法
CN112769535B (zh) * 2020-12-23 2023-01-06 上海新时达电气股份有限公司 基于CoDeSys控制器的EtherCAT总线型伺服与脉冲型伺服的同步方法
CN112637031A (zh) * 2021-01-06 2021-04-09 广东博智林机器人有限公司 从站控制周期的校准方法、校准装置和驱动控制系统
EP4311135A1 (de) * 2022-07-19 2024-01-24 B&R Industrial Automation GmbH Zeitsynchronisation zwischen einem master und einem slave in einem netzwerk
EP4311134A1 (de) * 2022-07-19 2024-01-24 B&R Industrial Automation GmbH Kontinuierliche zeitsynchronisation

Also Published As

Publication number Publication date
CN111953469B (zh) 2023-03-24

Similar Documents

Publication Publication Date Title
CN111953469B (zh) 一种伺服驱动器与Ethercat DC时钟的同步方法、装置及电子设备
US11082197B2 (en) Control system and control device
CN110492965B (zh) 一种主从系统内串行报文对时的方法和装置
EP3026515B1 (en) Programmable controller system
US11307553B2 (en) Control device and control method
EP2222003B1 (en) Field control system
US20050055469A1 (en) Synchronization of data processing units
EP3863199A1 (en) Time synchronisation
EP3065012A9 (en) Control device and method of synchronizing control
CN108139945B (zh) 车辆安全电子控制系统
US20130245788A1 (en) Numerical control system using i/o unit for time measurement
US10924371B2 (en) Method for monitoring a first node in a communications network and monitoring system
KR20150084917A (ko) 신호 동기 시스템, 노드 동기 시스템, 신호 동기 방법, 및 노드 동기 방법
US9928184B2 (en) Microcomputer
US9600023B2 (en) Method and data processing unit for providing a timestamp
CN115085595A (zh) 一种多轴伺服驱动同步控制方法及装置、系统
JP6587566B2 (ja) 半導体装置
CN111818127A (zh) 数据同步方法及装置
US20040128006A1 (en) Computer system for realtime and non-realtime programs
US20220376806A1 (en) Control system, communication control method of control system, and control device
EP3767407B1 (en) Field bus system diagnosis using propagation delay measurements
KR20140014918A (ko) 이더넷 통신 시스템 및 시간 동기화 방법
Luckinger et al. AUTOSAR-compliant clock synchronization over CAN using software timestamping
US11770235B2 (en) Time synchronization of controller
CN112462717B (zh) 一种基于EtherCAT的高精度多轴时钟同步方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant