CN111952294A - 半导体封装结构和其制造方法 - Google Patents

半导体封装结构和其制造方法 Download PDF

Info

Publication number
CN111952294A
CN111952294A CN201910628122.8A CN201910628122A CN111952294A CN 111952294 A CN111952294 A CN 111952294A CN 201910628122 A CN201910628122 A CN 201910628122A CN 111952294 A CN111952294 A CN 111952294A
Authority
CN
China
Prior art keywords
socket
semiconductor
wafer level
wafer
recessed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910628122.8A
Other languages
English (en)
Inventor
吕美如
陈纪翰
杨宗谕
杨佩蓉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN111952294A publication Critical patent/CN111952294A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/381—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres
    • G02B6/3825—Dismountable connectors, i.e. comprising plugs of the ferrule type, e.g. fibre ends embedded in ferrules, connecting a pair of fibres with an intermediate part, e.g. adapter, receptacle, linking two plugs
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/38—Mechanical coupling means having fibre to fibre mating means
    • G02B6/3807—Dismountable connectors, i.e. comprising plugs
    • G02B6/3897—Connectors fixed to housings, casing, frames or circuit boards
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本公开提供一种半导体模块，其包含光子集成电路和插座。所述光子集成电路包含衬底、安置于所述衬底上的波导，以及在所述衬底中且具有第一宽度的凹进部分。所述插座接合到所述衬底的顶部表面，且与所述凹进部分对准。所述插座和所述凹进部分共同形成腔，且所述插座具有大于第一宽度的第二宽度。还公开一种用于制造所述半导体模块的方法。

Description

半导体封装结构和其制造方法
技术领域
本发明涉及具有光学互连的半导体封装结构。
背景技术
光学通信产品，包含但不限于光学收发器或光学引擎，是从硅光子技术开发的。挑战之一是将光学信号从硅光子芯片的波导耦合到光纤。归因于芯片上的波导(例如硅波导，220nm*450nm)与光纤(例如单模光纤，直径9微米)之间的大小失配，通常发生光 损失并导致信号衰减。因此，如何将光学信号从波导更好地耦合到光纤，且同时提高生 产通过量并节约成本具有基本的重要性。
发明内容
在一些实施例中，本公开提供一种晶片级半导体封装结构，其包含具有多个芯片区 域的半导体晶片。所述芯片区域中的一者包含在半导体晶片中且具有第一宽度的凹进部 分；接合到所述半导体晶片的顶部表面且与所述凹进部分对准的插座。所述插座和所述凹进部分共同形成腔，且所述插座具有第二宽度。所述第二宽度大于所述第一宽度。
在一些实施例中，本公开提供一种半导体模块，其包含光子集成电路和插座。所述光子集成电路包含衬底、安置于所述衬底上的波导，以及在所述衬底中且具有第一宽度 的凹进部分。所述插座接合到所述衬底的顶部表面，且与所述凹进部分对准。所述插座 和所述凹进部分共同形成腔，且所述插座具有大于第一宽度的第二宽度。
在一些实施例中，本公开提供一种用于制造半导体模块的方法。所述方法包含：(1) 提供具有多个芯片区域的半导体晶片，所述芯片区域中的一者具有波导；(2)在半导体晶 片中形成凹进部分，以及(3)将插座接合到半导体晶片并上覆凹进部分。所述插座和所述 凹进部分共同形成腔，且所述波导暴露于所述腔。
附图说明
当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可能未按比例绘制。实际上，为了论述清晰起见，可任意增大或减小各种特征的尺 寸。
图1说明根据本公开的一些实施例的半导体模块的俯视图。
图2说明根据本公开的一些实施例的半导体晶片的俯视图和所述半导体晶片上的芯 片区域的放大横截面图。
图3说明根据本公开的一些实施例的沿光学路径具有光学元件的光学路径。
图4说明根据本公开的一些实施例的接合到半导体衬底的插座的透视图。
图5A、图5B、图5C和图5D说明根据本公开的一些实施例的插座的各种透视图。
图6说明根据本公开的一些实施例的芯片区域和光学互连的透视图。
图7A、图7B、图7C和图7D说明根据本公开的一些实施例的插座、套管和底层芯 片区域的横截面视图。
图8A、图8B、图8C、图8D、图8E、图8F、图8G说明根据本公开的一些实施例 的在各种制造操作期间的半导体模块的横截面视图。
图9A和图9B说明根据本公开的一些实施例的具有微透镜阵列的插座和具有光纤阵 列的套管的透视图。
图10A说明根据本公开的一些实施例的具有微透镜阵列的插座、具有光纤阵列的套 管以及底层芯片区域的透视图。
图10B、图10C和图10D说明根据本公开的一些实施例的具有微透镜阵列的插座的各种透视图。
具体实施方式
贯穿图式和详细描述使用共同参考标号来指示相同或类似组件。根据结合附图进行 的以下详细描述将容易地理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、 “侧”、“较高”“较低”、“上部”、“之上”、“之下”等，以用于定向如相关联图中所示的 组件。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的 实际实施方案可以任何定向或方式在空间上布置，前提是本公开的实施例的优点不会因 这类布置而有偏差。
对于具有波导边缘耦合设置的光子IC，波导与光纤之间的耦合可仅在裸片级封装处 进行，也就是说，在将每一光子IC从所制造的晶片分离之后，光纤接着可从所分离的 光子IC的边缘，与每一所分离的光子IC的波导对准。换句话说，在晶片级将光纤集成 到波导受边缘耦合的性质限制。因此，因为此原因以及其它原因，光子IC的生产通过 量可受阻。
在裸片级封装期间，光子IC中的光纤和波导通过被称为主动对准的操作对准，以便最大化耦合效率。在主动对准期间，光源必须接通，且通常在监视耦合效率时移动光 纤。效率的优化是通过微调光纤位置以及监视光学信号。主动对准是耗时的，且具有高 操作难度。因为此原因以及其它原因，光子IC的生产通过量可受阻。
本公开提供一种包含套管和插座的光学连接器。所述套管与光纤连接，且所述插座 与光子IC连接，并准备将光学信号从波导耦合到套管。所述插座可包含透镜或透镜阵列，以使来自波导和反射器的光束准直来更改光束方向，使得所述光束将接着进入套管 和光纤。所述插座可在晶片级接合到光子IC，以便改进生产通过量。
参看图1，图1说明根据本公开的一些实施例的半导体模块10的俯视图。半导体模块10可充当光学发射器和/或光学接收器。在一些实施例中，半导体模块10可包含与第 二集成电路(IC)110(其可为电子IC)集成的第一IC 100(其可为光子IC)。在一些实施例中，从俯视图角度来看，光子IC的面积比电子IC大。电子IC可包含有源半导体装置和无 源电路组件两者，以及以电路关系互连有源半导体装置和无源电路组件以执行所要的子 电路控制功能的导电路径。光子IC可包含单个衬底上的电路中的光子装置的组合以实 现所要功能。举例来说，光子IC可在单个衬底上包含激光器130、接收器、波导100a、 检测器、半导体光学放大器(SOA)、光栅，以及其它有源和无源半导体光学装置。半导 体模块10的光子IC100可进一步连接到由光纤阵列150形成的外部光学信道。在一些 实施例中，半导体模块10可为光子引擎。
图2说明根据本公开的一些实施例的半导体晶片20的俯视图和所述半导体晶片20上的芯片区域201的放大横截面图201'。半导体晶片20可包含100mm、150mm、200mm、 300mm、450mm的直径，且可由半导体材料组成，包含(但不限于)硅、锗、硅锗和III-V 材料，例如InP、GaAs、GaSb等。半导体晶片20可包含多个芯片区域201，其中的每 一者可包含第一IC100，如图1中所描述。半导体晶片20上的邻近芯片区域201通过 单分区(例如裸片锯道)分开。
芯片区域中的一者的放大横截面图201'包含半导体晶片100以及接合到半导体晶片 100的顶部表面20t的插座203。半导体晶片100具有凹进部分202R，其从顶部表面20t 延伸到半导体晶片100的底部表面20b。凹进部分202R的底部可位于半导体晶片100 中。如图2中所说明，凹进部分202R可拥有在凹进部分202R的底部测得的宽度W1。 插座203可包含与半导体晶片100的顶部表面20t连接的凸缘203F，且插座203与凹进 部分202R对准。插座203和凹进部分202R共同形成腔203，其经配置以更改光学路径 的方向。腔203包含凹进部分202R的空间，以及由插座203的凸缘203F形成的空间。 插座203可拥有在插座203的顶部测得的第二宽度W2。由于凸缘203F覆在半导体晶片 100之上，包封凹进部分202R，因此第二宽度W2大于第一宽度W1。
在一些实施例中，插座203上的通孔或203H允许插座203与半导体晶片100的顶 部表面20t上的对准标记203M对准，以便在晶片级操作期间，将插座203更好地对准 在芯片区域中的每一者上。
芯片区域201中的每一者可拥有光子IC，举例来说，波导205嵌入于半导体晶片100中，且在腔202C处暴露。在一些实施例中，插座203可包含安置于插座203的底 部表面203b处的准直器203C，其经配置以使来自波导205的进入腔202C的光束准直。 在一些实施例中，插座203进一步包含插座203的底部表面203b处的反射器203R，其 经配置以更改来自波导205的进入腔202C的光束的路径的方向。在一些实施例中，反 射器203R将光学路径从水平方向变换到垂直方向。本公开中的插座不限于图2的放大 横截面图201'中说明的配置。举例来说，将进一步论述在图5A到图5D、图7A到图7D 中示出的插座的其它实施例。
图3说明根据本公开的一些实施例的沿光学路径具有光学元件的光学路径。来自波 导305的光束300在过度束散之前，可由准直器303C捕获。准直器303C维持平行束， 其进入反射器303R，反射器更改光束300的方向。光束300接着进入第二准直器303C' 和光纤307。在一些实施例中，除了光纤307，其它光学元件可或可不完全集成在插座 300上，如图5A到图5D中将描述。在一些实施例中，仅第一准直器303C和/或第二准 直器303C'集成在插座300上，如图7A到图7D中将描述。
参看图4，图4说明根据本公开的一些实施例的接合到半导体衬底400的插座403的透视图。半导体衬底400可为从半导体晶片分割出的芯片区域中的一者。如先前描述， 插座403的凸缘403F与半导体衬底400接触或接合，从而形成容纳光学元件的腔，所 述光学元件例如为插座403的底部表面403b处的第一准直器403C。如图4中所示，第 一准直器403C安置于来自波导405(或渐细波导)的进入腔中的光束的光学路径上。光束 接着由反射器(未图示)反射，且进入安置于插座403的顶部表面403t处的第二准直器 403C'。在一些实施例中，归因于半导体晶片切割成个别芯片区域，半导体衬底400的凹 进部分402R从一侧暴露。如先前在图2中论述，凹进部分402R的第一宽度W1小于插 座403t的第二宽度W2。然而，在凹进部分402R的纵向方向上，凹进部分402R的第一 长度L1可大于插座403的第二长度L2。
图5A、图5B、图5C和图5D说明根据本公开的一些实施例的插座的各种透视图。 图5A是从下侧角度来看的插座503，示出在插座503的底部表面处的第一准直器503C 和反射器503R，以及在插座503的顶部表面处的第二准直器503C'。在一些实施例中， 反射器503R和第二准直器503C'可直接接触。在一些实施例中，气隙(未图示)可存在于 反射器503R与第二准直器503C'之间。在一些实施例中，充满折射率匹配油的空间可存 在于反射器503R与第二准直器503C'之间。图5B是从底部角度看的插座503，示出在 插座503的底部表面处的第一准直器503C和反射器503R。在一些实施例中，第一准直 器可为球透镜或微透镜阵列。在一些实施例中，反射器可为棱镜或棱镜阵列。图5C是 从顶部角度来看的插座503，示出第二准直器503C'。在一些实施例中，第二准直器503C' 可为球透镜或微透镜阵列。图5D是从一侧角度来看的插座503，示出半导体衬底500 中的凹进部分502R、由插座503和半导体衬底500共同形成的腔502C、第二准直器 503C'，以及正容纳在腔502C中的反射器503R。在一些实施例中，当波导位于半导体 衬底500的顶部表面上时，可根据光学元件(例如反射器和准直器)的尺寸来确定凹进部 分502R的深度。在一些实施例中，凹进部分502R的深度至少横向暴露嵌入于半导体衬 底500中的波导，使得光束可从波导进入腔。
参看图6，图6说明根据本公开的一些实施例的芯片区域601'和光学互连607的透视图。注意，光学互连607可包含插座603和运载光纤的可插拔元件608。省略插座603 的凸缘来示出例如准直器603C和反射器603R的光学元件。可在插座603上加工清孔， 来通过匹配半导体衬底600上的对准标记603M，使插孔插座603与凹进部分602R对准。 可插拔元件608在本公开中可称为套管。芯片区域601'可包含在半导体衬底600的表面 上的波导阵列605。为了与波导阵列605配对，插座603可包含具有微透镜阵列的准直 器603。插座上的反射器603R可为棱镜603R。在一些实施例中，插座603在与可插拔 元件608连接之前，接合到半导体衬底600。图6中说明的光学互连607示出可插拔元 件608通过插座603上的可接纳装置(未示出)插入到插座603中。所述可接纳装置设计 成通过易插入操作接纳运载光纤608'的套管。
图7A、图7B、图7C和图7D说明根据本公开的一些实施例的插座703、套管708 和底层芯片区域的横截面视图。类似于图3，从波导705出来的光束的光学路径通过反 射器和准直器，且接着进入光纤。
在图7A中，光束从波导705出来，且进入由半导体衬底700的凹进部分和插座703共同形成的腔。光束首先碰到半导体衬底700中的倾斜表面。所述倾斜表面可充当反射 器701R或镜，来将光束的方向从水平方向更改到垂直方向。如图7A中所示，可将反射 材料701'(例如电介质或金属)涂覆在所述倾斜表面上。在一些实施例中，倾斜表面的角 度可为45度。正反射的光束接着进入插座703上的准直器701C，例如球透镜或微透镜 阵列，且接着进入运载光纤708'的可插拔套管708。尽管图7A中未说明，但额外的球 透镜或微透镜阵列可集成在套管708中，以便在光束进入到光纤708'之前使所述光束准 直。
在图7B中，光束从波导705出来，且进入由半导体衬底700的凹进部分和插座703共同形成的腔。所述光束首先碰到半导体衬底700中的弯曲表面。所述弯曲表面可充当 反射器701R或镜，来将光束的方向从水平方向更改到垂直方向。与图7A中说明的倾斜 表面相比，弯曲表面还可充当聚焦装置，其在光束进入到准直器701C之前，进一步减 小光束的宽度。如图7B中所示，可将反射材料701'(例如电介质或金属)涂覆在所述弯 曲表面上。正反射的光束接着进入插座703上的准直器701C，例如球透镜或微透镜阵 列，且接着进入运载光纤708'的可插拔套管708。尽管图7B中未说明，但额外的球透镜 或微透镜阵列可集成在套管708中，以便在光束进入到光纤708'之前使所述光束准直。
在图7C中，光束从波导705出来，且进入由半导体衬底700的凹进部分和插座703共同形成的腔。光束首先碰到半导体衬底700中的倾斜表面。所述倾斜表面可充当反射 器701R或镜，来将光束的方向从水平方向更改到垂直方向。除倾斜表面之外，还在半 导体衬底700中加工与倾斜表面连接的水平表面。水平表面的设计是为了容纳足够的光 学路径长度，以便将光束扩大到所期望的等级。如图7C中所示，可将反射材料701'(例 如电介质或金属)涂覆在所述倾斜表面上。在一些实施例中，倾斜表面的角度可为45度 或54.7度。正反射的光束接着进入插座703上的第一准直器701C，例如球透镜或微透 镜阵列，且接着进入插座703的第二准直器701C'，例如球透镜或微透镜阵列。注意， 第二准直器701C'可不与第一准直器701C对准。从第二准直器701C'出来的光束接着可 进入运载光纤708'的可插拔套管708。尽管图7C中未说明，但额外的球透镜或微透镜阵 列可集成在套管708中，以便在光束进入到光纤708'之前使所述光束准直。
图7D大体上与图7C相同，除了第二准直器701C'可与第一准直器701C对准。在 图7A到图7D中，可在插座703与半导体衬底700接合期间，在插座703上加工孔703H 作为对准手段。
图8A、图8B、图8C、图8D、图8E、图8F、图8G说明根据本公开的一些实施例 的在各种制造操作期间的半导体模块的横截面视图。图8A到图8E是晶片级操作。在图 8A中，半导体晶片200'具备多个芯片区域，例如201A和201B是两个邻近芯片区域。 芯片区域201A和201B中的每一者可包含一或多个波导205。在一些实施例中，波导205 可嵌入在半导体晶片200'下方。在一些实施例中，波导205可形成于半导体晶片200'的 顶部表面上。在图8B中，凹进部分202R通过晶片级操作形成于芯片区域201A和201B 中的每一者中。在一些实施例中，可通过硅蚀刻技术形成凹进部分202R，使得可在所 述实施例的一些实施例中观察到特定蚀刻角度，例如54.7。凹进部分202R的蚀刻轮廓 可不限于具有特定蚀刻角度的倾斜表面，也可在蚀刻操作期间通过合适的光刻操作形成 水平轮廓。整合水平轮廓和倾斜轮廓以容纳足够的光学路径长度，以便将光束扩大到所 期望的等级。然而，先前描述的图7A到图7D中所示的其它凹进部分轮廓也可通过合 适的蚀刻操作形成。
在图8C中，可将反射材料701'涂覆在凹进部分202R的底部上，包含图8C中所示 的倾斜表面和水平表面，以及本公开的图7B中所示的弯曲表面。反射材料701'的沉积 可包含具有覆盖不指定形成电介质材料的区域的保护层的电介质沉积。电介质可包含低 折射率材料或拥有所要光束反射特性的材料。在图8D中，具有一或多个孔203H的插 座203可通过接合操作接合到半导体晶片200'。通过经由插座203中的每一者上的一或 多个孔203H推测半导体晶片200'的表面上的对准标记来进行对准操作。本公开中的对 准操作并不需要接通光源，且可被称为被动对准。在接合操作期间，可在插座203的凸 缘203F的底部与半导体晶片200'的顶部表面之间施加粘合剂或金属层。粘合剂可包含 UV粘合剂或热粘合剂。在将插座203接合到半导体晶片200'之后，腔202C可由插座 203和凹进部分202R共同界定。波导205横向暴露于腔202C。
在图8E中，在将半导体晶片200'上的所述多个芯片区域单分之前，进行晶片级测试操作。晶片级测试操作可包含光学/光学测试、光学/电气测试，或电气/光学测试。例 如光纤等额外光学元件可在晶片级测试操作期间临时耦合到插座203。测试结果允许选 择已知良好封装(KGP)来继续进行后续封装操作。如图8E中所示的晶片级产品可为根据 市场需要而商业化的最终产物。
在图8F中，半导体晶片200'通过芯片区域之间的边界单分，且于是获得多个半导体芯片，如图8F所示。选择KGP来继续进行与运载一或多个光纤803的可插拔套管801 的集成。注意，插座203包含可接纳装置，其设计成可插拔套管801的几何对应物。通 过对插座203和套管801使用几何限制，可用简单的插入组合件来完成光纤与先前描述 的光学路径的对准而无进一步主动对准，也就是说，接通光源以便通过移动光学组件来 微调光耦合效率。
图9A和图9B说明根据本公开的一些实施例的具有微透镜阵列的插座203和具有光纤阵列803的套管801的透视图。在图9A中，如先前论述，插座203上的准直器203C 可为球透镜或微透镜阵列。当插座203具有接纳多个波导的第二宽度W2时，准直器203C 可包含微透镜阵列。插座203上的可接纳装置901可相应地拥有跨第二宽度W2的方向 的细长形状。在图9B中，可插拔套管801可与插座203上的可接纳装置901的形状匹 配。可接纳装置901设计成可插拔套管801的几何对应物。通过对插座203和套管801 使用几何限制，可用简单的插入组合件来完成光纤阵列与先前描述的光学路径的对准而 无进一步主动对准，也就是说，接通光源以便通过移动光学组件来微调光耦合效率。
参看图10A，图10A说明根据本公开的一些实施例的具有微透镜阵列1003C'、光纤阵列1003和底层半导体衬底200的插座203的透视图。在图10A中，波导阵列1005位 于半导体衬底200上。波导阵列105所承载的光学信号进入由插座203和半导体衬底200 的凹进部分(未图示)共同形成的腔。插座203下方的第一准直器将扩大的光束减少为一 束光，接着平行光束由反射器(未图示)反射，并进入插座203之上的第二准直器1003C'。 光纤阵列1003可位于第二准直器1003C'之上，且接纳从第二准直器1003C'出来的光束。 在一些实施例中，通过具有几何学上与插座203的可接纳装置匹配的套管，光纤阵列1003 可容易地与第二准直器1003C'对准，如先前在图9B中描述。
图10B、图10C和图10D说明根据本公开的一些实施例的具有微透镜阵列1003C' 的插座203的各种透视图。图10B示出插座203的侧视图。第一准直器1003C和第二准 直器1003C'可被视为两者都是微透镜阵列。在一些实施例中，第一准直器1003C的位置 处的微透镜的数目大体上与第二准直器1003C'的位置处的微透镜的数目相同。在一些实 施例中，可在套管而不是插座203中设计第二准直器1003C'。图10C示出插座203的俯 视图。可在图10C中观看第二准直器1003C'的位置处的微透镜阵列。图10D示出插座 203的仰视图。可在图10D中观看第一准直器1003C和反射器1003R'的位置处的微透镜 阵列。
如本文中所使用且不另外定义，术语“大体上”、“大体”、“大致”以及“约”用于 描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发 生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可 涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、 小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于 ±0.1％、或小于或等于±0.05％。术语“大体上共面”可指两个表面在数微米内处于沿同 一平面，例如在40μm内、30μm内、20μm内、10μm内或1μm内处于沿同一平面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件 可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个 中间组件位于前一组件与后一组件之间的情况。
虽然已参考本发明的特定实施例描述并说明了本发明，但这些描述和说明并非限制 性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。图解可能未必按比例绘制。归因 于制造工艺和公差，本公开中的图式描绘与实际设备之间可存在区别。可存在并未特定 说明的本公开的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可做出 修改，以使特定情形、材料、物质组成、方法或工艺适应于本发明的目标、精神以及范 围。所有此类修改既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按 特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、 细分或重新排序这些操作以形成等效方法。因此，除非在本文中特定指示，否则操作的 次序和分组并非限制性的。

Claims (20)

1.一种晶片级半导体封装结构，其包括：
半导体晶片，其具有多个芯片区域，所述芯片区域中的一者包括：
凹进部分，其在所述半导体晶片中，且具有第一宽度；
插座，其接合到所述半导体晶片的顶部表面且与所述凹进部分对准，所述插座和所述凹进部分共同形成腔，且所述插座具有第二宽度，
其中所述第二宽度大于所述第一宽度。
2.根据权利要求1所述的晶片级半导体封装结构，其中邻近芯片区域通过单分区分离。
3.根据权利要求1所述的晶片级半导体封装结构，所述芯片区域中的一者进一步包括暴露于所述腔的波导。
4.根据权利要求3所述的晶片级半导体封装结构，其中所述插座包括准直器。
5.根据权利要求4所述的晶片级半导体封装结构，其中所述准直器安置于所述插座的底部表面和顶部表面处。
6.根据权利要求4所述的晶片级半导体封装结构，其中所述插座进一步包括反射器。
7.根据权利要求4所述的晶片级半导体封装结构，其中所述准直器包括微透镜或微透镜阵列。
8.根据权利要求6所述的晶片级半导体封装结构，其中所述反射器包括棱镜或棱镜阵列。
9.根据权利要求1所述的晶片级半导体封装结构，其中所述凹进部分包括弯曲表面或倾斜表面。
10.根据权利要求9所述的晶片级半导体封装结构，其中所述凹进部分包括所述弯曲表面或所述倾斜表面上的反射层。
11.根据权利要求1所述的晶片级半导体封装结构，其中所述插座包括孔，所述孔经配置以与所述半导体晶片的所述芯片区域中的一者中的标记对准。
12.一种半导体模块，其包括：
光子集成电路，其包括
衬底；
波导，其安置于所述衬底上；以及
凹进部分，其在所述衬底中，且具有第一宽度；
插座，其接合到所述衬底的顶部表面且与所述凹进部分对准，所述插座和所述凹进部分共同形成腔，且所述插座具有第二宽度，其中所述第二宽度大于所述第一宽度。
13.根据权利要求12所述的半导体模块，其中所述波导横向暴露于所述腔。
14.根据权利要求12所述的半导体模块，其中所述插座包括准直器。
15.根据权利要求14所述的半导体模块，其中所述插座进一步包括反射器。
16.根据权利要求12所述的半导体模块，其中所述凹进部分包括弯曲表面或倾斜表面。
17.根据权利要求12所述的半导体模块，其中所述插座包括孔，所述孔经配置以与所述衬底的所述顶部表面上的标记对准。
18.一种用于制造半导体模块的方法，其包括：
提供具有多个芯片区域的半导体晶片，所述芯片区域中的一者具有波导；
在所述半导体晶片中形成凹进部分；以及
将插座接合到所述半导体晶片并上覆所述凹进部分，所述插座和所述凹进部分共同形成腔，且所述波导暴露于所述腔。
19.根据权利要求18所述的方法，其中接合所述插座包括通过所述插座的孔将所述插座对准到所述半导体晶片的所述顶部表面上的对准标记。
20.根据权利要求18所述的方法，其进一步包括：
在接合所述插座之后，执行晶片级测试；以及
在所述晶片级测试之后，将所述半导体晶片单分成多个芯片。
CN201910628122.8A 2019-05-15 2019-07-12 半导体封装结构和其制造方法 Pending CN111952294A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/413,487 US10989885B2 (en) 2019-05-15 2019-05-15 Semiconductor package structure and method for manufacturing the same
US16/413,487 2019-05-15

Publications (1)

Publication Number Publication Date
CN111952294A true CN111952294A (zh) 2020-11-17

Family

ID=73228595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910628122.8A Pending CN111952294A (zh) 2019-05-15 2019-07-12 半导体封装结构和其制造方法

Country Status (2)

Country Link
US (1) US10989885B2 (zh)
CN (1) CN111952294A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230095039A1 (en) * 2021-09-17 2023-03-30 Intel Corporation Technologies for optical coupling to photonic integrated circuits
US11808988B2 (en) 2021-09-23 2023-11-07 Intel Corporation Method and device for fast, passive alignment in photonics assembly
CN116888517A (zh) * 2021-09-30 2023-10-13 住友大阪水泥股份有限公司 透镜单元、光波导器件及光发送装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3991220B2 (ja) * 2001-02-28 2007-10-17 日本電気株式会社 光学回路素子の製造方法
US6953291B2 (en) * 2003-06-30 2005-10-11 Finisar Corporation Compact package design for vertical cavity surface emitting laser array to optical fiber cable connection
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
JP5050361B2 (ja) * 2006-02-07 2012-10-17 富士ゼロックス株式会社 光コネクタ
TWI522668B (zh) * 2009-02-25 2016-02-21 Hitachi Chemical Co Ltd Optical waveguide and optical waveguide module
US9052460B2 (en) * 2011-12-27 2015-06-09 Neophotonics Corporation Integrated circuit coupling system with waveguide circuitry and method of manufacture thereof
US10180547B2 (en) * 2012-02-23 2019-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate
US9201200B2 (en) * 2012-07-26 2015-12-01 Tyco Electronics Corporation Optical assembly with diffractive optical element
US20140294339A1 (en) * 2013-03-27 2014-10-02 Mellanox Technologies Ltd. Compact optical fiber splitters
US9179541B1 (en) * 2014-07-10 2015-11-03 International Business Machines Corporation Surface-mount connector structure for embedded optical and electrical traces
WO2016122586A1 (en) * 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Optical modules
KR101744281B1 (ko) * 2015-02-13 2017-06-08 주식회사 우리로 광도파로 내부에 광경로 전환용 마이크로 거울을 내장한 광집적회로 및 그 제조방법
EP3091380B1 (en) * 2015-05-05 2021-07-07 Huawei Technologies Co., Ltd. Optical coupling arrangement
WO2017151416A2 (en) 2016-03-02 2017-09-08 Corning Optical Communications LLC Interposer assemblies and arrangements for coupling at least one optical fiber to at least one optoelectronic device
US10168494B2 (en) * 2016-11-30 2019-01-01 International Business Machines Corporation Off-axis micro-mirror arrays for optical coupling in polymer waveguides
US10025044B1 (en) * 2017-01-17 2018-07-17 International Business Machines Corporation Optical structure
US10168495B1 (en) * 2017-06-28 2019-01-01 Kyocera Corporation Optical waveguide and optical circuit board
US10914901B2 (en) * 2017-10-17 2021-02-09 International Business Machines Corporation Lateral mounting of optoelectronic chips on organic substrate
JP2019191277A (ja) * 2018-04-20 2019-10-31 富士通株式会社 光導波路基板、光導波路基板の製造方法、光導波路基板のリペア方法及び光機器
US11295994B2 (en) * 2018-07-20 2022-04-05 Ii-Vi Delaware, Inc. Wafer level testing of optical components

Also Published As

Publication number Publication date
US20200363594A1 (en) 2020-11-19
US10989885B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
CN108027480B (zh) 纤维到芯片的光耦合器
US5071213A (en) Optical coupler and method of making optical coupler
JP2752056B2 (ja) オプトエレクトロニックデバイスのアレイを光ファイバのアレイと整合する装置
US7703993B1 (en) Wafer level optoelectronic package with fiber side insertion
US7298941B2 (en) Optical coupling to IC chip
US10168497B2 (en) Self-alignment for apparatus comprising photonic device
US9958625B2 (en) Structured substrate for optical fiber alignment
US6838689B1 (en) Backside alignment and packaging of opto-electronic devices
CN111952294A (zh) 半导体封装结构和其制造方法
KR19980030121A (ko) 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
US11378751B2 (en) Laser patterned adapters with waveguides and etched connectors for low cost alignment of optics to chips
US8750660B2 (en) Integrated optical interconnect
US9869833B2 (en) Optical receiver using a photodetector with a self-aligned lens
US7218804B2 (en) Method and device for establishing an optical connection between an optoelectronic component and an optical waveguide
CN103797392A (zh) 具有共同倾斜表面的光学插入器
US5972232A (en) Micromirror for a hybrid optoelectronic integrated circuit, a method for manufacturing the same, a micromirror-photodetector assembly and an assembly of hybrid optoelectronic integrated circuit for receiving light
US20140029890A1 (en) Optical system with integrated photodetectors
US20100061418A1 (en) Mounting surface-emitting devices
US20230021029A1 (en) Wafer-level optoelectronic packaging
JP2024066122A (ja) 光デバイス
Baks et al. Silicon optical bench for high-speed optical subassemblies [optical receiver]
Reinker Wavelength division multiplexing using 3D interconnection structures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination