CN111951844A - 半导体装置的数据感测电路 - Google Patents

半导体装置的数据感测电路 Download PDF

Info

Publication number
CN111951844A
CN111951844A CN202010014527.5A CN202010014527A CN111951844A CN 111951844 A CN111951844 A CN 111951844A CN 202010014527 A CN202010014527 A CN 202010014527A CN 111951844 A CN111951844 A CN 111951844A
Authority
CN
China
Prior art keywords
data line
data
voltage
offset voltage
sensing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010014527.5A
Other languages
English (en)
Other versions
CN111951844B (zh
Inventor
尹珉镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111951844A publication Critical patent/CN111951844A/zh
Application granted granted Critical
Publication of CN111951844B publication Critical patent/CN111951844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H03K5/007—Base line stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

根据本公开，一种半导体装置的数据感测电路包括：感测部分，其被配置为感测并放大通过第一数据线和第二数据线之中的被激活的数据线提供的输入信号。数据感测电路还包括：偏移采样部分，其被配置为通过对第一数据线和第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压，并且被配置为将第二偏移电压储存到第一数据线和第二数据线之中的另一数据线的寄生电容中。

Description

半导体装置的数据感测电路
相关申请的交叉引用
本申请要求于2019年5月14日向韩国知识产权局提交的申请号为10-2019-0056323的韩国申请的优先权，其公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例涉及一种半导体电路，并且更具体地，涉及一种半导体装置的数据感测电路。
背景技术
半导体装置包括被配置为将储存在存储单元中的数据感测并放大的数据感测电路。由于可能是通过制造工艺的改变、具有低电压电平的电源电压的使用以及配置单位存储单元的电容器的电容的减小而引起的数据感测电路的感测裕度的减小，可能会导致操作性能劣化。
发明内容
本公开的各种示例性实施例可以提供一种能够增大感测裕度的半导体装置的数据感测电路。
在本公开的一个实施例中，一种半导体装置的数据感测电路可以包括感测部分，该感测部分被配置为感测并放大通过第一数据线和第二数据线之中的被激活的数据线提供的输入信号。数据感测电路还可以包括偏移采样部分，该偏移采样部分被配置为通过对所述第一数据线和第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压，并且被配置为将第二偏移电压储存到第一数据线和第二数据线之中的另一数据线的寄生电容中。
在本公开的一个实施例中，一种半导体装置的数据感测电路可以包括感测放大器，该感测放大器被配置为响应于多个控制信号，通过对第一数据线和第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压，将所述第二偏移电压储存到第一数据线和第二数据线之中的另一数据线中，并控制所述第一偏移电压和所述第二偏移电压，使得所述第一偏移电压被所述第二偏移电压抵消。数据感测电路还可以包括感测放大器控制电路，该感测放大器控制电路被配置为响应于激活信息来产生所述多个控制信号，所述激活信息限定了第一数据线和第二数据线之中的要被激活的一个数据线。
附图说明
结合附图来描述特征、方面和实施例，其中：
图1是示出根据本公开的实施例的数据感测电路的配置的示意图；
图2是示出图1所示的感测放大器的配置的示意图；
图3是示出根据本公开的实施例的数据感测电路的操作的时序图；
图4A、图4B、图4C和图4D是示出根据图3的各个操作区段的电路连接状态的示意图；
图5是示出根据本公开的实施例的数据感测电路的操作的时序图；以及
图6A、图6B、图6C和图6D是示出根据图5的各个操作区段的电路连接状态的示意图。
具体实施方式
在下文中，下面通过各种实施例参考附图来描述根据本公开的半导体装置。
图1是示出根据本公开的实施例的数据感测电路的配置的示意图。
参考图1，根据本公开的实施例的数据感测电路100可以包括感测放大器200和感测放大器控制电路500。
感测放大器200可以响应于多个控制信号CTRL而将第一数据线和第二数据线预充电到预充电电压VBLP的电平。
响应于多个控制信号CTRL，感测放大器200可以通过对第一数据线和第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压；将第二偏移电压储存到第一数据线和第二数据线之中的另一数据线中；以及控制第一偏移电压和第二偏移电压，使得在感测并放大被激活的数据线的操作期间，第一偏移电压被第二偏移电压抵消。
第一数据线和第二数据线可以是在半导体装置内所利用的各种数据线之中的数据线。本公开的实施例示例了分别与单位存储块11和12耦接的位线作为第一数据线和第二数据线。
在下文中，与单位存储块11和12电耦接的位线分别被称为第一位线BLT和第二位线BLB。
单位存储块11可以是在整个存储区域内彼此区分的单位区域之中的一个单位区域。
多个字线WL和多个第一位线BLT可以设置在单位存储块11内。单位存储块11可以包括电耦接至多个字线WL和多个第一位线BLT的存储单元MC。
单位存储块12可以具有与单位存储块11相同的配置。
感测放大器控制电路500可以响应于激活信息INF_ACT而产生多个控制信号CTRL。
激活信息INF_ACT可以包括能够限定第一数据线和第二数据线之中的要被激活的一个数据线的信息。即，激活信息INF_ACT可以包括能够限定单位存储块11和12之中的被激活的一个单位存储块的信息。例如，激活信息INF_ACT可以包括地址信号和/或被解码的激活命令等等。
感测放大器控制电路500可以响应于激活信息INF_ACT而独立地控制多个控制信号CTRL中的每个的激活/去激活定时，稍后将参考下面的附图(例如，图3和图5)进行描述。
图2是示出图1所示的感测放大器的配置的示意图。
参考图2，感测放大器200可以包括感测部分和偏移采样部分。
从感测放大器控制电路500提供的多个控制信号CTRL可以包括信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB。
感测部分可以感测并放大通过第一位线BLT和第二位线BLB之中的被激活的一个位线提供的输入信号。
感测部分可以包括第一开关元件201至第五开关元件205。
第一开关元件201可以在其源极处电耦接到第一电压VRTO的节点，并且可以在其漏极处电耦接到第一节点N1。
第二开关元件202可以在其源极处电耦接到第一电压VRTO的节点，并且可以在其漏极处电耦接到第二节点N2。
第三开关元件203可以在其漏极处电耦接到第二电压VSB的节点；可以在其源极处电耦接到第一节点N1；以及可以在其栅极处电耦接到第三节点N3，所述第三节点N3与第一位线BLT电耦接。
第四开关元件204可以在其漏极处电耦接到第二电压VSB的节点；可以在其源极处电耦接到第二节点N2；以及可以在其栅极处电耦接到第四节点N4，所述第四节点N4与第二位线BLB电耦接。
第五开关元件205可以在其漏极处电耦接到第五节点N5，所述第五节点N5设置在第二节点N2与第四开关元件204的源极之间；可以在其源极处电耦接到预充电电压VBLP的节点；并且可以在其栅极处接收多个控制信号CTRL之中的信号BLEQ。
偏移采样部分可以通过对第一位线BLT和第二位线BLB之中的要被激活的一个位线的第一偏移电压进行采样来产生第二偏移电压；将第二偏移电压储存到第一位线BLT和第二位线BLB之中的另一位线的寄生电容中；以及控制第一偏移电压和第二偏移电压，使得在感测并放大被激活的数据线的操作期间，第一偏移电压被第二偏移电压抵消。
偏移采样部分可以包括第六开关元件至第十二开关元件211、212、221、222、223、231和232。
第六开关元件211可以在其源极处电耦接到第六节点N6，所述第六节点N6设置在第一节点N1与第三开关元件203的源极之间；可以在其漏极处电耦接到第四节点N4；以及可以在其栅极处接收多个控制信号CTRL之中的信号SAON。
第七开关元件212可以在其源极处电耦接到第七节点N7，所述第七节点N7设置在第二节点N2与第四开关元件204的源极之间；可以在其漏极处电耦接到第三节点N3；以及可以在其栅极处接收多个控制信号CTRL之中的信号SAON。
第八开关元件221可以在其源极处电耦接到第一开关元件201的栅极；可以在其漏极处电耦接到第二开关元件202的栅极；以及可以在其栅极处接收多个控制信号CTRL之中的信号SAOP。
第九开关元件222可以在其源极处电耦接到第一节点N1；可以在其漏极处电耦接到第二开关元件202的栅极；以及可以在其栅极处接收多个控制信号CTRL之中的信号PMBLT。
第十开关元件223可以在其源极处电耦接到第二节点N2；可以在其漏极处电耦接到第一开关元件201的栅极；以及可以在其栅极处接收多个控制信号CTRL之中的信号PMBLB。
第十一开关元件231可以在其源极处电耦接到第三节点N3；可以在其漏极处电耦接到第六节点N6；以及可以在其栅极处接收多个控制信号CTRL之中的信号FBBLT。
第十二开关元件232可以在其源极处电耦接到第四节点N4；可以在其漏极处电耦接到第七节点N7；以及可以在其栅极处接收多个控制信号CTRL之中的信号FBBLB。
在图2中，第一寄生电容CBLT可能不是物理电路，而是等效电路，其表示第一位线BLT自身寄生的电容；并且第二寄生电容CBLB可能不是物理电路，而是等效电路，其表示第二位线BLB自身寄生的电容。
图3是示出根据本公开的实施例的数据感测电路的操作的时序图；以及图4A至图4D是示出在根据本公开的实施例的数据感测电路内针对各个操作区段的电路连接状态的示意图。
根据本公开的实施例，数据感测电路100的整个操作可以被划分为多个区段，例如，均衡区段Equalization、偏移采样区段Offset sampling、电荷共享区段Chargesharing以及感测/放大区段SAoperation。
感测放大器控制电路500可以响应于激活信息INF_ACT而将多个控制信号CTRL中的每个的激活/去激活定时控制为在整个区段内具有不同的值。
在感测/放大区段SAoperation之后，可以再次开始均衡区段Equalization，以便在感测/放大区段SAoperation之后来感测数据。
图3示出了当在图1所示的单位存储块11和12之中的单位存储块11被激活时(即，当第一位线BLT被激活时)在各个区段内的多个控制信号CTRL的变化。在下文中，将参考图3至图4D描述根据本公开的实施例的数据感测电路100的操作。
当第一位线BLT被激活时，被去激活的第二位线BLB可以用作参考，以感测并放大第一位线BLT的电压电平。
在下文中，将参考图3和图4A描述均衡区段Equalization。
在均衡区段Equalization内，所有信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB可以具有高电平。
因为所有信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB都具有高电平，所以第三开关元件203和第六开关元件至第十二开关元件211、212、221、222、223、231和232可以被接通；因此，第一电压VRTO和第二电压VSB可以具有与预充电电压VBLP相同的电压电平。
另外，第一位线BLT的电压电平(在下文中，称为第一数据线电压VBLT)和第二位线BLB的电压电平(在下文中，称为第二数据线电压VBLB)可以与预充电电压VBLP相同。
然而，第一数据线电压VBLT和第二数据线电压VBLB中的每个数据线电压可以与第三开关元件203的栅极的输入电压IN具有与第一偏移电压VOS相对应的电压电平差。
第一偏移电压VOS可以取决于各种因素，诸如制造工艺的改变、具有低电压电平的电源电压的使用以及配置单位存储单元的电容器的电容的减小。
在下文中，将参考图3和图4B描述偏移采样区段Offset sampling。
在偏移采样区段Offset sampling内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLT、FBBLB和SAOP中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
因为信号PMBLT、FBBLB和SAOP中的每个信号都具有高电平，所以第八开关元件221、第九开关元件222和第十二开关元件232可以被接通；并且第六开关元件211、第七开关元件212、第十开关元件223和第十一开关元件231可以被关断。
第一数据线电压VBLT可以具有与预充电电压VBLP相同的电压电平；以及输入电压IN可以具有与预充电电压VBLP的电压电平和第一偏移电压VOS的电压电平之和相对应的电压电平。
当第八开关元件221、第九开关元件222和第十二开关元件232被接通时，感测放大器200可以作为单端放大器来操作，并且与被去激活的第二位线BLB电耦接的第四节点N4可以是单端放大器的输出节点。
由于与被去激活的第二位线BLB电耦接的第四节点N4成为单端放大器的输出节点，因此第二数据线电压VBLB可以具有与预充电电压VBLP和第一偏移电压VOS之和相对应的电压电平。
第二位线BLB的第二寄生电容CBLB可以储存与第二数据线电压VBLB和第一数据线电压VBLT之间的电压差相对应的电压，即，与第一偏移电压VOS相对应的电压。
这里，储存在第二寄生电容CBLB中的电压被称为第二偏移电压。
在上述的均衡区段Equalization和偏移采样区段Offset sampling内，单位存储块11和12的字线均可以被去激活。
在下文中，将参考图3和图4C描述电荷共享区段Charge sharing。
在电荷共享区段Charge sharing内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLT和SAOP中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
在电荷共享区段Charge sharing内，字线WLa可以变为被激活，并且因此电耦接到字线WLa的存储单元的电容器CMC的电压和衬底电压VCP可以被施加到感测放大器200。
因为信号PMBLT和SAOP中的每个信号都具有高电平，所以第八开关元件221和第九开关元件222可以被接通；并且第六开关元件211、第七开关元件212、第十开关元件223、第十一开关元件231和第十二开关元件232可以被关断。
通过电荷共享操作，第一数据线电压VBLT可以由于预充电电压VBLP而改变量“ΔV”，并且输入电压IN可以具有与预充电电压VBLP、“ΔV”和第一偏移电压VOS之和相对应的电压电平。
由于在偏移采样区段Offset sampling期间储存的第二偏移电压，第二数据线电压VBLB可以具有与预充电电压VBLP和第一偏移电压VOS之和相对应的电压电平。
因此，包括在输入电压IN中的第一偏移电压VOS可以被包括在第二数据线电压VBLB中的第二偏移电压抵消。
在下文中，将参考图3和图4D描述感测/放大区段SA operation。
在感测/放大区段SAoperation内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLT、PMBLB和SAON中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
在感测/放大区段SAoperation内，因为字线WLa可以保持被激活并且信号PMBLT、PMBLB和SAON中的每个信号可以具有高电平，因此第六开关元件211、第七开关元件212、第九开关元件222和第十开关元件223可以被接通；而第八开关元件221、第十一开关元件231和第十二开关元件232可以被关断。
通过放大由先前的电荷共享操作产生的“ΔV”，感测放大器200可以将输入电压IN和第二数据线电压VBLB之中的一个电压改变为第一电压VRTO的电压电平，并且可以将输入电压IN和第二数据线电压VBLB之中的另一电压改变为第二电压VSB的电压电平。
这里，在上述电荷共享操作期间抵消了偏移电压，因此，当与存在偏移电压的情况相比时，感测/放大操作中的感测裕度可以急剧增大。
图5是示出根据本公开的实施例的数据感测电路的操作的时序图；以及图6A至图6D是示出针对根据图5的各个操作区段的电路连接状态的示意图。
图5示出了当在图1中所示的单位存储块11和12之中的单位存储块12被激活时(即，当第二位线BLB被激活时)在各个区段内的多个控制信号CTRL的变化。
当将图5与图3进行比较时，图5所示的实施例与图3所示的实施例不同之处在于：第一位线BLT的第一寄生电容CBLT可以在偏移采样区段Offset sampling期间储存与第二数据线电压VBLB和第一数据线电压VBLT之间的电压差相对应的电压，即，与第一偏移电压VOS相对应的电压；并且包括在输入电压IN中的偏移电压可以在电荷共享区段Chargesharing期间被储存在第一寄生电容CBLT中的偏移电压抵消。
为了调整感测放大器200的电路配置以执行上述操作，感测放大器控制电路500可以产生图5所示的控制信号。
在下文中，将参考图5至图6D描述根据本公开的实施例的数据感测电路100的操作。
当第二位线BLB被激活时，被去激活的第一位线BLT可以被用作参考以感测并放大第二位线BLB的电压电平。
在下文中，将参考图5和图6A描述均衡区段Equalization。
在均衡区段Equalization内，所有信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB可以具有高电平。
因为所有信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB都具有高电平，所以第三开关元件203和第六开关元件至第十二开关元件211、212、221、222、223、231和232可以被接通；并且因此，第一电压VRTO和第二电压VSB可以具有与预充电电压VBLP相同的电压电平。
此外，第一数据线电压VBLT和第二数据线电压VBLB可以与预充电电压VBLP相同。
然而，第一数据线电压VBLT和第二数据线电压VBLB中的每个可以与第四开关元件204的栅极的输入电压IN具有与第一偏移电压VOS相对应的电压差。
第一偏移电压VOS可以取决于各种因素，诸如制造工艺的改变、具有低电压电平的电源电压的使用以及配置单位存储单元的电容器的电容的减小。
在下文中，将参考图5和图6B描述偏移采样区段Offset sampling。
在偏移采样区段Offset sampling内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLB、FBBLT和SAOP中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
因为信号PMBLB、FBBLT和SAOP中的每个信号都具有高电平，所以第八开关元件221、第十开关元件223和第十一开关元件231可以被接通；而第六开关元件211、第七开关元件212、第九开关元件222和第十二开关元件232可以被关断。
第一数据线电压VBLT可以具有与预充电电压VBLP相同的电压电平；并且输入电压IN可以具有与预充电电压VBLP的电压电平和第一偏移电压VOS的电压电平之和相对应的电压电平。
当第八开关元件221、第十开关元件223和第十一开关元件231被接通时，感测放大器200可以作为单端放大器来操作，并且与被去激活的第一位线BLT电耦接的第三节点N3可以是单端放大器的输出节点。
由于与被去激活的第一位线BLT电耦接的第三节点N3成为单端放大器的输出节点，因此第一数据线电压VBLT可以具有与预充电电压VBLP和第一偏移电压VOS之和相对应的电压电平。
第一位线BLT的第一寄生电容CBLT可以储存与第二数据线电压VBLB和第一数据线电压VBLT之间的电压差相对应的电压，即，与第一偏移电压VOS相对应的电压。
这里，储存在第一寄生电容CBLT中的电压被称为第二偏移电压。
在上述的均衡区段Equalization和偏移采样区段Offset sampling内，单位存储块11和12的字线均可以被去激活。
在下文中，将参考图5和图6C描述电荷共享区段Charge Sharing。
在电荷共享区段Charge sharing内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLB和SAOP中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
在电荷共享区段Charge sharing内，字线WLb可以变为被激活，并且因此电耦接到字线WLb的存储单元的电容器CMC的电压和衬底电压VCP可以被施加到感测放大器200。
因为信号PMBLB和SAOP中的每个信号都具有高电平，所以第八开关元件221和第十开关元件223可以被接通；而第六开关元件211、第七开关元件212、第九开关元件222、第十一开关元件231和第十二开关元件232可以被关断。
通过电荷共享操作，第二数据线电压VBLB可以由于预充电电压VBLP而改变量“ΔV”，并且输入电压IN可以具有与预充电电压VBLP、“ΔV”和第一偏移电压VOS之和相对应的电压电平。
由于在偏移采样区段Offset sampling期间储存的第二偏移电压，第一数据线电压VBLT可以具有与预充电电压VBLP和第一偏移电压VOS之和相对应的电压电平。
因此，包括在输入电压IN中的第一偏移电压VOS可以被包括在第一数据线电压VBLT中的第二偏移电压抵消。
在下文中，将参考图5和图6D描述感测/放大区段SA operation。
在感测/放大区段SAoperation内，在信号BLEQ、SAON、SAOP、PMBLT、PMBLB、FBBLT和FBBLB之中，信号PMBLT、PMBLB和SAON中的每个信号可以具有高电平，而其他信号中的每个信号可以具有低电平。
在感测/放大区段SA operation内，因为字线WLb可以保持被激活并且信号PMBLT、PMBLB和SAON中的每个信号可以具有高电平，所以第六开关元件211、第七开关元件212、第九开关元件222和第十开关元件223可以被接通；而第八开关元件221、第十一开关元件231和第十二开关元件232可以被关断。
通过放大由先前的电荷共享操作产生的“ΔV”，感测放大器200可以将输入电压IN和第一数据线电压VBLT之中的一个电压改变为第一电压VRTO的电压电平，并且可以将输入电压IN和第一数据线电压VBLT之中的另一电压改变为第二电压VSB。
这里，在上述电荷共享操作期间抵消了偏移电压，并且因此，当与存在偏移电压的情况相比时，在感测/放大操作中的感测裕度可以增大。
尽管上面已经描述了有限数量的可能实施例，但是本领域技术人员将理解，所呈现的实施例仅表示示例。因此，半导体装置的数据感测电路不应基于所描述的实施例而受到限制。而是，本文中所描述的半导体装置的数据感测电路仅应结合以上描述和附图而根据所附权利要求来考虑。

Claims (7)

1.一种半导体装置的数据感测电路，所述数据感测电路包括：
感测部分，其被配置为感测并放大通过第一数据线和第二数据线之中的被激活的数据线提供的输入信号；和
偏移采样部分，其被配置为：
通过对所述第一数据线和所述第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压；以及
将所述第二偏移电压储存到所述第一数据线和所述第二数据线之中的另一数据线的寄生电容中。
2.根据权利要求1所述的半导体装置的数据感测电路，其中，所述数据感测电路被配置为使得：在所述数据感测电路的电荷共享操作期间，所述第一偏移电压被所述第二偏移电压抵消。
3.根据权利要求1所述的半导体装置的数据感测电路，其中，所述第一数据线和所述第二数据线是分别与所述半导体装置的单位存储块之中的一个单位存储块和另一单位存储块电耦接的位线。
4.一种半导体装置的数据感测电路，所述数据感测电路包括：
感测放大器，其被配置为：响应于多个控制信号，
通过对第一数据线和第二数据线之中的要被激活的一个数据线的第一偏移电压进行采样来产生第二偏移电压；
将所述第二偏移电压储存到所述第一数据线和所述第二数据线之中的另一数据线中；以及
控制所述第一偏移电压和所述第二偏移电压，使得所述第一偏移电压被所述第二偏移电压抵消；和
感测放大器控制电路，其被配置为响应于激活信息而产生所述多个控制信号，所述激活信息限定了所述第一数据线和所述第二数据线之中的要被激活的一个数据线。
5.根据权利要求4所述的半导体装置的数据感测电路，其中，所述数据感测电路被配置为使得：在所述感测放大器的电荷共享操作期间，所述第一偏移电压被所述第二偏移电压抵消。
6.根据权利要求4所述的半导体装置的数据感测电路，其中，所述感测放大器包括：
感测部分，其被配置为感测并放大通过所述第一数据线和第二数据线之中的被激活的一个数据线提供的输入信号；和
偏移采样部分，其被配置为：
通过对所述第一偏移电压进行采样来产生所述第二偏移电压；以及
将所述第二偏移电压储存到所述第一数据线和所述第二数据线之中的另一数据线的寄生电容中。
7.根据权利要求4所述的半导体装置的数据感测电路，其中，所述第一数据线和所述第二数据线是分别与所述半导体装置的单位存储块之中的一个单位存储块和另一单位存储块电耦接的位线。
CN202010014527.5A 2019-05-14 2020-01-07 半导体装置的数据感测电路 Active CN111951844B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190056323A KR20200131550A (ko) 2019-05-14 2019-05-14 반도체 장치의 데이터 감지 회로
KR10-2019-0056323 2019-05-14

Publications (2)

Publication Number Publication Date
CN111951844A true CN111951844A (zh) 2020-11-17
CN111951844B CN111951844B (zh) 2023-11-21

Family

ID=73019658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010014527.5A Active CN111951844B (zh) 2019-05-14 2020-01-07 半导体装置的数据感测电路

Country Status (3)

Country Link
US (1) US10825488B1 (zh)
KR (1) KR20200131550A (zh)
CN (1) CN111951844B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112767975B (zh) * 2021-02-10 2022-04-12 长鑫存储技术有限公司 灵敏放大器及其控制方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235102A1 (en) * 2002-06-19 2003-12-25 Yangsung Joo Memory device with sense amp equilibration circuit
CN1604463A (zh) * 2003-10-02 2005-04-06 海力士半导体有限公司 差动放大器以及使用该差动放大器的位线读放大器
CN101026358A (zh) * 2006-02-24 2007-08-29 日本电气株式会社 偏移消除放大器和其控制方法、以及使用其的显示装置
CN104517566A (zh) * 2013-09-30 2015-04-15 硅工厂股份有限公司 显示装置的源极驱动器
US9099169B1 (en) * 2010-04-27 2015-08-04 Tagmatech, Llc Memory device and method thereof
CN107077880A (zh) * 2014-09-27 2017-08-18 高通股份有限公司 锁存器偏移抵消感测放大器
CN108257631A (zh) * 2016-12-28 2018-07-06 三星电子株式会社 具有偏移消除的读出放大器和存储器装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642846B2 (en) 2007-10-30 2010-01-05 Aptina Imaging Corporation Apparatuses and methods for providing offset compensation for operational amplifier
US9275702B2 (en) * 2013-11-29 2016-03-01 The Regents Of The University Of Michigan Memory circuitry including read voltage boost
KR101859121B1 (ko) 2016-12-16 2018-05-18 주식회사 센소니아 전류 오프셋을 보상하는 차동형 연산 증폭기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030235102A1 (en) * 2002-06-19 2003-12-25 Yangsung Joo Memory device with sense amp equilibration circuit
CN1604463A (zh) * 2003-10-02 2005-04-06 海力士半导体有限公司 差动放大器以及使用该差动放大器的位线读放大器
CN101026358A (zh) * 2006-02-24 2007-08-29 日本电气株式会社 偏移消除放大器和其控制方法、以及使用其的显示装置
US9099169B1 (en) * 2010-04-27 2015-08-04 Tagmatech, Llc Memory device and method thereof
CN104517566A (zh) * 2013-09-30 2015-04-15 硅工厂股份有限公司 显示装置的源极驱动器
CN107077880A (zh) * 2014-09-27 2017-08-18 高通股份有限公司 锁存器偏移抵消感测放大器
CN108257631A (zh) * 2016-12-28 2018-07-06 三星电子株式会社 具有偏移消除的读出放大器和存储器装置

Also Published As

Publication number Publication date
US20200365194A1 (en) 2020-11-19
KR20200131550A (ko) 2020-11-24
CN111951844B (zh) 2023-11-21
US10825488B1 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
US10332571B2 (en) Memory device including memory cell for generating reference voltage
EP1739682B1 (en) Voltage supply circuit and semiconductor memory
JP4421009B2 (ja) 強誘電体メモリ
US8144526B2 (en) Method to improve the write speed for memory products
US10164624B2 (en) Apparatuses for reducing off state leakage currents
US7280384B2 (en) Semiconductor memory device
KR20180022395A (ko) 비트라인 센스 앰프
US5455803A (en) Semiconductor device which operates at a frequency controlled by an external clock signal
US8111570B2 (en) Devices and methods for a threshold voltage difference compensated sense amplifier
CN111951844B (zh) 半导体装置的数据感测电路
US7102912B2 (en) Integrated semiconductor memory device and method for operating an integrated semiconductor memory device
US7009907B2 (en) FeRAM having sensing voltage control function
KR100419993B1 (ko) 유니-트랜지스터 랜덤 액세스 메모리 장치 및 그것의 제어방법
JP2002093171A (ja) 半導体記憶装置および読み出し方法
US7821815B2 (en) Memory cell and semiconductor memory device having thereof memory cell
JP5422450B2 (ja) 半導体記憶装置
KR20040082638A (ko) 비트라인 절연 회로를 구비한 반도체 메모리 장치
KR20120118783A (ko) 센스 앰프

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant