CN111949463B - 一种筛选多根内存条超频范围的方法及系统 - Google Patents
一种筛选多根内存条超频范围的方法及系统 Download PDFInfo
- Publication number
- CN111949463B CN111949463B CN202010884861.6A CN202010884861A CN111949463B CN 111949463 B CN111949463 B CN 111949463B CN 202010884861 A CN202010884861 A CN 202010884861A CN 111949463 B CN111949463 B CN 111949463B
- Authority
- CN
- China
- Prior art keywords
- frequency
- memory bank
- tested
- test
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012216 screening Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 249
- 238000004891 communication Methods 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了一种筛选多根内存条超频范围的方法及系统,该方法包括:建立待测内存条清单;设定内存条的多个超频测试频率;选择当前的超频测试频率;在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单;选择下一个较低等级的超频测试频率重复执行重启X86系统并对内存条进行压力测试,直到清空待测内存条清单。该系统包括:待测内存条清单建立模块、超频测试频率设定模块、超频测试频率选择模块、最大可操作频率确定模块和链路模块。通过本申请,能够大大提高测试结果的准确性和测试效率。
Description
技术领域
本申请涉及服务器内存超频控制技术领域,特别是涉及一种筛选多根内存条超频范围的方法及系统。
背景技术
服务器中内存条是个常见的重要部件,其中,内存条的操作频率又是影响其运行稳定性的重要参数,如何让内存条在稳定的前提下,运行在更高的频率,从而提高整个服务器系统的效能,具有非常重要的意义。这就需要确定服务器中内存条的超频范围。
目前确定内存条超频频率的方法,通常是人工筛选内存条。也就是人工设定内存条的操作频率,然后分别进行压测,根据压测结果确定当前内存条的超频范围。
然而,目前确定内存条超频频率的方法中,由于采用人工设定频率,容易出现误差,从而导致测试结果不准确。如果一次测试一根内存条,需要增加方法插拔内存的时间,导致测试效率较低。如果人工筛选时服务器上插接多根内存条,一次测试多根内存条,当出现超频时,又无法准确确定哪个内存条出现故障,导致测试结果不准确。或者重新测试,还是导致测试效率较低。
发明内容
本申请提供了一种筛选多根内存条超频范围的方法及系统,以解决现有技术中的内存条超频测试方法测试结果准确性不够高以及测试效率较低的问题。
为了解决上述技术问题,本申请实施例公开了如下技术方案:
一种筛选多根内存条超频范围的方法,所述方法包括:
根据当前服务器中插入的内存条数量,建立待测内存条清单;
根据待测内存条清单,设定内存条的多个超频测试频率,多个所述超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率;
选择当前的超频测试频率;
在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单;
选择下一个较低等级的超频测试频率;
重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单。
可选地,所述根据当前服务器中插入的内存条数量,建立待测内存条清单,包括:通过内存条读取链路,利用SMBus(System Management Bus,系统管理总线)多工器读取当前服务器中插入的内存条;
根据读取到的内存条数量,建立待测内存条清单。
可选地,所述在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,包括:
针对任一内存条,利用POST(Power-On Self-Test,开机自检)计数器判断当前超频测试频率下,X86系统是否可以正常开机;
如果X86系统可以正常开机,利用OS(Operating System,操作系统)计数器,判断当前超频测试频率下,所述任一内存条的压力测试是否合格;
如果所述任一内存条的压力测试合格,判定当前超频测试频率为所述任一内存条的最大可操作频率;
将所述任一内存条移出待测内存条清单;
在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试。
可选地,针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机之前,所述方法还包括:
通过清除缓存器链路,去除X86系统缓存器。
可选地,所述在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试之前,所述方法还包括:
针对任一当前待测内存条,通过内存条地址切换链路,将当前待测内存条以外的内存条的地址设定为无效地址;
通过热重启链路,控制X86系统重置。
可选地,所述方法还包括:
如果X86系统不可以正常开机,或者,所述任一内存条的压力测试不合格,判断当前的超频测试频率是否为第N超频测试频率;
如果是第N超频测试频率,判定当前内存条无法超频;
如果不是第N超频测试频率,选择下一个较低等级的超频测试频率,针对当前内存条,重新利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机,直到确定当前内存条的最大可操作频率。
一种筛选多根内存条超频范围的系统,所述系统包括:
待测内存条清单建立模块,用于根据当前服务器中插入的内存条数量,建立待测内存条清单;
超频测试频率设定模块,用于根据待测内存条清单,设定内存条的多个超频测试频率,多个所述超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率;
超频测试频率选择模块,用于选择当前的超频测试频率;
最大可操作频率确定模块,用于在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单;
所述超频测试频率选择模块,还用于选择下一个较低等级的超频测试频率;
所述最大可操作频率确定模块,还用于重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单;
链路模块,用于实现X86系统与控制信号的通信连接,以及实现内存条与控制信号的通信连接。
可选地,所述待测内存条清单建立模块、超频测试频率设定模块和超频测试频率选择模块设置于一BMC(Baseboard Management Controller,基板管理控制器)中。
可选地,所述链路模块包括:
沟通链路,用于实现X86系统与BMC之间的通信;
开机链路,用于支持BMC驱动X86系统的电源按钮触发脚位;
清除缓存器链路,用于支持BMC驱动X86系统的清除CMOS(Complementary MetalOxide Semiconductor,互补金属氧化物半导体)信息脚位;
热重启链路,用于支持BMC控制X86系统重置;
内存条读取链路,用于支持BMC读取内存条;
内存条地址切换链路,用于支持BMC调整内存条的地址。
可选地,所述最大可操作频率确定模块包括:
第一判断单元,用于针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机;
第二判断单元,用于当X86系统可以正常开机时,利用OS计数器,判断当前超频测试频率下,所述任一内存条的压力测试是否合格,如果所述任一内存条的压力测试合格,判定当前超频测试频率为所述任一内存条的最大可操作频率;
移出单元,用于判定当前超频测试频率为所述任一内存条的最大可操作频率时,将所述任一内存条移出待测内存条清单;
循环单元,用于重新启动第一判断单元、第二判断单元和移出单元,在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试。
本申请的实施例提供的技术方案可以包括以下有益效果:
本申请提供一种筛选多根内存条超频范围的方法,该方法首先根据当前服务器中插入的内存条数量,建立待测内存条清单,然后根据该待测内存条清单设定内存条的多个超频测试频率,并选择当前待测的超频测试频率,在该频率下重启X86系统以及对内存条进行压力测试,确定最大可操作频率,并更新待测内存条清单,最后选择下一个较低等级的超频测试频率,重新在下一个较低等级的超频测试频率下重复测试,最终确定每个内存条的最大可操作频率。本实施例中的方法通过设定多个超频测试频率,针对多根内存条自动进行不同频率的测试,针对不同的内存条能够更加准确地确定其超频测试频率。而且在同一个频率下针对多根内存条进行测试,而不是每根内存条单独测试,有利于提高测试效率。
本申请还提供一种筛选多根内存条超频范围的系统,该系统主要包括:待测内存条清单建立模块、超频测试频率设定模块、超频测试频率选择模块、最大可操作频率确定模块和链路模块。通过超频测试频率设定模块设置从高到低不同等级的频率,有利于提高测试结果的准确性;最大可操作频率确定模块的设置,能够在当前频率下,利用重启X86系统以及对内存条进行压力测试等方法,对待测内存条清单中的内存条确定其最大可操作频率,实现批量最大可操作频率确定,有利于提高测试效率。链路模块的设置,能够搭建控制信号与X86系统,以及控制信号与内存条之间的通信链路,有利于进一步提高测试效率。本实施例通过在硬件方面建立链路模块,在软件方法对多根内存条按照不同的频率等级确定其最大可操作频率,避免人工设定频率以及单根内存条测试,能够有效提高内存条的超频范围测试效率。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本申请的实施例,并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,对于本领域普通技术人员而言,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种筛选多根内存条超频范围的方法的流程示意图;
图2为本申请实施例中BMC通过SMBus读取内存条的通信链路示意图;
图3为本申请实施例中BMC通过GPIO(General-purpose input/output,通用型之输入输出)控制内存条地址的通信链路示意图;
图4为本申请实施例所提供的筛选多根内存条超频范围的方法在实际应用中的流程示意图;
图5为本申请实施例所提供的一种筛选多根内存条超频范围的系统的结构示意图;
图6为本申请实施例中X86系统与BMC之间的通信链路示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
为了更好地理解本申请,下面结合附图来详细解释本申请的实施方式。
实施例一
参见图1,图1为本申请实施例所提供的一种筛选多根内存条超频范围的方法的流程示意图。由图1可知,本实施例中筛选多根内存条超频范围的方法,主要包括如下过程:
S1:根据当前服务器中插入的内存条数量,建立待测内存条清单。
具体地,步骤S1又包括:
S11:通过内存条读取链路,利用SMBus多工器读取当前服务器中插入的内存条。
本实施例中所研究的内存条超频范围,主要是应用于X86系统中。可以利用BMC读取当前服务器中插入的内存条,即:通过X86系统与BMC之间的内存条读取链路,利用SMBus多工器读取当前服务器中插入的内存条。
其中,BMC通过SMBus读取内存条的通信链路示意图可以参见图2所示。由图2可知,正常情况下,多工器保持CPU与内存条之间的连通,当BMC要读取内存条的信息时,需要将SMBus多工器切换至BMC路径,使得BMC经由多工器读取内存条的信息。
S12:根据读取到的内存条数量,建立待测内存条清单。
继续参见图1可知,建立待测内存条清单之后,执行步骤S2:根据待测内存条清单,设定内存条的多个超频测试频率。
本实施例中多个超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率。也就是第一超频测试频率为最高超频测试频率,第N超频测试频率为最低超频测试频率。通过设定多个不同等级的超频测试频率,能够为不同内存条提供不同的等级范围进行测试,有利于提高测试结果的准确性。
设定不同等级的超频测试频率之后,执行步骤S3:选择当前的超频测试频率。
本实施例中选择当前的超频测试频率,即:从最高频率第一超频测试频率开始,作为当前的超频测试频率,当后续测试不合格时,此处的选择当前的超频测试频率即为选择比上一次降低一个等级的超频测试频率,以此类推。
第一次测试时,首先选择第一超频测试频率。
S4:在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单。
具体地,步骤S4包括如下过程:
S41:针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机。
具体地,步骤S41又包括如下过程:
S411:启动X86系统并开启POST计数器。
此处为第一次启动X86系统,以标准频率启动X86系统,避免频率太高影响测试的稳定性。本实施例中利用POST计数器,来判断任一内存条在当前的操作频率下可以正常使用。
S412:根据当前的超频测试频率,X86系统执行重启操作,并在进入操作系统前发送清除POST计数器的第一指令至BMC。
S413:判断BMC是否在第一设定时间段内收到第一指令;
如果收到第一指令,说明POST计数器能够被清除,说明X86系统在步骤S3所选择的当前的超频测试频率下能够正常开机,该任一内存条在当前的操作频率下开机后可以正常显示在位。如果没有收到第一指令,说明POST计数器没有被清除,说明当前超频测试频率下下X86系统无法正常开机。
进一步地,本实施例中步骤S41之前,还包括步骤S40:通过清除缓存器链路,去除X86系统缓存器。
通过去除X86系统缓存器,能够使X86系统测试避免使用测试前的频率开机,有利于确保X86系统正常开机,从而提高测试效率。
如果X86系统可以正常开机,执行步骤S42:利用OS计数器,判断当前超频测试频率下,任一内存条的压力测试是否合格。
具体地,步骤S42包括如下过程:
S421:如果BMC在第一设定时间段内收到第一指令,开启OS计数器;
S422:X86系统进入操作系统后,该任一内存条执行压力测试;
S423:如果压力测试合格,通过沟通链路发送清除OS计数器的第二指令至BMC;
S424:判断BMC是否在第二设定时间段内收到第二指令。
如果BMC收到第二指令,说明OS计数器已经被清除,说明该任一内存条已经在当前频率下完成压力测试,压力测试合格。
如果任一内存条的压力测试合格,执行步骤S43:判定当前超频测试频率为任一内存条的最大可操作频率。
S44:将任一内存条移出待测内存条清单。
S47:在当前超频测试频率下,依次对待测内存条清单中任一内存条以外的内存条执行与任一内存条相同的测试。
也就是在当前超频测试频率下,对该任一内存条进行X86系统重启以及压力测试后,再对待测内存条清单中的其他内存条逐一进行相同测试。本实施例中选择一个超频测试频率后,在当前频率下对待测内存条清单中的所有内存条都执行完毕相关测试,这种批量处理的方式,有利于大大提高内存条超频范围测试的效率。
具体实现过程中,可以对待测内存条清单中的所有内存条进行排序和编号,有利于确保每根内存条不重复测试,不漏掉测试,从而进一步提高测试结果单的准确性。
进一步地,本实施例中步骤S47之前,还包括步骤S45:针对任一当前待测内存条,通过内存条地址切换链路,将当前待测内存条以外的内存条的地址设定为无效地址。
S46:通过热重启链路,控制X86系统重置。
通过步骤S45和S46,能够通过BMC实现对待测内存条的选择,确保只对当前待测内存条进行相关测试,有利于提高测试结果的准确性。而且这种设置方式非常便利,有利于提高测试效率。本申请实施例中BMC通过GPIO控制内存条地址的通信链路示意图,可以参见图3。
继续参见图1可知,在当前超频测试频率下对待测内存条清单中的所有内存条进行相关测试后,待测内存条清单中通常还有会不适用于当前超频测试频率的内存条,此时继续执行步骤S5:选择下一个较低等级的超频测试频率。
S4:重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单。
通过步骤S5,选择相比于步骤S3中的超频测试频率低一个等级的超频测试频率后,返回步骤S4,在该等级的超频测试频率下,针对更新后的待测内存条清单中的一个内存条,执行步骤S41-S47。以此类推,通过更新待测内存条清单,再选择下一个较低等级的超频测试频率执行步骤S41-S47,直到待测内存条清单被清空,也就是所有内存条的超频范围测试均执行完毕。
进一步地,本实施例中步骤S4还包括如下过程:
S48:如果X86系统不可以正常开机,或者,任一内存条的压力测试不合格,判断当前的超频测试频率是否为第N超频测试频率;
S49:如果是第N超频测试频率,判定当前内存条无法超频;
如果不是第N超频测试频率,执行步骤S5:选择下一个较低等级的超频测试频率,针对当前内存条,重新执行步骤S41-S43,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机,直到确定当前内存条的最大可操作频率。
本申请实施例所提供的筛选多根内存条超频范围的方法在实际应用中的流程示意图,可以参见图4所示。由图4可知,在内存条超频范围测试的开始,首先对BMC进行初始化,确保BMC被激活,有利于测试的顺利进行。
实施例二
在图1-图4所示实施例的基础之上参见图5,图5为本申请实施例所提供的一种筛选多根内存条超频范围的系统的结构示意图。由图5可知,本实施例中筛选多根内存条超频范围的系统,主要包括:待测内存条清单建立模块、超频测试频率设定模块、超频测试频率选择模块、最大可操作频率确定模块和链路模块。
其中,待测内存条清单建立模块,用于根据当前服务器中插入的内存条数量,建立待测内存条清单;
超频测试频率设定模块,用于根据待测内存条清单,设定内存条的多个超频测试频率,多个超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率。超频测试频率选择模块,用于选择当前的超频测试频率。最大可操作频率确定模块,用于在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单。超频测试频率选择模块,还用于选择下一个较低等级的超频测试频率。最大可操作频率确定模块,还用于重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单。链路模块,用于实现X86系统与控制信号的通信连接,以及实现内存条与控制信号的通信连接。
进一步地,待测内存条清单建立模块、超频测试频率设定模块和超频测试频率选择模块设置于一BMC中。也就是采用BMC根据当前服务器中插入的内存条数量,建立待测内存条清单,根据待测内存条清单,设定内存条的从高到底的多个超频测试频率,并选择当前的超频测试频率。
本实施例中的BMC需要支持以下功能:
(1)具有POST计数器以及OS计数器;
(2)能设定多种内存条测试执行频率;
(3)能通过开机链路和清除缓存器链路以及热重启链路控制X86系统;
(4)能通过内存条读取链路,读取内存条的EEPROM(Electrically ErasableProgrammable Read-Only Memory,带电可擦可编程只读存储器,一种掉电后数据不丢失的存储芯片)并建立待测内存条清单;
(5)能通过内存条地址切换链路切换内存条EEPROM的SMBus地址;
(6)能纪录内存条的测试结果。
链路模块包括:沟通链路、开机链路、清除缓存器链路、热重启链路、内存条读取链路和内存条地址切换链路。沟通链路,用于实现X86系统与BMC之间的通信;开机链路,用于支持BMC驱动X86系统的电源按钮触发脚位;清除缓存器链路,用于支持BMC驱动X86系统的清除CMOS信息脚位;热重启链路,用于支持BMC控制X86系统重置;内存条读取链路,用于支持BMC读取内存条;内存条地址切换链路,用于支持BMC调整内存条的地址。本申请实施例中X86系统与BMC之间的通信链路示意图,可以参见图6所示。
其中,沟通链路通常采用LPC(Low pin count)总线或者eSPI(Enhanced SerialPeripheral Interface,增强型串行外设接口)信号。开机链路是通过BMC的GPIO控制X86系统的电源按钮触发脚位。清除缓存器链路是通过BMC的GPIO控制X86系统的清除CMOS信息脚位。热重启链路是通过BMC的GPIO控制X86系统的热重启触发脚位。内存条读取链路是通过BMC的SMBus,通过多工器去读取内存条的信息。内存条地址切换链路是通过BMC的GPIO控制内存条的地址信号脚位。
进一步地,本实施例中最大可操作频率确定模块包括:第一判断单元、第二判断单元、移出单元和循环单元。其中,第一判断单元,用于针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机;第二判断单元,用于当X86系统可以正常开机时,利用OS计数器,判断当前超频测试频率下,任一内存条的压力测试是否合格,如果任一内存条的压力测试合格,判定当前超频测试频率为任一内存条的最大可操作频率;移出单元,用于判定当前超频测试频率为任一内存条的最大可操作频率时,将任一内存条移出待测内存条清单;循环单元,用于重新启动第一判断单元、第二判断单元和移出单元,在当前超频测试频率下,依次对待测内存条清单中任一内存条以外的内存条执行与任一内存条相同的测试。
该实施例中筛选多根内存条超频范围的系统的工作原理和工作方法,在图1-图4所示的实施例中已经详细阐述,两个实施例之间可以互相参照,在此不再赘述。
以上所述仅是本申请的具体实施方式,使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种筛选多根内存条超频范围的方法,其特征在于,所述方法包括:
根据当前服务器中插入的内存条数量,建立待测内存条清单;
根据待测内存条清单,设定内存条的多个超频测试频率,多个所述超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率;
选择当前的超频测试频率;
在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单;
选择下一个较低等级的超频测试频率;
重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单。
2.根据权利要求1所述的一种筛选多根内存条超频范围的方法,其特征在于,所述根据当前服务器中插入的内存条数量,建立待测内存条清单,包括:
通过内存条读取链路,利用SMBus多工器读取当前服务器中插入的内存条;
根据读取到的内存条数量,建立待测内存条清单。
3.根据权利要求1所述的一种筛选多根内存条超频范围的方法,其特征在于,所述在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,包括:
针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机;
如果X86系统可以正常开机,利用OS计数器,判断当前超频测试频率下,所述任一内存条的压力测试是否合格;
如果所述任一内存条的压力测试合格,判定当前超频测试频率为所述任一内存条的最大可操作频率;
将所述任一内存条移出待测内存条清单;
在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试。
4.根据权利要求3所述的一种筛选多根内存条超频范围的方法,其特征在于,针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机之前,所述方法还包括:
通过清除缓存器链路,去除X86系统缓存器。
5.根据权利要求3所述的一种筛选多根内存条超频范围的方法,其特征在于,所述在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试之前,所述方法还包括:
针对任一当前待测内存条,通过内存条地址切换链路,将当前待测内存条以外的内存条的地址设定为无效地址;
通过热重启链路,控制X86系统重置。
6.根据权利要求3-5中任一所述的一种筛选多根内存条超频范围的方法,其特征在于,所述方法还包括:
如果X86系统不可以正常开机,或者,所述任一内存条的压力测试不合格,判断当前的超频测试频率是否为第N超频测试频率;
如果是第N超频测试频率,判定当前内存条无法超频;
如果不是第N超频测试频率,选择下一个较低等级的超频测试频率,针对当前内存条,重新利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机,直到确定当前内存条的最大可操作频率。
7.一种筛选多根内存条超频范围的系统,其特征在于,所述系统包括:
待测内存条清单建立模块,用于根据当前服务器中插入的内存条数量,建立待测内存条清单;
超频测试频率设定模块,用于根据待测内存条清单,设定内存条的多个超频测试频率,多个所述超频测试频率从高到低依次包括:第一超频测试频率、第二超频测试频率……第N超频测试频率;
超频测试频率选择模块,用于选择当前的超频测试频率;
最大可操作频率确定模块,用于在当前的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单;
所述超频测试频率选择模块,还用于选择下一个较低等级的超频测试频率;
所述最大可操作频率确定模块,还用于重新在下一个较低等级的超频测试频率下重启X86系统,依次对待测内存条清单中的内存条进行压力测试,确定待测内存条清单中的内存条的最大可操作频率,并更新待测内存条清单,直到清空待测内存条清单;
链路模块,用于实现X86系统与控制信号的通信连接,以及实现内存条与控制信号的通信连接。
8.根据权利要求7所述的一种筛选多根内存条超频范围的系统,其特征在于,所述待测内存条清单建立模块、超频测试频率设定模块和超频测试频率选择模块设置于一BMC中。
9.根据权利要求8所述的一种筛选多根内存条超频范围的系统,其特征在于,所述链路模块包括:
沟通链路,用于实现X86系统与BMC之间的通信;
开机链路,用于支持BMC驱动X86系统的电源按钮触发脚位;
清除缓存器链路,用于支持BMC驱动X86系统的清除CMOS信息脚位;
热重启链路,用于支持BMC控制X86系统重置;
内存条读取链路,用于支持BMC读取内存条;
内存条地址切换链路,用于支持BMC调整内存条的地址。
10.根据权利要求7-9中任一所述的一种筛选多根内存条超频范围的系统,其特征在于,所述最大可操作频率确定模块包括:
第一判断单元,用于针对任一内存条,利用POST计数器判断当前超频测试频率下,X86系统是否可以正常开机;
第二判断单元,用于当X86系统可以正常开机时,利用OS计数器,判断当前超频测试频率下,所述任一内存条的压力测试是否合格,如果所述任一内存条的压力测试合格,判定当前超频测试频率为所述任一内存条的最大可操作频率;
移出单元,用于判定当前超频测试频率为所述任一内存条的最大可操作频率时,将所述任一内存条移出待测内存条清单;
循环单元,用于重新启动第一判断单元、第二判断单元和移出单元,在当前超频测试频率下,依次对待测内存条清单中所述任一内存条以外的内存条执行与所述任一内存条相同的测试。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010884861.6A CN111949463B (zh) | 2020-08-28 | 2020-08-28 | 一种筛选多根内存条超频范围的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010884861.6A CN111949463B (zh) | 2020-08-28 | 2020-08-28 | 一种筛选多根内存条超频范围的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111949463A CN111949463A (zh) | 2020-11-17 |
CN111949463B true CN111949463B (zh) | 2022-07-08 |
Family
ID=73367577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010884861.6A Active CN111949463B (zh) | 2020-08-28 | 2020-08-28 | 一种筛选多根内存条超频范围的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111949463B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112965866B (zh) * | 2021-03-04 | 2023-01-10 | 山东英信计算机技术有限公司 | 一种自动筛选内存条耐温范围的方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101944054B (zh) * | 2009-07-06 | 2013-11-06 | 鸿富锦精密工业(深圳)有限公司 | 频率范围测试系统及方法 |
CN104268042A (zh) * | 2014-09-24 | 2015-01-07 | 浪潮电子信息产业股份有限公司 | 一种服务器内存信号检测的设计方法 |
CN110377420A (zh) * | 2019-06-25 | 2019-10-25 | 苏州浪潮智能科技有限公司 | 一种cpu的超频方法、超频系统及相关装置 |
-
2020
- 2020-08-28 CN CN202010884861.6A patent/CN111949463B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN111949463A (zh) | 2020-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6393586B1 (en) | Method and apparatus for diagnosing and conveying an identification code in post on a non-booting personal computer | |
US6754817B2 (en) | Apparatus and method for detecting a change in system hardware configuration to reduce the amount of time to execute a post routine | |
US6167532A (en) | Automatic system recovery | |
US8924769B2 (en) | Software burning system and burning control method | |
CN108304282B (zh) | 一种双bios的控制方法及相关装置 | |
US11995427B2 (en) | Method, apparatus, device, and storage medium for upgrading vehicle-mounted Tbox | |
JP2001527218A (ja) | 集積回路の修復方法 | |
CN110908847A (zh) | 一种异常恢复方法、系统、电子设备及存储介质 | |
CN111949463B (zh) | 一种筛选多根内存条超频范围的方法及系统 | |
CN112162794B (zh) | 一种单板启动方法、装置、单板以及网络设备 | |
CN111338698A (zh) | 一种bios准确引导服务器启动的方法及系统 | |
JP5293062B2 (ja) | コンピュータ装置、メモリ診断方法、及びメモリ診断制御プログラム | |
CN111124509B (zh) | 一种服务器启动方法与装置 | |
CN113315675A (zh) | 一种白盒交换机U-Boot自动化测试方法、系统和存储介质 | |
TW201222240A (en) | Testing method for automatically rebooting a motherboard and recording related debug information and rebooting device thereof | |
CN111949462A (zh) | 一种确定cpu超频范围的方法及系统 | |
CN111382016A (zh) | 测试终端与计算机的连接方法和装置 | |
CN117407062A (zh) | 计算机系统及其开机时从壳层环境动态返回bios设定的方法 | |
US20030061529A1 (en) | Computer system | |
TW202238382A (zh) | 主機板、主機板的外接裝置以及主機板的開機方法 | |
CN113127275A (zh) | 电子装置及其测试模式启用方法 | |
CN112566168A (zh) | 通信装置及其测试方法 | |
CN106815033B (zh) | 开机检查方法及计算机系统 | |
CN107093408A (zh) | 智能设备开机时背光点亮的控制方法及装置 | |
TWI726434B (zh) | 排除管理引擎運作異常的控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |