CN111929649A - 雷达信号侦察与干扰信号生成标校方法及设备 - Google Patents

Abstract

本发明涉及雷达信号侦察与干扰信号生成标校方法及设备，其包括依次通讯连接的上位机软件模块、FPGA信号处理模块及矢量信号收发模块；矢量信号收发模块通过环形器实现对雷达信号的收发处理；矢量信号收发模块，包括矢量信号发射模块及矢量信号接收模块；实现信号接收、发射、变频及模数转换功能；矢量信号接收模块包括输入端与环形器通讯连接的零中频接收机、输入端与零中频接收机输出端通讯连接的模数转换模块；本发明设计合理、结构紧凑且使用方便。

Description

雷达信号侦察与干扰信号生成标校方法及设备

技术领域

本发明涉及雷达信号侦察与干扰信号生成标校方法及设备。

背景技术

现代战场是一个电磁环境日趋复杂的战场，其中雷达辐射的信号及其对抗信号是复杂战场环境的重要组成部分。由于雷达等大量信息探测设备的应用，使得战场对于作战双方都变得日趋透明。然而随着数字信号处理技术的发展，雷达在硬件上能够支持更优的匹配接收技术，以此抑制干扰噪声与杂波。同时在目标检测、识别与跟踪等关键技术中，利用目标的多普勒频移信息可以让性能得到较大提升。而随着雷达体制的持续发展和创新，各式各样的新体制雷达给干扰技术带来挑战。例如：脉冲多普勒技术降低了发射峰值功率，增大了远距离侦查的难度，相控阵雷达通过相位捷变以调整波束指向或形态，可以随机侦测目标，且脉冲的载波、重频、脉宽甚至调制样式都可以随机捷变，从而给雷达干扰设备对雷达信号的提取、识别、参数估计等带来巨大的挑战；多基地协同作战雷达是雷达网络化的典型应用，提高了单部雷达的隐身性，能够有效的防止干扰设备对辐射源进行定位；雷达组网技术的研究也有效的防止了各种干扰技术对雷达功能的干扰。

发明内容

本发明所要解决的技术问题总的来说是提供一种雷达信号侦察与干扰信号生成标校方法及设备。

为解决上述问题，本发明所采取的技术方案是：

一种雷达信号侦察与干扰信号生成标校设备，包括依次通讯连接的上位机软件模块、FPGA信号处理模块及矢量信号收发模块；

矢量信号收发模块通过环形器实现对雷达信号的收发处理；

矢量信号收发模块，包括矢量信号发射模块及矢量信号接收模块；实现信号接收、发射、变频及模数转换功能；

矢量信号接收模块包括输入端与环形器通讯连接的零中频接收机、输入端与零中频接收机输出端通讯连接的模数转换模块；

矢量信号发射模块包括输出端与环形器通讯连接的零中频发射机及输出端与零中频发射机输入端通讯连接的数模转换模块；

被侦测的雷达信号经环形器接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号；I/Q基带信号经数模转换模块变为数字信号；

FPGA信号处理模块，用于雷达侦察及雷达干扰信号处理，具有雷达侦查组件、雷达干扰组件及参数计算存储模块；

雷达侦查组件包括输入数字均衡模块及数据抽取模块；

数字信号经过数字均衡及数据抽取后，通过参数计算存储模块进行雷达参数计算与存储；

参数计算存储模块，用于计算雷达的幅度参数、生成天线方向图、计算TOA参数信息、脉冲信息存储模块、数字射频存储器及短时傅里叶变换模块；

短时傅里叶变换模块，用以确定雷达信号的频率与相位，以传给送上位机软件模块；

参数计算存储模块，将雷达参数通过DMA通道传给上位机软件模块并显示；

上位机软件模块显示雷达参数并进行雷达型号的识别，

辐射源数据库，连接上位机软件模块，接收外部文件，存储雷达参数与雷达型号；显示和保存脉冲描述字的数据；

上位机软件模块，生成干扰信号，并通过DMA通道与寄存器与雷达干扰组件进行干扰数据交互控制；

雷达干扰组件包括多普勒模块、噪声生成模块、距离延迟模块、数据差值模块及输出数字均衡模块；

雷达干扰组件根据上位机软件模块生成的干扰数据，通过多普勒模块进行多普勒调制处理及距离延迟模块进行时延控制后，与噪声生成模块产生的噪声信号通过数据差值模块及输出数字均衡模块输出给数模转换模块生成模拟信号；模拟信号通过零中频发射机上变频为射频干扰信号，经环形器发射；

上位机软件模块，包括PDW显示、信号分选、生成地图、分选信息存储、干扰数据生成及雷达标校。

一种雷达信号侦察与干扰信号生成标校方法，步骤如下：

被侦测的雷达信号经天线接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号，经ADC，数字均衡，数据抽取后，交由FPGA信号处理模块进行雷达脉冲参数的计算处理和数据存储；然后，雷达信号参数通过DMA传给上位机进行显示，并进行雷达型号的识别与并加入辐射源数据库；其次，当生成干扰信号，上位机与FPGA信号处理模块通过DMA和寄存器进行干扰数据交互控制；再次，FPGA信号处理模块根据上位机软件生成的干扰数据进行时延控制、幅度和多普勒调制处理，通过数字差值，数字均衡，DAC，经零中频发射机上变频为射频干扰信号，并发射出去。

本发明可实现雷达信号侦察、雷达干扰信号生成、雷达探测功能标校三大功能，可作为雷达训练的配套本发明，为雷达提供贴近实战的电磁干扰环境，检验评估雷达装备的抗干扰性能，验证标校雷达的探测性能。

与行业领域同类型雷达干扰本发明相比，将雷达信号侦察、雷达干扰信号生成、雷达标校功能三种功能融合为一体，侦察的雷达信号参数，可以用转发存储式干扰信号的生成，更好的实现提升了对雷达的欺骗式干扰效果，而对雷达实施虚假航迹与雷达接收的航迹进行对比，实现雷达标校功能。本发明系统特点如下：便携式设计，重量轻，体积小巧，整体尺寸不超过400mm(L) × 300mm(W)× 60mm(H)，整体重量不超过5kg；便于外场试验；频段覆盖广（支持P波段、S波段、L波段、C波段）；高带宽（200MHz）；界面显示丰富；干扰样式丰富；支持地图功能。

附图说明

图1是本发明的系统功能架构图。

图2是本发明的系统总体架构图。

图3是本发明的SDIF信号分选算法流程图。

图4是本发明的侦察实施流程图。

图5是本发明的干扰信号流程图。

图6是本发明的雷达标校结果参考图。

图7是本发明的软件设计方案图。

图8是本发明的侦察设计流程图。

图9是本发明的噪声干扰设计流程示意图。

图10是本发明的密集假目标干扰设计流程图。

图11是本发明的多通道目标干扰模拟设计流程图。

图12是本发明的示样或间歇干扰设计流程示意图。

图13是本发明的距离拖引干扰设计流程示意图。

图14是本发明的分离目标干扰设计流程示意图。

图15是本发明的标校设计流程图。

具体实施方式

如图1所示，为了实现便捷性、灵活性、集成性要求等技术效果，本发明包括依次通讯连接的上位机软件模块、FPGA信号处理模块及矢量信号收发模块；矢量信号收发模块通过环形器实现对雷达信号的收发处理；

矢量信号收发模块，实现信号接收、发射、变频及模数转换功能；包括矢量信号发射模块及矢量信号接收模块；

矢量信号接收模块包括输入端与环形器通讯连接的零中频接收机、输入端与零中频接收机输出端通讯连接的模数转换模块；

矢量信号发射模块包括输出端与环形器通讯连接的零中频发射机及输出端与零中频发射机输入端通讯连接的数模转换模块；

被侦测的雷达信号经环形器接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号；I/Q基带信号经数模转换模块变为数字信号；

FPGA信号处理模块，用于雷达侦察及雷达干扰信号处理，具有雷达侦查组件、雷达干扰组件及参数计算存储模块；

雷达侦查组件包括输入数字均衡模块及数据抽取模块；

数字信号经过数字均衡及数据抽取后，通过参数计算存储模块进行雷达参数计算与存储；

参数计算存储模块，用于计算雷达的幅度参数、生成天线方向图、计算TOA参数信息、脉冲信息存储模块、数字射频存储器及短时傅里叶变换模块；

短时傅里叶变换模块，用以确定雷达信号的频率与相位，以传给送上位机软件模块；

参数计算存储模块，雷达参数通过DMA通道传给上位机软件模块并显示；

上位机软件模块显示雷达参数并进行雷达型号的识别，

辐射源数据库，连接上位机软件模块，存储雷达参数与雷达型号；

上位机软件模块，生成干扰信号，并通过DMA通道与寄存器与雷达干扰组件进行干扰数据交互控制；

雷达干扰组件包括多普勒模块、噪声生成模块、距离延迟模块、数据差值模块及输出数字均衡模块；

雷达干扰组件根据上位机软件模块生成的干扰数据，通过多普勒模块进行多普勒调制处理及距离延迟模块进行时延控制后，与噪声生成模块产生的噪声信号一并通过数据差值模块及输出数字均衡模块输出给数模转换模块生成模拟信号；模拟信号通过零中频发射机上变频为射频干扰信号，经环形器发射；

参数计算存储模块基于Xilinx IP实现FFT运算，通过自定义IP实现数字信号处理与数字射频存储器功能；

上位机软件模块，用来实现PDW显示、信号分选、生成地图、分选信息存储、干扰数据生成及雷达标校。

上位机软件模块功能如图7所示：

其主界面主要显示以下参数及信息：雷达参数、干扰参数、控制参数、信号波形图及天线方向图等。

从外部文件中直接导入辐射源库，不断丰富辐射源库的内容。干扰已知雷达时，可以跳过侦察，从辐射源库中选定该雷达参数，直接进行干扰操作，使操作更加的高效便捷。显示和保存脉冲描述字(PDW)的PA、RF、PW、PRI数据，以便更好的分析雷达特性，辅助信号分选功能。

本发明可以释放多种类型的干扰，噪声干扰可以选择阻塞干扰，瞄频干扰，扫频干扰；密集假目标的点迹幅度可以设置为固定或随机，最多可以释放255个运动的点迹，航迹目标干扰模拟可以模拟单目标或多目标，单干扰或多干扰，模拟目标+干扰；示样干扰或者间歇干扰，噪声幅度可调；距离拖引可以模拟目标被雷达跟踪后，释放假目标摆脱雷达跟踪；分离目标可以模拟目标到达设定距离后释放假目标，用于模拟敌机攻击阵地的场景。

雷达标校包括干扰数据及雷达航迹；通过方位比较与距离比较，对雷达的定位测距性能进行验证和标定，以消除由于维修、元件老化、外观变形等因素造成的零位偏差。

系统工作流程如下：被侦测的雷达信号经天线接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号，经ADC（模数转换），数字均衡，数据抽取后，交由FPGA进行雷达脉冲参数的计算处理和数据存储，雷达信号参数通过DMA传给上位机进行显示，并进行雷达型号的识别与并加入辐射源数据库；当生成干扰信号，上位机与FPGA通过DMA和寄存器进行干扰数据交互控制，FPGA根据上位机软件生成的干扰数据进行时延控制、幅度和多普勒调制处理，通过数字差值，数字均衡，DAC（数模转换），经零中频发射机上变频为射频干扰信号，经RF-OUT端口发射出去。FPGA使用Xilinx IP实现FFT运算，通过自定义IP实现数字信号处理，DRFM等功能。

如图2，本发明硬件平台以便携式小型化低功耗为设计目标，采用模块化设计思想，本发明包括

智能电源模块，为各部分功能模块提供对应幅度的电源供电；

嵌入式控制器，采用Intel第六代商用CPU；内存支持双通道DDR4内存接口；内部集成高速SSD硬盘对外预留至少一个mSATA接口，可以接外部便携式硬盘；显卡，对外显示接口需要至少预留VGA接口、DVI接口；具备网卡，网卡支持10/100/1000Mbps以太网协议，对外预留至少1个以太网RJ45接口；具备串口及串口通信驱动协议，串口采用DB9形式；

FPGA信号处理模块采用PCIE SWITCH互联背板，通过PCie×8通道连接嵌入式控制器；通过PCie×4通道分别连接矢量信号收发模块及频率综合器的LO模块及作为时钟源与同步总线的时钟与触发同步模块；

矢量信号收发模块采用VSA矢量信号收发模块，基于数字信号处理器；

其中，VSA矢量信号发射模块可提供快速高分辨率的频谱测量、解调以及高级时域分析功能，可以在指定带宽内以特定的频率测量输入信号的幅度和相位，特别适用于表征复杂的雷达脉冲、瞬时或调制信号。VGA具有宽的频率范围、实时信号分析和先进的信号处理。具有高性能可编程FPGA载板，可以为测量应用程序提供较大使用空间。可更好地测量动态信号。VGA测量过程通过信号“快照”或时间记录，然后同时处理所有频率，以仿真一系列并联滤波器从而克服了扫描局限。基于这些，VGA又称为“动态信号分析”或“实时信号分析”。卓越的时间捕获能力，VGA可以完整无缺地记录下实际信号并在以后重放，以便进行各种数据分析。捕获的信号既可以进行频谱分析也进行矢量调制分析，从而测量信号质量或识别信号缺损。数字信号处理(DSP)可以同时提供时域、频域、调制域和码域的测量分析。VGA的FFT分析可以轻松和准确地查看时域和频域数据。DSP提供了矢量调制分析，其中包括模拟和数字调制分析。VGA具有高达320 MHz的瞬时RF带宽，可以在单次采集中测量极宽的带宽，实现快速采样、高线性ADC和宽带内部校准机制，提供80MHz、160MHz和320MHz的瞬时射频带宽，具有卓越的测量精度。最佳动态范围、本底噪声和相位噪声；宽带射频信号回放，最高达4GB/s带宽；具备开放的板载FPGA实时信号处理单元和内存单元，支持自定义。

VGA矢量信号接收模块，可提供快速高分辨率的频谱测量、解调以及高级时域分析功能，可以在指定带宽内以特定的频率测量输入信号的幅度和相位，特别适用于表征复杂的雷达脉冲、瞬时或调制信号。VGA具有宽的频率范围、实时信号分析和先进的信号处理。具有高性能可编程FPGA载板，可以为测量应用程序提供较大使用空间。具体更好地测量动态信号、卓越的时间捕获能力、大瞬时带宽 ；

如图3，步骤一，信号分选；采用SDIF算法作为雷达信号分选算法。SDIF算法由PRI测定及序列检测两部分组成，PRI的测定是SDIF算法的关键。如图3所示，算法基本工作过程如下。

步骤一一，首先，读取定位TOA序列，到达序号为1~P，跨度c=1；然后，判断脉冲个数是否大于设定阈值；否，则进行参差分析，入雷达库；是，执行步骤一二，

步骤一二，首先，计算相邻两个脉冲的TOA之差构成第一级差值直方图，计算检测门限；然后，子谐波检验后将所有超过门限的值看作是可能的PRI值进行序列检索；其次，若成功的分离出脉冲序列，则重复此过程，直到分离出所有的脉冲列或剩下少于设定阈值个数的脉冲为止；若序列检索不能分离出脉冲序列，则计算下一级差，设立新门限，重复整个过程，最后完成参差鉴别；

其中，SDIF门限计算方式如下；

D_threshold (τ)=x(E-c)e^(-τ/kN)

式中，E是总的脉冲数；N是直方图总的格数；c是差值级数；x和k是常量系数，值是由经验决定的，x，k的值为小于1的正数；

步骤二，雷达侦察与分选实施流程如图4所示。

上位机软件模块通过DMA获取FPGA端的TOA（即脉冲到达时间）数据，用于信号分选。步骤二一，首先，通过SDIF算法高效的完成信号分选后，FPGA的参数计算存储模块根据信号分选的结果，通过短时傅里叶变换模块进行STFT；然后，进行脉内特征分析后，计算雷达信号频率、带宽、幅度、类型等信号参数，将雷达信号参数放入临时辐射源表格；其次，对于临时辐射源表格，辐射源库根据分选出的相似结果不断更新，将识别可信度高于设定阈值的雷达参数存入辐射源库，也可以将原有的雷达辐射源参数导入辐射源库，侦察分选结果以PDW的数据形式保存；

其中，为了更好实施干扰，可以从临时辐射源表格或辐射源库中选定雷达参数，为干扰提供射频相关的参数。

步骤三，如图5，步骤三，执行干扰信号生成，采用DRFM技术机制；

首先，系统进行DRFM时，判断脉冲上升沿到来后，开始将脉冲的I/Q数据存入DRAM存储块，脉冲到来的TOA以及PDW写入寄存器；然后，上位机软件模块将干扰数据通过DMA传输到FPGA，FPGA解析参数，提取每个干扰数据的速度信息，生成多普勒数据。FPGA中用一个U64的计数器控制时间，根据速度及每个干扰数据设置的距离，计算需要延迟多少计数，与脉冲到来的TOA相加，当计数器值计到该值时，产生触发信号。采用握手的方式从DRAM中读取脉冲I/Q数据，并存入FIFO中，取出FIFO中的数据与多普勒数据调制后发出。

步骤四，系统功能标校画面如图6所示。首先，用系统生成一组干扰点迹干扰目标雷达，当干扰结束后自动生成干扰数据，保存为虚拟航迹数据文件；然后，将目标雷达记录的虚拟航迹保存为雷达数据文件；其次，当进入到标校模式后，导入虚拟航迹数据文件和雷达数据文件，进行数据比对，配置的干扰数据和待标校雷达的数据会按照距离，方位分别显示在图中，进行校准。

步骤五，侦察的设计流程如图8所示：步骤五一，上位机软件模块的干扰控制软件通过DMA获取雷达侦查组件输出的FPGA端的TOA数据，用于信号分选；信号分选使用算法复杂度低，性能优异的序列差直方图(SDIF)算法，在复杂的电磁环境下，也能高效的完成信号分选功能；步骤五二，脉内特征分析，FPGA根据信号分选的结果进行短时傅里叶变换（STFT），根据STFT的结果，计算得到频率，带宽，雷达信号类型等参数，将雷达参数放入临时辐射源表格，并根据后面分选出的相似结果不断更新原有内容，可以将识别可信度高的雷达参数存入辐射源库，也可以将原有的雷达辐射源参数导入辐射源库。支持显示和保存PDW的数据。步骤五三，支持在临时辐射源表格或辐射源库中选定雷达参数，为干扰提供射频相关的参数。

步骤六，如图9，干扰设计分为噪声干扰设计，密集假目标设计，多通道目标干扰模拟设计，示样或间歇干扰设计，距离拖引设计及分离目标设计。干扰流程包括干扰或侦察干扰；其中干扰：配置好干扰参数后手动释放干扰；侦察干扰：配置好干扰参数后，先进行侦察，锁定电磁环境中的雷达后，释放干扰；其中，噪声干扰：通过大功率发射噪声干扰使雷达不能正常检测真实目标信号，从而实现对雷达的压制效果。阻塞干扰：200MHz带宽压制干扰；瞄频干扰：~200MHz带宽压制干扰；扫频干扰：中心频率按规律变化，带宽1~200MHz压制干扰。

其中，步骤六一，密集假目标干扰设计流程如图10所示；

首先，密集假目标干扰可以释放最多255个假目标，假目标幅度固定或随机，并控制假目标按照一定速度加速度来运动，从而实现雷达对密集假目标的抗干扰能力；然后，雷达干扰组件接收上位机软件模块配置的距离、速度、加速度、功率、假目标个数等参数；其次，通过延迟、多普勒调制，幅度控制，脉冲存储后进行重复转发技术实现密集假目标干扰。

其中，步骤六二，多批次目标干扰模拟设计流程如图11所示，包含多通道目标干扰模拟和间歇式样干扰；

多通道目标干扰模拟可以模拟目标和干扰的各种组合以及目标加噪声的模拟；雷达干扰组件接收上位机软件模块配置各个通道的距离、速度、加速度、上限速度、功率，噪声等参数，通过延迟、多普勒调制，幅度控制，脉冲存储后进行重复转发技术，噪声生成技术实现多通道目标干扰模拟。

其中，步骤六三，示样或间歇干扰设计流程如图12所示，

示样或间歇干扰包括示样干扰和间歇干扰，两种干扰流程完全相同；首先，配置模拟目标，干扰的参数；然后，释放目标；其次，当使目标被跟踪后，释放示样或间歇干扰；再次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率、采集形式和回放次数等参数；之后，通过延迟、多普勒调制，幅度控制，脉冲存储后进行重复转发技术实现示样或间歇干扰。

其中，步骤六四，距离拖引干扰设计流程如图13所示，前提是当多普勒使能且速度不为零时为距离-速度联合拖引干扰；

首先，距离拖引干扰配置目标与干扰参数；然后，通过定时控制目标与拖引干扰的释放时机，使目标在运动过程中，按规律释放拖引干扰，并重复该过程直到退出距离拖引干扰；其次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率、定时等参数，再次，通过延迟、多普勒调制，幅度控制，脉冲存储转发技术，按规律实现距离拖引干扰。

其中，步骤六五，分离目标干扰设计流程如图14所示，

首先，分离目标干扰配置目标与干扰参数；然后，通过距离控制子目标干扰的释放时机，使目标在运动过程中，在指定地点释放子目标干扰；其次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率参数，通过延迟、多普勒调制，幅度控制，脉冲存储转发技术，实现分离目标干扰；

步骤七，标校设计流程如图15所示，

首先，释放一个虚假航迹干扰，获得雷达探测的航迹文件；然后，分别导入干扰数据和雷达的探测数据；最后，逐点比较两种数据的距离和方位，显示两种数据的差别。

本发明各部分采用模块化可插拔功能板卡，通过高速互联背板相连。系统高精度同步单元采用星型时钟总线和出发总线，提供高达皮秒级的同步精度。内置TCXO/OCXO时钟源，可提供高精度和高稳定性工作时钟；支持参考时钟和触发的导入/导出，方便实现多模块协同工作。

本发明的功能如下：

（一）雷达信号侦察

可自动接收、分析、识别当前电磁环境中存在的现有各种体制的雷达信号，分析其时域、频域、PDW（脉冲描述字）参数，显示信号的PDW脉冲描述字、波形图、频谱图、天线方向图等信息，并根据雷达参数数据库对辐射源类别进行识别。

（二）雷达干扰信号产生

根据侦察雷达信号参数情况，可自动或人工设置干扰目标速度、加速度、功率、目标个数、航迹等参数，实时产生多种类型的雷达干扰信号，主要包括：多通道目标干扰，密集假目标干扰，压制干扰，示样干扰，间歇干扰，距离拖引和目标分离。

（三）雷达标校

利用雷达与干扰机的位置确定相对距离、方位，通过对比系统干扰航迹数据和雷达记录的虚拟航迹数据，将理论距离方位进行比较，对雷达的定位、测距性能进行验证和标定，以消除由于维修、元件老化、本发明变形等因素造成的零位偏差。

本发明具有干扰技术体制为数字射频储频（DRFM）；本发明具体实施方式的干扰样式可分为多通道目标干扰模拟、单通道目标干扰模拟、密集假目标干扰、示样、间歇干扰、距离拖引、目标分离、噪声压制干扰；适应的雷达信号形式，简单脉冲、线性调频、非线性调频、相位编码；射频技术指标，频率覆盖范围 20MHz~6GHz、带宽 ≥160MHz、背板数据带宽 ≥4GB/s、背板插槽数量不低于4个，单个插槽数据带宽不低于3.2GB/s、背板插槽间定时与同步精度 ≤200ps、矢量信号接收/发射模块频率捷变时间 ＜20us、矢量信号接收/发射模块底噪 ≤-145dBm/Hz、矢量信号接收/发射模块功率范围底噪-60dBm~10dBm、矢量信号接收/发射模块功率精度优于±2dB、矢量信号接收模块内置FPGA和板载内存且板载内存深度大于1GB，分辨率 ≥14bit、矢量信号发射模块内置FPGA和板载内存且板载内存深度大于1GB，分辨率 ≥16bit。

Claims (6)

1.一种雷达信号侦察与干扰信号生成标校设备，其特征在于：包括依次通讯连接的上位机软件模块、FPGA信号处理模块及矢量信号收发模块；

矢量信号收发模块通过环形器实现对雷达信号的收发处理；

矢量信号收发模块，包括矢量信号发射模块及矢量信号接收模块；实现信号接收、发射、变频及模数转换功能；

矢量信号接收模块包括输入端与环形器通讯连接的零中频接收机、输入端与零中频接收机输出端通讯连接的模数转换模块；

矢量信号发射模块包括输出端与环形器通讯连接的零中频发射机及输出端与零中频发射机输入端通讯连接的数模转换模块；

被侦测的雷达信号经环形器接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号；I/Q基带信号经数模转换模块变为数字信号；

FPGA信号处理模块，用于雷达侦察及雷达干扰信号处理，具有雷达侦查组件、雷达干扰组件及参数计算存储模块；

雷达侦查组件包括输入数字均衡模块及数据抽取模块；

数字信号经过数字均衡及数据抽取后，通过参数计算存储模块进行雷达参数计算与存储；

参数计算存储模块，用于计算雷达的幅度参数、生成天线方向图、计算TOA参数信息、脉冲信息存储模块、数字射频存储器及短时傅里叶变换模块；

短时傅里叶变换模块，用以确定雷达信号的频率与相位，以传给送上位机软件模块；

参数计算存储模块，将雷达参数通过DMA通道传给上位机软件模块并显示；

上位机软件模块显示雷达参数并进行雷达型号的识别，

辐射源数据库，连接上位机软件模块，接收外部文件，存储雷达参数与雷达型号；显示和保存脉冲描述字的数据；

上位机软件模块，生成干扰信号，并通过DMA通道与寄存器与雷达干扰组件进行干扰数据交互控制；

雷达干扰组件包括多普勒模块、噪声生成模块、距离延迟模块、数据差值模块及输出数字均衡模块；

雷达干扰组件根据上位机软件模块生成的干扰数据，通过多普勒模块进行多普勒调制处理及距离延迟模块进行时延控制后，与噪声生成模块产生的噪声信号通过数据差值模块及输出数字均衡模块输出给数模转换模块生成模拟信号；模拟信号通过零中频发射机上变频为射频干扰信号，经环形器发射；

上位机软件模块，包括PDW显示、信号分选、生成地图、分选信息存储、干扰数据生成及雷达标校。

2.根据权利要求1所述的雷达信号侦察与干扰信号生成标校设备，其特征在于：噪声生成模块释放多种类型的干扰，包括示样干扰或者间歇干扰、噪声干扰、密集假目标、多通道目标干扰模拟、距离拖引及分离目标；

雷达标校包括干扰数据及雷达航迹；通过方位比较与距离比较，对雷达的定位测距性能进行验证和标定；

参数计算存储模块基于Xilinx IP实现FFT运算，通过自定义IP实现数字信号处理与数字射频存储器功能。

3.根据权利要求1所述的雷达信号侦察与干扰信号生成标校设备，其特征在于：智能电源模块，为各部分功能模块提供对应幅度的电源供电；

嵌入式控制器，采用Intel第六代商用CPU；内存支持双通道DDR4内存接口；内部集成高速SSD硬盘对外预留至少一个mSATA接口，可以接外部便携式硬盘；显卡，对外显示接口需要至少预留VGA接口、DVI接口；具备网卡，网卡支持10/100/1000Mbps以太网协议，对外预留至少1个以太网RJ45接口；具备串口及串口通信驱动协议，串口采用DB9形式；

FPGA信号处理模块采用PCIE SWITCH互联背板，通过PCie×8通道连接嵌入式控制器；通过PCie×4通道分别连接矢量信号收发模块及频率综合器的LO模块及作为时钟源与同步总线的时钟与触发同步模块。

4.根据权利要求1所述的雷达信号侦察与干扰信号生成标校设备，其特征在于：矢量信号收发模块采用VSA矢量信号收发模块，基于数字信号处理器；

其中，VSA矢量信号发射模块提供频谱测量、解调以及时域分析功能，在指定带宽内以特定的频率测量输入信号的幅度和相位；

VGA具有可编程FPGA载板，

数字信号处理器提供时域、频域、调制域和码域的测量分析。VGA的FFT分析用于查看时域和频域数据;

数字信号处理器包括模拟和数字调制分析;

矢量信号接收模块采用VGA矢量信号接收模块， 其具有可编程FPGA载板。

5.一种雷达信号侦察与干扰信号生成标校方法，其特征在于：借助于雷达信号侦察与干扰信号生成标校设备；该方法步骤如下：

被侦测的雷达信号经天线接收，经零中频接收机进行下变频后被采样存储，得到I/Q基带信号，经ADC，数字均衡，数据抽取后，交由FPGA信号处理模块进行雷达脉冲参数的计算处理和数据存储；然后，雷达信号参数通过DMA传给上位机进行显示，并进行雷达型号的识别与并加入辐射源数据库；其次，当生成干扰信号，上位机与FPGA信号处理模块通过DMA和寄存器进行干扰数据交互控制；再次，FPGA信号处理模块根据上位机软件生成的干扰数据进行时延控制、幅度和多普勒调制处理，通过数字差值，数字均衡，DAC，经零中频发射机上变频为射频干扰信号，并发射出去。

6.根据权利要求5所述的雷达信号侦察与干扰信号生成标校方法，其特征在于：在上位机处理雷达信号参数时候，

步骤一，上位机进行信号分选；采用SDIF算法作为雷达信号分选算法基本工作过程如下。

步骤一一，首先，读取定位TOA序列，到达序号为1~P，跨度c=1；然后，判断脉冲个数是否大于设定阈值；否，则进行参差分析，入雷达库；是，执行步骤一二，

步骤一二，首先，计算相邻两个脉冲的TOA之差构成第一级差值直方图，计算检测门限；然后，子谐波检验后将所有超过门限的值看作是可能的PRI值进行序列检索；其次，若成功的分离出脉冲序列，则重复此过程，直到分离出所有的脉冲列或剩下少于设定阈值个数的脉冲为止；若序列检索不能分离出脉冲序列，则计算下一级差，设立新门限，重复整个过程，最后完成参差鉴别；

其中，SDIF门限计算方式如下；

D_threshold (τ)=x(E-c)e^(-τ/kN)

式中，E是总的脉冲数；N是直方图总的格数；c是差值级数；x和k是常量系数，值是由经验决定的，x，k的值为小于1的正数；

步骤二，执行雷达侦察与分选；

上位机软件模块通过DMA获取FPGA端的TOA数据，用于信号分选；

步骤二一，首先，在步骤一通过SDIF算法完成信号分选后，FPGA的参数计算存储模块根据信号分选的结果，通过短时傅里叶变换模块进行STFT；然后，进行脉内特征分析后，计算雷达信号信号参数，将雷达信号参数放入临时辐射源表格；其次，对于临时辐射源表格，辐射源库根据分选出的相似结果不断更新，将识别可信度高于设定阈值的雷达参数存入辐射源库或将原有的雷达辐射源参数导入辐射源库，侦察分选结果以PDW的数据形式保存；

步骤三， 执行干扰信号生成，采用DRFM技术机制；

首先，系统进行DRFM时，判断脉冲上升沿到来后，开始将脉冲的I/Q数据存入DRAM存储块，脉冲到来的TOA以及PDW写入寄存器；然后，上位机软件模块将干扰数据通过DMA传输到FPGA，FPGA解析参数，提取每个干扰数据的速度信息，生成多普勒数据；其次，FPGA中用计数器控制时间，根据速度及每个干扰数据设置的距离，计算需要延迟多少计数，与脉冲到来的TOA相加，当计数器值计到该值时，产生触发信号，并采用握手的方式从DRAM中读取脉冲I/Q数据，并存入FIFO中，取出FIFO中的数据与多普勒数据调制后发出；

步骤四，执行系统功能标校画面；首先，用系统生成一组干扰点迹干扰目标雷达，当干扰结束后自动生成干扰数据，保存为虚拟航迹数据文件；然后，将目标雷达记录的虚拟航迹保存为雷达数据文件；其次，当进入到标校模式后，导入虚拟航迹数据文件和雷达数据文件，进行数据比对，配置的干扰数据和待标校雷达的数据会按照距离，方位分别显示在图中，进行校准；

步骤五，执行侦察的设计流程；步骤五一，首先，上位机软件模块的干扰控制软件通过DMA获取雷达侦查组件输出的FPGA端的TOA数据，进行信号分选；然后，信号分选使用SDIF算法完成信号分选功能；步骤五二，首先，脉内特征分析，FPGA根据信号分选的结果进行STFT；然后，根据STFT的结果，计算得到雷达参数，将雷达参数放入临时辐射源表格，并根据后面分选出的相似结果不断更新原有内容；步骤五三，支持在临时辐射源表格或辐射源库中选定雷达参数，为干扰提供射频相关的参数。

步骤六， 进行干扰设计；

其中，步骤六一，首先，密集假目标干扰可以释放最多255个假目标，假目标幅度固定或随机，并控制假目标按照一定速度加速度来运动，从而实现雷达对密集假目标的抗干扰能力；然后，雷达干扰组件接收上位机软件模块配置的距离、速度、加速度、功率、假目标个数等参数；其次，通过延迟、多普勒调制，幅度控制，脉冲存储后进行重复转发技术实现密集假目标干扰。

其中，步骤六二，进行多批次目标干扰模拟设计，包含多通道目标干扰模拟和间歇式样干扰；

其中，步骤六三，示样或间歇干扰设计流程；示样或间歇干扰包括示样干扰和间歇干扰，两种干扰流程完全相同；首先，配置模拟目标，干扰的参数；然后，释放目标；其次，当使目标被跟踪后，释放示样或间歇干扰；再次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率、采集形式和回放次数参数；之后，通过延迟、多普勒调制，幅度控制，脉冲存储后进行重复转发技术实现示样或间歇干扰。

其中，步骤六四，距离拖引干扰设计，前提是当多普勒使能且速度不为零时为距离-速度联合拖引干扰；

首先，距离拖引干扰配置目标与干扰参数；然后，通过定时控制目标与拖引干扰的释放时机，使目标在运动过程中，按规律释放拖引干扰，并重复该过程直到退出距离拖引干扰；其次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率、定时等参数，再次，通过延迟、多普勒调制，幅度控制，脉冲存储转发技术，按规律实现距离拖引干扰。

其中，步骤六五，分离目标干扰设计流程；

首先，分离目标干扰配置目标与干扰参数；然后，通过距离控制子目标干扰的释放时机，使目标在运动过程中，在指定地点释放子目标干扰；其次，雷达干扰组件接收上位机软件模块配置目标和干扰通道的距离、速度、加速度、上限速度、功率参数，通过延迟、多普勒调制，幅度控制，脉冲存储转发技术，实现分离目标干扰；

步骤七，标校设计流程；

首先，释放一个虚假航迹干扰，获得雷达探测的航迹文件；然后，分别导入干扰数据和雷达的探测数据；最后，逐点比较两种数据的距离和方位，显示两种数据的差别。

Images