CN111916135A - 一种芯片 - Google Patents

一种芯片 Download PDF

Info

Publication number
CN111916135A
CN111916135A CN201910390658.0A CN201910390658A CN111916135A CN 111916135 A CN111916135 A CN 111916135A CN 201910390658 A CN201910390658 A CN 201910390658A CN 111916135 A CN111916135 A CN 111916135A
Authority
CN
China
Prior art keywords
flash memory
nand flash
chip
busy
memory chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910390658.0A
Other languages
English (en)
Inventor
刘会娟
谢瑞杰
朱长峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GigaDevice Semiconductor Beijing Inc
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Original Assignee
Beijing Zhaoyi Innovation Technology Co Ltd
Hefei Geyi Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhaoyi Innovation Technology Co Ltd, Hefei Geyi Integrated Circuit Co Ltd filed Critical Beijing Zhaoyi Innovation Technology Co Ltd
Priority to CN201910390658.0A priority Critical patent/CN111916135A/zh
Publication of CN111916135A publication Critical patent/CN111916135A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供一种芯片，包括：多个NAND闪存芯片；处理模块，分别与多个NAND闪存芯片的BUSY端连接，根据多个BUSY端信号生成反映多个NAND闪存芯片工作状态的状态信号，并将状态信号作为BUSY端信号发送到NAND闪存芯片的控制模块；当状态信号为BUSY时，控制模块禁止对应NAND闪存芯片的数据操作；多个封装管脚，与NAND闪存芯片中多个信号端一一对应，BUSY管脚与处理模块的输出端连接，除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接。本发明使多个NAND闪存芯片封装后可以作为单个芯片使用在单个芯片封装的应用场景中，提高了小容量芯片使用场景的使用率。

Description

一种芯片
技术领域
本发明涉及储存技术领域，特别是涉及一种芯片。
背景技术
NAND闪存是一种非易失性存储器，具有存储容量大，单位容量成本低等优点，被广泛应用于各种电子产品中。为了获得大容量的NAND闪存，通常将多个NAND闪存芯片封装在一起来增加总的存储空间。
现有技术中多个NAND闪存芯片封装后的结构如图1所示，图1中包括四个NAND闪存芯片。如图1所示，四个NAND闪存芯片除了片选信号端SELECT<1:0>外，四个NAND闪存芯片的其它相同的信号端均连接在一起，四个NAND闪存芯片的片选信号端SELECT<1:0>分别接收片选地址00/01/10/11。
现有技术中多个NAND闪存芯片的封装方式还存在以下缺陷：需要增加片选地址来选择闪存芯片进行数据操作，即在向闪存芯片发送地址的时候需要把闪存芯片的片选地址也包含进去；封装在一起的多个闪存芯片可以都处于BUSY(繁忙)状态，即可以同时进行不同的数据操作，而查看闪存芯片的工作状态时，只能查看选择的闪存芯片的工作状态，各闪存芯片无法知道其它闪存芯片的工作状态；这样，导致多个NAND闪存芯片封装后，无法和单个NAND闪存芯片封装共用控制芯片，即多个NAND闪存芯片封装后无法直接应用在单个NAND闪存芯片封装的使用场景中。
发明内容
鉴于上述问题，本发明实施例的目的在于提供一种芯片，以解决现有技术中多个NAND闪存芯片封装后无法直接应用在单个NAND闪存芯片封装的使用场景中的问题。
为了解决上述问题，本发明实施例公开了一种芯片，包括：
多个NAND闪存芯片；
处理模块，所述处理模块分别与所述多个NAND闪存芯片的BUSY端连接，所述处理模块根据所述多个NAND闪存芯片的BUSY端信号生成反映所述多个NAND闪存芯片工作状态的状态信号，并将所述状态信号作为BUSY端信号发送到每个所述NAND闪存芯片的控制模块；当所述状态信号为BUSY时，所述控制模块禁止对应NAND闪存芯片的数据操作；
多个封装管脚，所述多个封装管脚与所述NAND闪存芯片中多个信号端一一对应，所述多个封装管脚中BUSY管脚与所述处理模块的输出端连接，所述多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个所述NAND闪存芯片中对应信号端连接。
可选地，当所述多个NAND闪存芯片的BUSY端信号中至少一个信号为BUSY时，所述状态信号为BUSY。
可选地，所述芯片还包括：
第一信号传输模块，所述第一信号传输模块的输入端与所述NAND闪存芯片的BUSY端连接，所述第一信号传输模块的输出端与所述处理模块的一输入端连接，所述第一信号传输模块用于将所述NAND闪存芯片的BUSY端信号传输至所述处理模块。
可选地，所述芯片还包括：
第二信号传输模块，所述第二信号传输模块的输入端与所述处理模块的输出端连接，所述第二信号传输模块的输出端与所述NAND闪存芯片的控制模块连接，所述第二信号传输模块用于将所述芯片状态信号传输至所述NAND闪存芯片的控制模块。
可选地，当所述状态信号为READY(空闲)时，所述控制模块控制对应的NAND闪存芯片允许数据操作。
可选地，当所述多个NAND闪存芯片的BUSY端信号中所有信号为READY时，所述状态信号为READY。
可选地，所述处理模块为或逻辑处理电路。
可选地，所述多个NAND闪存芯片为2N个NAND闪存芯片，N为大于0的整数。
本发明实施例的芯片包括以下优点：设置芯片包括多个NAND闪存芯片、处理模块和多个封装管脚，处理模块分别与多个NAND闪存芯片的BUSY端连接，处理模块根据多个NAND闪存芯片的BUSY端信号生成反映多个NAND闪存芯片工作状态的状态信号，并将状态信号作为BUSY端信号发送到每个NAND闪存芯片的控制模块；当状态信号为BUSY时，控制模块禁止对应NAND闪存芯片的数据操作；多个封装管脚与NAND闪存芯片中多个信号端一一对应，多个封装管脚中BUSY管脚与处理模块的输出端连接，多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接。这样，多个NAND闪存芯片封装后可以作为单个大容量芯片使用在单个芯片封装的应用场景中，多个NAND闪存芯片封装后的外观不仅与单个芯片封装后的外观无差别，控制芯片可以直接沿用单个芯片封装的控制芯片，控制芯片的控制方式无需调整，即无需增加片选地址来选择NAND闪存芯片，极大提高了小容量芯片使用场景的使用率。
附图说明
图1是现有技术中多个NAND闪存芯片封装后的结构示意图；
图2是本发明的一种芯片实施例的结构框图；
图3是本发明的一种芯片具体实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图2，其示出了本发明的一种芯片实施例的结构框图，具体可以包括：多个NAND闪存芯片(例如NAND闪存芯片1、……、NAND闪存芯片M，M为大于1的整数)；处理模块10，处理模块10分别与多个NAND闪存芯片的BUSY端连接，处理模块10根据多个NAND闪存芯片的BUSY端信号生成反映多个NAND闪存芯片工作状态的状态信号A，并将状态信号A作为BUSY端信号发送到每个NAND闪存芯片的控制模块20；当状态信号A为BUSY时，控制模块20禁止对应NAND闪存芯片的数据操作；多个封装管脚，多个封装管脚与NAND闪存芯片中多个信号端一一对应，多个封装管脚中BUSY管脚与处理模块10的输出端连接，多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接。
其中，控制模块20禁止对应NAND闪存芯片的数据操作可以为控制模块20禁止对应NAND闪存芯片的读数据操作、写数据操作和擦除数据操作。
具体地，多个封装管脚可以包括BUSY管脚、SELECT管脚、CSB管脚、ALE管脚、CLE管脚和IO管脚等。具体地，NAND闪存芯片中多个信号端可以包括BUSY端、SELECT信号端、CSB信号端、ALE信号端、CLE信号端和IO信号端等。则多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接，可以为SELECT管脚与每个NAND闪存芯片中SELECT信号端连接，CSB管脚与每个NAND闪存芯片中CSB信号端连接，多个封装管脚中其它管脚和NAND闪存芯片中信号端之间的连接类似，以下不再列举。
这样，多个NAND闪存芯片中每个NAND闪存芯片时刻都能确定所有NAND闪存芯片的工作状态，并可以在任一NAND闪存芯片处于BUSY状态时，其它每个NAND闪存芯片中控制模块20禁止对应NAND闪存芯片的数据操作，控制芯片无需增加片选地址来选择NAND闪存芯片。
另外，由于多个封装管脚与NAND闪存芯片中多个信号端一一对应，多个封装管脚中BUSY管脚与处理模块10的输出端连接，多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接。使得多个NAND闪存芯片封装后的外观与单个芯片封装后的外观无差别。
本发明实施例的芯片可以作为单个NAND闪存芯片使用，多个NAND闪存芯片分别具有独立的地址范围，在使用本发明实施例的芯片时，直接根据操作指令中的地址确定要操作的NAND闪存芯片即可，而无需根据片选地址选择NAND闪存芯片。
可选地，当多个NAND闪存芯片的BUSY端信号中任一个信号为BUSY时，状态信号A为BUSY。
可选地，在本发明的一个具体实施例中，参照图3，芯片还可以包括：第一信号传输模块30，第一信号传输模块30的输入端与NAND闪存芯片的BUSY端连接，第一信号传输模块30的输出端与处理模块10的一输入端连接，第一信号传输模块30用于将NAND闪存芯片的BUSY端信号传输至处理模块10。
可选地，在本发明的一个具体实施例中，参照图3，芯片还可以包括：第二信号传输模块40，第二信号传输模块40的输入端与处理模块10的输出端连接，第二信号传输模块40的输出端与NAND闪存芯片的控制模块20连接，第二信号传输模块40用于将芯片状态信号A传输至NAND闪存芯片的控制模块20。
可选地，当状态信号A为READY时，每个NAND闪存芯片中控制模块20可以控制对应的NAND闪存芯片允许数据操作。其中，控制模块20控制对应的NAND闪存芯片允许数据操作，可以为控制模块20控制NAND闪存芯片允许读数据操作、写数据操作和擦除数据操作。
可选地，在本发明的一个具体实施例中，处理模块10可以为或逻辑处理电路或者或门。图3中，处理模块10为或逻辑处理电路。
可选地，多个NAND闪存芯片可以为2N个NAND闪存芯片，N为大于0的整数。即多个NAND闪存芯片可以为2个NAND闪存芯片、4个NAND闪存芯片、8个NAND闪存芯片等。图3中，多个NAND闪存芯片为2个NAND闪存芯片。
本发明实施例的芯片包括以下优点：设置芯片包括多个NAND闪存芯片、处理模块和多个封装管脚，处理模块分别与多个NAND闪存芯片的BUSY端连接，处理模块根据多个NAND闪存芯片的BUSY端信号生成反映多个NAND闪存芯片工作状态的状态信号，并将状态信号作为BUSY端信号发送到每个NAND闪存芯片的控制模块；当状态信号为BUSY时，控制模块禁止对应NAND闪存芯片的数据操作；当状态信号为READY时，控制模块允许对应NAND闪存芯片的数据操作；多个封装管脚与NAND闪存芯片中多个信号端一一对应，多个封装管脚中BUSY管脚与处理模块的输出端连接，多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个NAND闪存芯片中对应信号端连接。这样，多个NAND闪存芯片封装后可以作为单个大容量芯片使用在单个芯片封装的应用场景中，多个NAND闪存芯片封装后的外观不仅与单个芯片封装后的外观无差别，控制芯片可以直接沿用单个芯片封装的控制芯片，控制芯片的控制方式无需调整，即无需增加片选地址来选择NAND闪存芯片，极大提高了小容量芯片使用场景的使用率。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种芯片，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种芯片，其特征在于，包括：
多个NAND闪存芯片；
处理模块，所述处理模块分别与所述多个NAND闪存芯片的BUSY端连接，所述处理模块根据所述多个NAND闪存芯片的BUSY端信号生成反映所述多个NAND闪存芯片工作状态的状态信号，并将所述状态信号作为BUSY端信号发送到每个所述NAND闪存芯片的控制模块；当所述状态信号为BUSY时，所述控制模块禁止对应NAND闪存芯片的数据操作；
多个封装管脚，所述多个封装管脚与所述NAND闪存芯片中多个信号端一一对应，所述多个封装管脚中BUSY管脚与所述处理模块的输出端连接，所述多个封装管脚中除BUSY管脚外的其它封装管脚，分别与每个所述NAND闪存芯片中对应信号端连接。
2.根据权利要求1所述的芯片，其特征在于，当所述多个NAND闪存芯片的BUSY端信号中至少一个信号为BUSY时，所述状态信号为BUSY。
3.根据权利要求1所述的芯片，其特征在于，还包括：
第一信号传输模块，所述第一信号传输模块的输入端与所述NAND闪存芯片的BUSY端连接，所述第一信号传输模块的输出端与所述处理模块的一输入端连接，所述第一信号传输模块用于将所述NAND闪存芯片的BUSY端信号传输至所述处理模块。
4.根据权利要求1所述的芯片，其特征在于，还包括：
第二信号传输模块，所述第二信号传输模块的输入端与所述处理模块的输出端连接，所述第二信号传输模块的输出端与所述NAND闪存芯片的控制模块连接，所述第二信号传输模块用于将所述芯片状态信号传输至所述NAND闪存芯片的控制模块。
5.根据权利要求1所述的芯片，其特征在于，当所述状态信号为READY时，所述控制模块控制对应的NAND闪存芯片允许数据操作。
6.根据权利要求5所述的芯片，其特征在于，当所述多个NAND闪存芯片的BUSY端信号中所有信号为READY时，所述状态信号为READY。
7.根据权利要求2或6所述的芯片，其特征在于，所述处理模块为或逻辑处理电路。
8.根据权利要求1所述的芯片，其特征在于，所述多个NAND闪存芯片为2N个NAND闪存芯片，N为大于0的整数。
CN201910390658.0A 2019-05-10 2019-05-10 一种芯片 Pending CN111916135A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910390658.0A CN111916135A (zh) 2019-05-10 2019-05-10 一种芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910390658.0A CN111916135A (zh) 2019-05-10 2019-05-10 一种芯片

Publications (1)

Publication Number Publication Date
CN111916135A true CN111916135A (zh) 2020-11-10

Family

ID=73242313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910390658.0A Pending CN111916135A (zh) 2019-05-10 2019-05-10 一种芯片

Country Status (1)

Country Link
CN (1) CN111916135A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790308A (zh) * 2005-12-27 2006-06-21 北京中星微电子有限公司 多通道闪存传输控制器、芯片及存储设备
CN101064192A (zh) * 2007-06-15 2007-10-31 华为技术有限公司 一种访问与非型闪存的系统及方法
CN101751982A (zh) * 2008-12-12 2010-06-23 苏州亮智科技有限公司 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN101958152A (zh) * 2010-10-19 2011-01-26 华中科技大学 一种nand flash控制器及其应用

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1790308A (zh) * 2005-12-27 2006-06-21 北京中星微电子有限公司 多通道闪存传输控制器、芯片及存储设备
CN101064192A (zh) * 2007-06-15 2007-10-31 华为技术有限公司 一种访问与非型闪存的系统及方法
CN101751982A (zh) * 2008-12-12 2010-06-23 苏州亮智科技有限公司 闪存存储装置中闪存控制器与闪存芯片之间的连接方法
CN101958152A (zh) * 2010-10-19 2011-01-26 华中科技大学 一种nand flash控制器及其应用

Similar Documents

Publication Publication Date Title
CN107589905B (zh) 存储器系统及其操作方法
KR102299721B1 (ko) 메모리 프로토콜
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
CN106448733B (zh) 非易失性存储器设备、编程方法和其编程验证方法
US20160188210A1 (en) Tier mode for access operations to 3d memory
CN104981789A (zh) 用于可变延时存储器操作的设备及方法
TW201025468A (en) Method of preventing data loss during a solder reflow process and memory device using the same
CN106128505B (zh) 包括半导体存储器件的存储系统以及其编程方法
US8429337B2 (en) Apparatus for controlling NAND flash memory
EP1999754A1 (en) Method and device for reduced read latency of non-volatile memory
CN110021314B (zh) 用于执行存储器操作的设备和操作存储器装置的方法
WO2015117493A1 (zh) 一种flash的控制方法和控制器
US11704260B2 (en) Memory controller
US11442664B2 (en) Memory system and method of operating the same
CN110058799A (zh) 存储器装置及操作存储器装置的方法
CN110196823A (zh) 电子装置及其操作方法
TW201810017A (zh) 資料儲存裝置、其控制單元及其任務排序方法
US20160378375A1 (en) Memory system and method of operating the same
US20210263867A1 (en) Memory protocol with command priority
CN106683698A (zh) 存储器件及其操作方法
EP3792775A1 (en) Interface circuit, memory device, storage device, and method of operating the memory device
CN111916135A (zh) 一种芯片
CN108132895B (zh) 配置为与主机执行双向通信的存储装置及其操作方法
US20220206714A1 (en) Storage device and method for operating the device
CN114138688A (zh) 一种数据读取方法、系统、设备以及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201110