CN111897393A - 一种降低led控制系统电磁兼容性的方法、装置及电子设备 - Google Patents
一种降低led控制系统电磁兼容性的方法、装置及电子设备 Download PDFInfo
- Publication number
- CN111897393A CN111897393A CN202010760086.3A CN202010760086A CN111897393A CN 111897393 A CN111897393 A CN 111897393A CN 202010760086 A CN202010760086 A CN 202010760086A CN 111897393 A CN111897393 A CN 111897393A
- Authority
- CN
- China
- Prior art keywords
- clock signal
- frequency
- spread spectrum
- determining
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/40—Control techniques providing energy savings, e.g. smart controller or presence detection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明实施例提供了一种降低LED控制系统电磁兼容性的方法、装置及电子设备，上述方法包括：在LED控制系统中，确定系统时钟树所控制的时钟信号；根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。应用本发明提供的方案，通过对系统时钟信号进行展频，进而分散能量；而针对另一种不能进行展频的串行时钟信号进行相位抖动处理，从而展宽其频谱；进而能够更好地降低LED控制系统电磁兼容性。
Description
技术领域
本发明涉及LED控制技术领域，特别是涉及一种降低LED控制系统电磁兼容性的方法、装置及电子设备。
背景技术
LED控制系统中的控制卡通常会受到LED屏体自身产生的电磁场以及周围环境中电磁场的干扰，而导致控制性能降低，严重时甚至会导致控制卡控制功能的失效。基于此，则需要降低控制卡的电磁兼容性(EMC，Electromagnetic Compatibility)用于提高控制卡的控制性能。
时钟展频是一种有效降低EMC的方法，时钟展频通过频率调制手段将集中在窄频带范围内的能量分散到预定宽频带范围，通过降低时钟在基频和奇次谐波频率的幅度，达到降低系统电磁辐射峰值的目的。然而相关技术中，通常是在LED系统中的锁相环上针对某一个固定时钟信号进行展频，这就导致展频的幅度较小，降低EMC的效果不佳。
发明内容
本发明实施例提供了一种降低LED控制系统电磁兼容性的方法、装置及电子设备，以达到在LED控制系统中提高降低EMC效果目的。
本发明实施的一方面，提供了一种降低LED控制系统电磁兼容性的方法，所述方法包括：
在LED控制系统中，确定系统时钟树所控制的时钟信号；
根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
可选的，所述根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号的步骤，包括：
获取预定频率标准值；
将频率与所述预定频率标准值之间的差值在预定范围内的所述时钟信号，确定为系统时钟信号；
将频率与所述预定频率标准值之间的差值不在预定范围内的所述时钟信号，确定为串行时钟信号。
可选的，所述对所述系统时钟信号进行展频处理的步骤，包括：
获取展频参数，并根据所述展频参数生成频率控制字，其中，所述展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；
根据所述频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
可选的，所述对所确定的串行时钟信号进行相位抖动处理的步骤，包括：
获取预定打拍幅度；
根据所述预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
本发明实施的又一方面，还提供了一种降低LED控制系统电磁兼容性的装置，所述装置包括：
第一确定模块，用于在LED控制系统中，确定系统时钟树所控制的时钟信号；
第二确定模块，与所述第一确定模块连接用于根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
处理模块，与所述第二确定模块连接用于对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
可选的，所述第一确定模块，包括：
第一获取单元，用于获取预定频率标准值；
第一确定单元，与所述获取单元内连接用于将频率与所述预定频率标准值之间的差值在预定范围内的所述时钟信号，确定为系统时钟信号；
第二确定单元，与所述第一确定单元连接用于将频率与所述预定频率标准值之间的差值不在预定范围内的所述时钟信号，确定为串行时钟信号。
可选的，所述处理模块，包括：
第二获取单元，用于获取展频参数，并根据所述展频参数生成频率控制字，其中，所述展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；
处理单元，与所述第二获取单元连接用于根据所述频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
可选的，所述处理模块，包括：
第三获取单元，用于获取预定打拍幅度；
打拍单元，与所述第三获取单元连接用于根据所述预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
本发明实施的又一方面，还提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放处理器可执行指令；
处理器，用于执行存储器上所存放的指令时，实现上述降低LED控制系统电磁兼容性的方法。
本发明实施例提供的一种降低LED控制系统电磁兼容性的方法、装置及电子设备，能够在LED控制系统中，确定系统时钟树所控制的时钟信号；根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。应用本发明提供的方案，通过对系统时钟信号进行展频，进而分散能量；而针对另一种不能进行展频的串行时钟信号进行相位抖动处理，从而展宽其频谱；进而能够更好地降低LED控制系统电磁兼容性。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1为本发明实施例提供的一种降低LED控制系统电磁兼容性方法的流程示意图；
图2为本发明实施例提供的一种降低LED控制系统电磁兼容性效果示意图；
图3为本发明实施例提供的一种降低LED控制系统电磁兼容性装置的结构示意图；
图4为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。
参见图1，为本发明实施例提供的一种降低LED控制系统电磁兼容性方法的流程示意图，该方法包括：
S100，在LED控制系统中，确定系统时钟树所控制的时钟信号。
在实施中，系统时钟树下所控制的时钟信号有网口时钟信号，SDRAM时钟信号及输出到控制端口的串行时钟信号。网口时钟信号是从千兆网口中将数据传送到FPGA芯片，SDRAM时钟信号是缓存数据并处理视频和校正等系数。对时钟信号进行展频，可以很好地将数据分散，减少能量集中导致的电磁集中。
S110，根据各个时钟信号的频率，确定时钟信号中的系统时钟信号和串行时钟信号。
在实施中，LED控制系统的时钟信号通常包括系统时钟信号和串行时钟信号，其中，系统时钟信号包括：网口时钟信号以及SDRAM时钟信号。系统时钟信号和串行时钟信号两者之间的频率互不相同，通常系统时钟信号在125MHz左右，而串行时钟信号的频率是可调的。基于此，可以预先设定一个频率标准值来用于区分系统时钟信号和串行时钟信号。
具体的，在获取用于区分系统时钟信号和串行时钟信号的预定频率标准值之后，可以将各个时钟信号的频率与预定频率标准值进行比较，将频率与预定频率标准值之间的差值在预定范围内的时钟信号，确定为系统时钟信号；将频率与预定频率标准值之间的差值不在预定范围内的时钟信号，确定为串行时钟信号。比如，预定频率标准值为125MHz，预定范围为±3MHz，那么也就是将频率在122-128MHz之间的时钟信号确定为系统时钟信号。
S120，对系统时钟信号进行展频处理，对串行时钟信号进行相位抖动处理，得到展宽频谱后的时钟信号。
在实施中，对系统时钟信号进行展频处理过程中，需要获取展频参数，并根据展频参数生成频率控制字，其中，展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；根据频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
展频深度系数可以根据展频输出信号的频率的展频深度确定，比如，展频输出信号的频率为100MHz，展频输出信号展频深度为20MHz，那么，展频输出信号的频率范围为90MHz至110MHz，展频深度系数为±0.1。
展频参考值以根据展频需要来设定，比如，展频参考值可以为0.5。
调制速率表示频率控制字随时间变化的速度。
参考频率也就是LED控制系统中电路的工作频率。
调制模式通常包括：三角调试模式、锯齿调制模式、正弦调制模式、随机调制模式以及自定义调试模式。具体调制模式可以根据展频需要来选择，不同时钟展频电路可以选择不同调制模式。比如，展频输出信号为三角波曲线时则选择三角调制模式；展频输出信号为锯齿波曲线时则选择锯齿调制模式；展频输出信号为正弦波曲线时则选择正弦调制模式；根据需要得到的展频输出信号的波形进行随机或自定义设置。
在实施中，可以由参考频率构成频率控制字的整数部分I，由展频深度系数、展频参考值、调制速率以及调制模式确定频率控制字的小数部分r(t)。依据频率控制字对系统时钟信号的频率进行离散变化，得到宽带频谱的系统时钟信号，实现时钟信号的展频。
比如，展频方式为中心展频，小数部分r(t)的范围可以为：Cr-D/2≤r(t)≤Cr+D/2，相应地，频率控制字F(t)的范围为：I+Cr-D/2≤F(t)≤I+Cr+D/2。
展频方式为向上展频，小数部分r(t)的范围可以为：Cr-D≤r(t)≤Cr，相应地，频率控制字F(t)的范围为：I+Cr-D≤F(t)≤I+Cr。
展频方式为向下展频时，小数部分r(t)的范围可以为：Cr≤r(t)≤Cr+D，相应地，频率控制字F(t)的范围为：I+Cr≤r(t)≤I+Cr+D。
其中，D表示展频深度系数，Cr表示展频参考值。
在实施中，可以利用锁相环(PLL，Phase Locked Loop)来实现对系统时钟信号进行展频。
在实施中，对所确定的串行时钟信号进行相位抖动处理过程中，需要获取预定打拍幅度；根据预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
在实施中，打拍幅度也就是对时钟信号进行相位偏移的幅度。对串行时钟信号进行打拍也就是根据打拍幅度对串行时钟信号的行为进行相位偏移，从而得到不同相位的串行时钟信号，展宽串行时钟信号的频谱。
应用本发明提供的方案，通过对系统时钟信号进行展频，进而分散能量；而针对另一种不能进行展频的串行时钟信号进行相位抖动处理，从而展宽其频谱；从而降低LED控制系统的电磁兼容性，参见图2为利用本发明实施例提供方案降低电磁兼容性效果的示意图，图中左、右两图分别为降低电磁兼容性前后的峰值对比图，可见通过本发明方案能够分散能量降低时钟信号的峰值，从而降低电磁兼容性。
参见图3，为本发明实施例提供的一种降低LED控制系统电磁兼容性装置的结构示意图，该装置包括：
第一确定模块300，用于在LED控制系统中，确定系统时钟树所控制的时钟信号；
第二确定模块310，与所述第一确定模块300连接用于根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
处理模块320，与所述第二确定模块310连接用于对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
一种实现方式中，所述第一确定模块300，包括：
第一获取单元，用于获取预定频率标准值；
第一确定单元，与所述获取单元内连接用于将频率与所述预定频率标准值之间的差值在预定范围内的所述时钟信号，确定为系统时钟信号；
第二确定单元，与所述第一确定单元连接用于将频率与所述预定频率标准值之间的差值不在预定范围内的所述时钟信号，确定为串行时钟信号。
一种实现方式中，所述处理模块320，包括：
第二获取单元，用于获取展频参数，并根据所述展频参数生成频率控制字，其中，所述展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；
处理单元，与所述第二获取单元连接用于根据所述频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
一种实现方式中，所述处理模块320，包括：
第三获取单元，用于获取预定打拍幅度；
打拍单元，与所述第三获取单元连接用于根据所述预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
应用本发明提供的方案，通过对系统时钟信号进行展频，进而分散能量；而针对另一种不能进行展频的串行时钟信号进行相位抖动处理，从而展宽其频谱；进而能够更好地降低LED控制系统电磁兼容性。
本发明实施例还提供了一种电子设备，如图4所示，包括处理器001、通信接口002、存储器003和通信总线004，其中，处理器001，通信接口002，存储器003通过通信总线004完成相互间的通信，
存储器003，用于存放计算机程序；
处理器001，用于执行存储器003上所存放的程序时，实现上述降低LED控制系统电磁兼容性的方法，该方法包括：
在LED控制系统中，确定系统时钟树所控制的时钟信号；
根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
应用本发明提供的方案，通过对系统时钟信号进行展频，进而分散能量；而针对另一种不能进行展频的串行时钟信号进行相位抖动处理，从而展宽其频谱；能够更好地降低LED控制系统电磁兼容性。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (9)
1.一种降低LED控制系统电磁兼容性的方法，其特征在于，所述方法包括：
在LED控制系统中，确定系统时钟树所控制的时钟信号；
根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
2.如权利要求1所述的方法，其特征在于，所述根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号的步骤，包括：
获取预定频率标准值；
将频率与所述预定频率标准值之间的差值在预定范围内的所述时钟信号，确定为系统时钟信号；
将频率与所述预定频率标准值之间的差值不在预定范围内的所述时钟信号，确定为串行时钟信号。
3.如权利要求1所述的方法，其特征在于，所述对所述系统时钟信号进行展频处理的步骤，包括：
获取展频参数，并根据所述展频参数生成频率控制字，其中，所述展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；
根据所述频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
4.如权利要求1所述的方法，其特征在于，所述对所确定的串行时钟信号进行相位抖动处理的步骤，包括：
获取预定打拍幅度；
根据所述预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
5.一种降低LED控制系统电磁兼容性的装置，其特征在于，所述装置包括：
第一确定模块，用于在LED控制系统中，确定系统时钟树所控制的时钟信号；
第二确定模块，与所述第一确定模块连接用于根据各个所述时钟信号的频率，确定所述时钟信号中的系统时钟信号和串行时钟信号；
处理模块，与所述第二确定模块连接用于对所述系统时钟信号进行展频处理，对所述串行时钟信号进行相位抖动处理，得到展宽频谱后的所述时钟信号。
6.如权利要求5所述的装置，其特征在于，所述第一确定模块，包括：
第一获取单元，用于获取预定频率标准值；
第一确定单元，与所述获取单元内连接用于将频率与所述预定频率标准值之间的差值在预定范围内的所述时钟信号，确定为系统时钟信号；
第二确定单元，与所述第一确定单元连接用于将频率与所述预定频率标准值之间的差值不在预定范围内的所述时钟信号，确定为串行时钟信号。
7.如权利要求5所述的装置，其特征在于，所述处理模块，包括：
第二获取单元，用于获取展频参数，并根据所述展频参数生成频率控制字，其中，所述展频参数包括：展频深度系数、展频参考值、调制速率、参考频率以及调制模式；
处理单元，与所述第二获取单元连接用于根据所述频率控制字对所确定的系统时钟信号进行展频处理，得到展频后的时钟信号。
8.如权利要求5所述的装置，其特征在于，所述处理模块，包括：
第三获取单元，用于获取预定打拍幅度；
打拍单元，与所述第三获取单元连接用于根据所述预定打拍幅度对所确定的串行时钟信号进行打拍，得到至少两个相位不同的串行时钟信号。
9.一种电子设备，其特征在于，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放处理器可执行指令；
处理器，用于执行存储器上所存放的指令时，实现权利要求1-4任一所述的方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010760086.3A CN111897393B (zh) | 2020-07-31 | 2020-07-31 | 一种降低led控制系统电磁干扰的方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010760086.3A CN111897393B (zh) | 2020-07-31 | 2020-07-31 | 一种降低led控制系统电磁干扰的方法、装置及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111897393A true CN111897393A (zh) | 2020-11-06 |
| CN111897393B CN111897393B (zh) | 2022-02-15 |
Family
ID=73183846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010760086.3A Active CN111897393B (zh) | 2020-07-31 | 2020-07-31 | 一种降低led控制系统电磁干扰的方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111897393B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060176934A1 (en) * | 2005-02-07 | 2006-08-10 | Inova Semiconductors Gmbh | Serial transmission of data using spread-spectrum modulation for enhancing electromagnetic compatibility |
| US20130182747A1 (en) * | 2012-01-16 | 2013-07-18 | Renesas Electronics Corporation | Clock control circuit, demodulation device and spread spectrum method |
| US20150200707A1 (en) * | 2014-01-15 | 2015-07-16 | Seagate Technology Llc | Adaptive spread-spectrum clocking |
| CN106356021A (zh) * | 2015-07-14 | 2017-01-25 | 西安诺瓦电子科技有限公司 | 降低led显示屏电磁干扰的方法和led显示控制卡 |
| CN108233924A (zh) * | 2018-02-09 | 2018-06-29 | 龙营半导体股份有限公司 | 基于相位调制的emi减少装置及方法 |
| CN110199477A (zh) * | 2019-04-23 | 2019-09-03 | 京东方科技集团股份有限公司 | 时钟展频电路、电子设备和时钟展频方法 |
-
2020
- 2020-07-31 CN CN202010760086.3A patent/CN111897393B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060176934A1 (en) * | 2005-02-07 | 2006-08-10 | Inova Semiconductors Gmbh | Serial transmission of data using spread-spectrum modulation for enhancing electromagnetic compatibility |
| US20130182747A1 (en) * | 2012-01-16 | 2013-07-18 | Renesas Electronics Corporation | Clock control circuit, demodulation device and spread spectrum method |
| US20150200707A1 (en) * | 2014-01-15 | 2015-07-16 | Seagate Technology Llc | Adaptive spread-spectrum clocking |
| CN106356021A (zh) * | 2015-07-14 | 2017-01-25 | 西安诺瓦电子科技有限公司 | 降低led显示屏电磁干扰的方法和led显示控制卡 |
| CN108233924A (zh) * | 2018-02-09 | 2018-06-29 | 龙营半导体股份有限公司 | 基于相位调制的emi减少装置及方法 |
| CN110199477A (zh) * | 2019-04-23 | 2019-09-03 | 京东方科技集团股份有限公司 | 时钟展频电路、电子设备和时钟展频方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111897393B (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8768278B2 (en) | Switching a PLL clock source to reduce wireless communication interference | |
| US8638147B2 (en) | Clock generator and system including the same | |
| EP2978139B1 (en) | Receiving device and receiving method | |
| CN110214418B (zh) | 展频电路的参数确定方法及装置、时钟展频方法及装置 | |
| US20100315169A1 (en) | Pll disturbance cancellation | |
| US9525403B2 (en) | Clock frequency modulation method and clock frequency modulation apparatus | |
| CN112818619A (zh) | 一种耳机主动降噪的仿真方法及装置 | |
| JP5367968B2 (ja) | クロック信号発生方法及び装置、それを利用したクロック周波数制御方法及び装置 | |
| CN111897393B (zh) | 一种降低led控制系统电磁干扰的方法、装置及电子设备 | |
| CN106330351B (zh) | 用于收发器的内置调谐、测试、和校准的rf振荡器技术 | |
| US10262089B2 (en) | Logic simulation method, logic simulation apparatus and computer-readable storage medium storing logic simulation program | |
| CN110781121A (zh) | 一种参考时钟源配置方法与端设备 | |
| US8571502B2 (en) | Adjusting PLL clock source to reduce wireless communication interference | |
| CN108988832B (zh) | 用于检测与电子装置相关联的延迟的方法和相应的电子装置 | |
| JP5128682B2 (ja) | パスバンド通信システムのための効率的なキャリアリカバリ技術 | |
| US10079607B1 (en) | Calibrated lookup table for phase-locked loop reconfiguration | |
| CN107463750B (zh) | 锁相环电路中阻容参数确定方法 | |
| CN109815877B (zh) | 一种卫星信号的降噪处理方法及装置 | |
| US11231459B2 (en) | Method and apparatus for analyzing phase noise in a signal from an electronic device | |
| TWI593251B (zh) | 頻率產生器、其方法及電腦程式 | |
| CN112653453A (zh) | 一种基于经验模态分解的锁相环 | |
| US9571111B1 (en) | System and method to speed up PLL lock time on subsequent calibrations via stored band values | |
| US10075311B2 (en) | Clock correction method and circuit utilizing training sequence to correct oscillator output, and reference clock generation method and circuit utilizing training sequence to generate reference clock | |
| CN110957743B (zh) | 电网低频锁频方法、装置、风电变流器和计算机存储介质 | |
| Pilipenko | Testing of Numerical Simulation Methods for Hybrid Frequency Synthesizers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 518000 room 3801, block a, block 8, block C, Wanke Yuncheng phase III, Liuxin 4th Street, Xili community, Xili street, Nanshan District, Shenzhen City, Guangdong Province (37-39 floors) Applicant after: Carlette cloud Technology Co.,Ltd. Address before: 518000 room 3801, block a, block 8, block C, Wanke Yuncheng phase III, Liuxin 4th Street, Xili community, Xili street, Nanshan District, Shenzhen City, Guangdong Province (37-39 floors) Applicant before: COLORLIGHT (SHENZHEN) CLOUD TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |