CN112653453A - 一种基于经验模态分解的锁相环 - Google Patents
一种基于经验模态分解的锁相环 Download PDFInfo
- Publication number
- CN112653453A CN112653453A CN202011521735.0A CN202011521735A CN112653453A CN 112653453 A CN112653453 A CN 112653453A CN 202011521735 A CN202011521735 A CN 202011521735A CN 112653453 A CN112653453 A CN 112653453A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- phase
- locked loop
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000354 decomposition reaction Methods 0.000 title claims abstract description 38
- 238000001914 filtration Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 19
- 238000012545 processing Methods 0.000 abstract description 9
- 230000006870 function Effects 0.000 description 16
- 238000004891 communication Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000004590 computer program Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及信号处理技术领域，尤其涉及一种基于经验模态分解的锁相环，包括：压控振荡器，用于根据输入信号与输出信号之间的关联关系确定与输入信号匹配的目标输出信号；信号分解模块，信号分解模块的输入端与压控振荡器的输出端相连，信号分解模块的输出端与目标滤波器的输入端相连，信号分解模块用于将目标输出信号分解为多个输出分量，输出分量包括目标输出信号的局部特征信号；目标滤波器，用于过滤输出分量中的噪声，并输出局部特征信号。本申请采用经验模态分解算法构筑的信号分解模块和Savitzky‑Golay滤波器作为目标滤波器对直接数字频率合成器输处的信号进行分解和滤波，从而在锁相环的带宽范围内外都降低压控振荡器的噪声。
Description
技术领域
本申请涉及信号处理技术领域，尤其涉及一种基于经验模态分解的锁相环。
背景技术
锁相环，是一种实时反馈回路，锁相环主要由混频器、环路滤波器、压控振荡器组成，混频器一般使用乘法器，环路滤波器起到低通滤波的作用，压控振荡器作为参考信号源，通过反馈回路控制使压控振荡器输出信号的频率与待测信号一致，所以锁相环具有能够跟踪固定相位阶段输出与参考信号相位之间关系的能力。这使得锁相环自诞生起就受到了广泛关注。随着电子信息技术的飞速发展，锁相环在很多领域得到了应用，例如电力并网、时钟同步、激光信号解调、无线电通信、智能家居等领域。目前，锁相环的发展方向是低噪声、高频、零延迟等，对锁相环噪声的处理是一个重难点问题。
压控振荡器作为锁相环中的参考信号源，是锁相环中的一个重要噪声源。锁相环环路对压控振荡器的噪声而言是一个“高通”滤波器，相位噪声在环路带宽内的低频范围可以通过锁相作用降低，而在这以外则保留不变，降低压控振荡器的噪声可以显著降低锁相环的噪声。
目前，相关技术中，设计有一种对环路带宽进行自适应调整的方法，用于在相位差较大时增大带宽以实现快速锁定，在相位差较小时降低带宽以减小相位抖动，从而降低了锁相环的整体噪声水平。还设计有另外一种环路带宽动态调整回路，用于抑制噪声。也有方案研究了噪声更低的压控振荡器方案。例如使用参考时钟对准技术降低压控形振荡器带宽内的相位噪声，通过在传统压控振荡器中加入积分器、时钟发生器了设计一种新型闭环压控振荡器，用于降低压控振荡器低频的1/f噪声，从而降低了锁相环带宽内噪声。然而以上的方案，都只能降低锁相环环路带宽范围内的噪声。
针对锁相环环路带宽范围外的噪声无法抑制的问题，目前尚未提出有效的解决方案。
发明内容
本申请提供了一种基于经验模态分解的锁相环，以解决锁相环环路带宽范围外的噪声无法抑制的技术问题。
根据本申请实施例的一个方面，本申请提供了一种基于经验模态分解的锁相环，包括：
压控振荡器，用于根据输入信号与输出信号之间的关联关系确定与输入信号匹配的目标输出信号；
信号分解模块，信号分解模块的输入端与压控振荡器的输出端相连，信号分解模块的输出端与目标滤波器的输入端相连，信号分解模块用于将目标输出信号分解为多个输出分量，输出分量包括目标输出信号的局部特征信号；
目标滤波器，用于过滤输出分量中的噪声，并输出局部特征信号。
可选地，压控振荡器包括直接数字频率合成器，直接数字频率合成器用于根据输入信号的电压幅值输出频率可调的第一正弦信号，目标输出信号包括第一正弦信号。
可选地，输出分量包括第一正弦信号的本征模函数信号，多个本征模函数信号具有至少一种频率和至少一种带宽。
可选地，目标滤波器包括Savitzky-Golay滤波器，Savitzky-Golay滤波器用于在过滤输出分量中的噪声时，保持局部特征信号的波形和带宽不发生改变。
可选地，锁相环还包括加法器，加法器的输入端与Savitzky-Golay滤波器的输出端相连，加法器用于将经过Savitzky-Golay滤波器滤波处理得到的多个局部特征信号相加，得到第二正弦信号，第二正弦信号通过加法器的第一输出端输出。
可选地，第二正弦信号的频率与第一正弦信号的频率相同。
可选地，锁相环还包括乘法器，乘法器的输出端与直接数字频率合成器的输入端相连，乘法器的第一输入端用于输入待测信号，乘法器的第二输入端与加法器的第二输出端相连，用于接收加法器输出的第二正弦信号，乘法器用于将待测信号和第二正弦信号混合后相乘，输出混合信号，直接数字频率合成器的输入信号为混合信号。
可选地，待测信号的频率与第二正弦信号的频率、第一正弦信号的频率相同。
可选地，在乘法器和直接数字频率合成器之间设置低通滤波器，低通滤波器的输入端与乘法器的输出端相连，低通滤波器的输出端与直接数字频率合成器的输入端相连，低通滤波器用于过滤混合信号中频率大于截至频率的信号，直接数字频率合成器的输入信号为经过低通滤波器过滤后的混合信号。
可选地，低通滤波器的截止频率小于目标输出信号的频率与目标系数的乘积。
根据本申请实施例的另一方面，本申请提供了一种电子设备，包括存储器、处理器、通信接口及通信总线，存储器中存储有可在处理器上运行的计算机程序，存储器、处理器通过通信总线和通信接口进行通信，处理器执行计算机程序时实现上述的一种基于经验模态分解的锁相环。
根据本申请实施例的另一方面，本申请还提供了一种具有处理器可执行的非易失的程序代码的计算机可读介质，程序代码使处理器执行上述的一种基于经验模态分解的锁相环。
本申请实施例提供的上述技术方案与相关技术相比具有如下优点：
本申请采用经验模态分解算法和Savitzky-Golay滤波器对直接数字频率合成器输处的信号进行分解和滤波，从而在锁相环的带宽范围内外都降低压控振荡器的噪声，并且本申请采用直接数字频率合成器作为压控振荡器，这样可以在不进行相位补偿的情况下，解决传统模拟锁相环和数字锁相环的相位漂移问题，保证锁相环的正常工作，可以大大降低系统的复杂性与抗环境干扰能力。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为根据本申请实施例提供的一种可选的锁相环示意图；
图2为本申请实施例提供的一种可选的电子设备结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本申请的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。
相关技术中，设计有一种对环路带宽进行自适应调整的方法，用于在相位差较大时增大带宽以实现快速锁定，在相位差较小时降低带宽以减小相位抖动，从而降低了锁相环的整体噪声水平。还设计有另外一种环路带宽动态调整回路，用于抑制噪声。也有方案研究了噪声更低的压控振荡器方案。例如使用参考时钟对准技术降低压控形振荡器带宽内的相位噪声，通过在传统压控振荡器中加入积分器、时钟发生器了设计一种新型闭环压控振荡器，用于降低压控振荡器低频的1/f噪声，从而降低了锁相环带宽内噪声。然而以上的方案，都只能降低锁相环环路带宽范围内的噪声。
为了解决背景技术中提及的问题，根据本申请实施例的一方面，提供了一种基于经验模态分解的锁相环的实施例，如图1所示，该锁相环，包括：
压控振荡器101，用于根据输入信号与输出信号之间的关联关系确定与输入信号匹配的目标输出信号；
信号分解模块102，信号分解模块的输入端与压控振荡器的输出端相连，信号分解模块的输出端与目标滤波器的输入端相连，信号分解模块用于将目标输出信号分解为多个输出分量，输出分量包括目标输出信号的局部特征信号；
目标滤波器103，用于过滤输出分量中的噪声，并输出局部特征信号。
本申请实施例中，压控振荡器作为参考信号源，通过反馈回路控制使压控振荡器输出信号的频率与待测信号一致，从而使得锁相环具有能够跟踪固定相位阶段输出与参考信号相位之间关系的能力，作为优选，本申请采用直接数字频率合成器作为压控振荡器，直接数字频率合成器用于根据输入信号的电压幅值输出频率可调的第一正弦信号，目标输出信号包括第一正弦信号。
传统的锁相环一般采用模拟电路或数字电路实现，硬件滤波器在滤波的同时会使输入信号产生相位偏移，而这种相移是非线性的，会导致锁相环失效，而采用直接数字频率合成器作为压控振荡器，可以在不进行相位补偿的情况下，解决传统模拟锁相环和数字锁相环的相位漂移问题，保证锁相环的正常工作，可以大大降低系统的复杂性与抗环境干扰能力。
信号分解模块为经验模态分解算法的应用模块，经验模态分解算法将直接数字频率合成器输出的第一正弦信号进行自适应分解，分解后可得到数量有限个输出分量，在本申请实施例中，输出分量为本征模函数信号，所分解出来的各本征模函数信号包含了原信号的不同时间尺度的局部特征信号，多个本征模函数信号具有至少一种频率和至少一种带宽。
经过经验模态分解后得到的各个本征模函数信号通过目标滤波器进行噪声过滤，作为优选，在本申请实施例中目标滤波器采用Savitzky-Golay滤波器，Savitzky-Golay滤波器用于在过滤输出分量中的噪声时，保持局部特征信号的波形和带宽不发生改变。
可选地，锁相环还包括加法器104，加法器的输入端与Savitzky-Golay滤波器的输出端相连，加法器用于将经过Savitzky-Golay滤波器滤波处理得到的多个局部特征信号相加，得到第二正弦信号，第二正弦信号通过加法器的第一输出端输出。
本申请实施例中，Savitzky-Golay滤波器输出的本征模函数信号在加法器中进行相加，可获得重构的正弦信号，即第二正弦信号。第二正弦信号为第一正弦信号的本征函数分量经过噪声过滤后重新相加得到的，所以第二正弦信号的频率与第一正弦信号的频率相同。
本申请实施例中，锁相环是一种实时反馈回路，回路中还包括混频器、环路滤波器。作为优选，本申请采用乘法器作为混频器，采用低通滤波器作为环路滤波器。
可选地，锁相环还包括乘法器105，乘法器的输出端与直接数字频率合成器的输入端相连，乘法器的第一输入端用于输入待测信号，乘法器的第二输入端与加法器的第二输出端相连，用于接收加法器输出的第二正弦信号，乘法器用于将待测信号和第二正弦信号混合后相乘，输出混合信号，直接数字频率合成器的输入信号为混合信号。
可选地，待测信号的频率与第二正弦信号的频率、第一正弦信号的频率相同。
本申请实施例中，可以将混频得到的信号作为直接数字频率合成器的输入信号，还可以将混频得到的信号采用低通滤波器进行过滤，再作为直接数字频率合成器的输入信号。
可选地，在乘法器和直接数字频率合成器之间设置低通滤波器106，低通滤波器的输入端与乘法器的输出端相连，低通滤波器的输出端与直接数字频率合成器的输入端相连，低通滤波器用于过滤混合信号中频率大于截至频率的信号，直接数字频率合成器的输入信号为经过低通滤波器过滤后的混合信号。
可选地，低通滤波器的截止频率小于目标输出信号的频率与目标系数的乘积。
下面对本申请实施例所提供的一种锁相环的工作流程进行说明。
首先待测信号进入到乘法器，与加法器输出的信号进行混频相乘，乘法器输出的信号进入低通滤波器，低通滤波器滤掉高于截止频率的信号；直接数字频率合成器根据低通滤波器输出信号的电压幅度大小，调整输出的正弦信号频率；数字频率合成器输出的正弦信号由经验模态分解算法进行自适应分解，分解后可得到数量有限个本征模函数，所分解出来的各本征模函数分量包含了原信号的不同时间尺度的局部特征信号；分解所得的本征模函数通过Savitzky-Golay滤波器进行噪声抑制；Savitzky-Golay滤波器输出的本征模函数在加法器中进行相加，可获得重构的正弦信号，正弦信号的频率与直接数字频率合成器输出的正弦信号频率相同；加法器输出正弦信号的频率与输入乘法器的待测信号频率相同，加法器输出的正弦信号就是解调信号。
直接数字频率合成器输出的正弦信号可表示为x(t)，经过经验模态分解算法后得到多个本征模函数ci(t)和残余量r(t)，可表示为：
对信号序列进行上述经验模态分级后，可以得到一系列从高频到低频、带宽不等的本征模函数，这些本征模函数频率成分和带宽是随信号的变化而变化的。然后这些本征模函数经过Savitzky-Golay滤波器处理进行降噪。
Savitzky-Golay滤波器是一种平滑滤波器。这种平滑滤波器是在时域内采用最小二乘法拟合多项式，在有效平滑信号的同时可以保证信号的形状、宽度不变。Savitzky-Golay滤波器可由下式表达：
其中，n为数据点的数量，m为SG滤波器的窗口宽度，j为坐标数据中原始数据表中的运行索引。用Savitzky-Golay滤波器对得到多个本征模函数ci(t)进行滤波，将得到的本征模函数在加法器中进行相加，得到重构的信号可以表示为：
相对于直接数字频率合成器输出的正弦信号x(t)，经过Savitzky-Golay滤波器处理后得到的x’(t)的噪声都得到的抑制，x’(t)信号的频率与待测信号的相同。
在本申请实施例中，经验模态分解和Savitzky-Golay滤波器对整个锁相环系统起到关键性的作用，负责对直接数字频率合成器输出的正弦信号进行分解和降噪，从而降低系统噪声。经验模态分解的速度会影响整个锁相环的响应速度。
传统的锁相环一般采用模拟电路或数字电路实现，硬件滤波器在滤波的同时会使输入信号产生相位偏移，而这种相移是非线性的，会导致锁相环失效，零相位滤波器只能通过软件滤波器实现。锁相环环路对压控振荡器的噪声而言是一个“高通”滤波器，相位噪声在环路带宽内的低频范围可以通过锁相作用降低，而在这以外则保留不变。传统的噪声抑制方法都只能降低锁相环环路带宽范围内的低频噪声，带宽范围外的高频噪声都难以进行抑制。
本申请提出的一种锁相环，采用直接数字频率合成器作为压控振荡器解决硬件系统中的相位偏移问题，保证锁相环的正常工作，可以大大降低系统的复杂性与抗环境干扰能力；采用经验模态分解和Savitzky-Golay滤波器对压控振荡器的噪声进行抑制，而且可以有效地抑制带宽范围外的高频噪声。与传统的锁相环方案相比，可以解决锁相环带宽范围外的压控振荡器噪声难以进行抑制的问题。
根据本申请实施例的另一方面，本申请提供了一种电子设备，如图2所示，包括存储器201、处理器203、通信接口205及通信总线207，存储器201中存储有可在处理器203上运行的计算机程序，存储器201、处理器203通过通信接口205和通信总线207进行通信，处理器203执行计算机程序时实现上述的一种基于经验模态分解的锁相环。
上述电子设备中的存储器、处理器通过通信总线和通信接口进行通信。所述通信总线可以是外设部件互连标准(Peripheral Component Interconnect，简称PCI)总线或扩展工业标准结构(Extended Industry Standard Architecture，简称EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。
存储器可以包括随机存取存储器(Random Access Memory，简称RAM)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
根据本申请实施例的又一方面还提供了一种具有处理器可执行的非易失的程序代码的计算机可读介质。
可选地，本实施例中的具体示例可以参考上述实施例中所描述的示例，本实施例在此不再赘述。
本申请实施例在具体实现时，可以参阅上述各个实施例，具有相应的技术效果。
可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(ApplicationSpecific Integrated Circuits，ASIC)、数字信号处理器(Digital Signal Processing，DSP)、数字信号处理设备(DSP Device，DSPD)、可编程逻辑设备(Programmable LogicDevice，PLD)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。
对于软件实现，可通过执行本文所述功能的单元来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于经验模态分解的锁相环，其特征在于，包括：
压控振荡器，用于根据输入信号与输出信号之间的关联关系确定与所述输入信号匹配的目标输出信号；
信号分解模块，所述信号分解模块的输入端与所述压控振荡器的输出端相连，所述信号分解模块的输出端与目标滤波器的输入端相连，所述信号分解模块用于将所述目标输出信号分解为多个输出分量，其中，所述输出分量包括所述目标输出信号的局部特征信号；
所述目标滤波器，用于过滤所述输出分量中的噪声，并输出所述局部特征信号。
2.根据权利要求1所述的锁相环，其特征在于，所述压控振荡器包括直接数字频率合成器，所述直接数字频率合成器用于根据所述输入信号的电压幅值输出频率可调的第一正弦信号，所述目标输出信号包括所述第一正弦信号。
3.根据权利要求2所述的锁相环，其特征在于，所述输出分量包括所述第一正弦信号的本征模函数信号，其中，多个所述本征模函数信号具有至少一种频率和至少一种带宽。
4.根据权利要求2所述的锁相环，其特征在于，所述目标滤波器包括Savitzky-Golay滤波器，所述Savitzky-Golay滤波器用于在过滤所述输出分量中的噪声时，保持所述局部特征信号的波形和带宽不发生改变。
5.根据权利要求4所述的锁相环，其特征在于，所述锁相环还包括加法器，所述加法器的输入端与所述Savitzky-Golay滤波器的输出端相连，所述加法器用于将经过所述Savitzky-Golay滤波器滤波处理得到的多个所述局部特征信号相加，得到第二正弦信号，所述第二正弦信号通过所述加法器的第一输出端输出。
6.根据权利要求5所述的锁相环，其特征在于，所述第二正弦信号的频率与所述第一正弦信号的频率相同。
7.根据权利要求5所述的锁相环，其特征在于，所述锁相环还包括乘法器，所述乘法器的输出端与所述直接数字频率合成器的输入端相连，所述乘法器的第一输入端用于输入待测信号，所述乘法器的第二输入端与所述加法器的第二输出端相连，用于接收所述加法器输出的所述第二正弦信号，所述乘法器用于将所述待测信号和所述第二正弦信号混合后相乘，输出混合信号，其中，所述直接数字频率合成器的所述输入信号为所述混合信号。
8.根据权利要求7所述的锁相环，其特征在于，所述待测信号的频率与所述第二正弦信号的频率、所述第一正弦信号的频率相同。
9.根据权利要求7所述的锁相环，其特征在于，在所述乘法器和所述直接数字频率合成器之间设置低通滤波器，所述低通滤波器的输入端与所述乘法器的输出端相连，所述低通滤波器的输出端与所述直接数字频率合成器的输入端相连，所述低通滤波器用于过滤所述混合信号中频率大于截至频率的信号，所述直接数字频率合成器的所述输入信号为经过所述低通滤波器过滤后的混合信号。
10.根据权利要求9所述的锁相环，其特征在于，所述低通滤波器的截止频率小于所述目标输出信号的频率与目标系数的乘积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521735.0A CN112653453A (zh) | 2020-12-21 | 2020-12-21 | 一种基于经验模态分解的锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011521735.0A CN112653453A (zh) | 2020-12-21 | 2020-12-21 | 一种基于经验模态分解的锁相环 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112653453A true CN112653453A (zh) | 2021-04-13 |
Family
ID=75359088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011521735.0A Pending CN112653453A (zh) | 2020-12-21 | 2020-12-21 | 一种基于经验模态分解的锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112653453A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114422039A (zh) * | 2022-01-21 | 2022-04-29 | 中车大连电力牵引研发中心有限公司 | 一种能够去除信号中噪声的方法 |
-
2020
- 2020-12-21 CN CN202011521735.0A patent/CN112653453A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114422039A (zh) * | 2022-01-21 | 2022-04-29 | 中车大连电力牵引研发中心有限公司 | 一种能够去除信号中噪声的方法 |
| CN114422039B (zh) * | 2022-01-21 | 2024-03-19 | 中车大连电力牵引研发中心有限公司 | 一种能够去除信号中噪声的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102014112727A1 (de) | Vorrichtung und verfahren zum synchronisieren von phasenregelkreisen | |
| Qian et al. | Adaptive Fourier decomposition of functions in quaternionic Hardy spaces | |
| US8098103B2 (en) | PLL disturbance cancellation | |
| CN112653453A (zh) | 一种基于经验模态分解的锁相环 | |
| US8421544B2 (en) | Chaotic wide band frequency modulator for noise reduction | |
| Ali et al. | Performance evaluation and benchmarking of PLL algorithms for grid‐connected RES applications | |
| Bei et al. | Robust frequency‐locked loop algorithm for grid synchronisation of single‐phase applications under distorted grid conditions | |
| Aptekarev et al. | Hermite‐Padé Approximants for a Pair of Cauchy Transforms with Overlapping Symmetric Supports | |
| Schmisser | Non parametric estimation of the diffusion coefficients of a diffusion with jumps | |
| US8831550B2 (en) | Method of compensating signal imbalance of wireless communication system | |
| Özdemir et al. | Fast and robust software‐based digital phase‐locked loop for power electronics applications | |
| CN107154790B (zh) | 基于fpga的反馈信号控制方法、系统及光模块调制器 | |
| CN217693296U (zh) | 一种基于锁相环的频率合成器 | |
| Vite-Chávez et al. | Time-variant forward-backward FIR denoising of piecewise-smooth signals | |
| KR102428833B1 (ko) | 주파수 제어 소스 루프의 제작 방법 및 그 시스템 | |
| CN108627705B (zh) | 一种消除本振相位随机干扰的测量方法和装置 | |
| Bondariev et al. | Firmware implementation and experimental research of the phase-locked loop with improved noise immunity | |
| CN111061330B (zh) | 一种变频器母线电压修正方法、装置、电子设备及存储介质 | |
| US8290108B2 (en) | Phase locked loop calibration | |
| CN105445547B (zh) | 正弦信号的频率检测方法和系统 | |
| Yi et al. | Design of low‐pass and band‐pass infinite impulse response maximally flat stable digital differentiators | |
| Bondariev et al. | Measurement of the phase-transfer function of the software phase-locked loop | |
| CN111897393B (zh) | 一种降低led控制系统电磁干扰的方法、装置及电子设备 | |
| CN113311708B (zh) | 跟踪高频噪声幅值增益调节控制策略参数的方法及系统 | |
| CN113312585B (zh) | 高阶控制策略参数调节的高频噪声功率增益在线跟踪方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |