CN111864004B - 肖特基二极管及其制备方法 - Google Patents

肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN111864004B
CN111864004B CN202011005172.XA CN202011005172A CN111864004B CN 111864004 B CN111864004 B CN 111864004B CN 202011005172 A CN202011005172 A CN 202011005172A CN 111864004 B CN111864004 B CN 111864004B
Authority
CN
China
Prior art keywords
layer
mesa structure
body region
contact
schottky diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011005172.XA
Other languages
English (en)
Other versions
CN111864004A (zh
Inventor
赵自然
胡海帆
马旭明
肖雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuctech Co Ltd
Original Assignee
Nuctech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuctech Co Ltd filed Critical Nuctech Co Ltd
Priority to CN202011005172.XA priority Critical patent/CN111864004B/zh
Publication of CN111864004A publication Critical patent/CN111864004A/zh
Application granted granted Critical
Publication of CN111864004B publication Critical patent/CN111864004B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开涉及肖特基二极管及其制备方法。一种肖特基二极管包括：衬底层；位于衬底层上的第一结构和第二结构，其中第一结构与第二结构之间为隔离槽结构，第一结构包括第一主体区和从第一主体区延伸的悬臂梁，第二结构包括第二主体区；以及肖特基接触结构，该肖特基接触结构包括：台面结构，位于第二主体区上；以及钝化层，位于第二主体区上并且包围台面结构，其中钝化层的厚度与台面结构的厚度相同；以及接触金属层，位于台面结构上并与悬臂梁的端部相接，其中，接触金属层与台面结构相接触并且接触金属层的接触面尺寸大于台面结构的顶面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅，该重掺杂多晶硅具有导电特性。

Description

肖特基二极管及其制备方法
技术领域
本发明涉及二极管技术领域，尤其涉及肖特基二极管及其制备方法。
背景技术
太赫兹波是指频率为0.1~10THz (1THz=1012Hz)并且波长为3mm-30μm范围内的电磁波，位于毫米波与红外光之间的电磁辐射区域。太赫兹波由于其独有特性而具有广阔的应用前景和应用价值。
超外差式检测器是一种能够在太赫兹频率范围内进行探测的检测器。超外差式检测器通过一个非线性设备—混频器将难处理的高频信号进行下变频转换成易处理的中频信号，然后对中频信号进行放大和测量。混频器的输出信号的频率正比于太赫兹信号与本振信号频率的差值。因此，通过对输出信号的分析，可以得到太赫兹波信号的相关信息。
这种混频器可以为能够工作在室温环境下的肖特基二极管（Schottky BarrierDiode，SBD）混频器。在肖特基二极管混频器中，信号的混频过程发生在肖特基二极管的非线性金属-半导体结电阻上。对于一个阻性混频器来说，金属-半导体结的变频效率理论上能达到最大值，但肖特基二极管内部的寄生元素—串联电阻和结电容会阻止信号的部分功率耦合到结电阻，尤其当肖特基二极管工作频率高于1THz时，从而影响探测灵敏度。
发明内容
根据本公开的一方面，提供一种肖特基二极管，包括：衬底层；位于衬底层上的第一结构和第二结构，其中第一结构与第二结构之间为隔离槽结构，第一结构包括第一主体区和从第一主体区延伸的悬臂梁，第二结构包括第二主体区；以及肖特基接触结构，该肖特基接触结构包括：台面结构，位于第二主体区上；钝化层，位于第二主体区上并且包围台面结构，其中钝化层的厚度与台面结构的厚度相同；以及接触金属层，位于台面结构上并与悬臂梁的端部相接，其中，接触金属层与台面结构相接触并且接触金属层的接触面尺寸大于台面结构的顶面面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅，该重掺杂多晶硅呈现导电特性。
根据本公开的一方面，提供了一种混频器，该混频器包括如上所述的肖特基二极管。
根据本公开的一方面，提供了一种倍频器，该倍频器包括如上所述的肖特基二极管。
根据本公开的又一方面，提供了一种制备肖特基二极管的方法，包括：提供衬底层；在衬底层上形成第一结构和第二结构，其中第一结构与第二结构之间为隔离槽结构，第一结构包括第一主体区和从第一主体区延伸的悬臂梁，第二结构包括第二主体区；在第二主体区上形成肖特基接触结构，肖特基接触结构包括：台面结构，位于所述第二主体区上；钝化层，位于第二主体区上并且包围台面结构，其中钝化层的厚度与台面结构的厚度相同；以及接触金属层，位于台面结构上并与悬臂梁的端部相接，其中，接触金属层与台面结构相接触并且接触金属层的接触面尺寸大于台面结构的顶面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅，该重掺杂多晶硅导电特性。
根据本公开的肖特基二极管及其制备方法，在肖特基接触结构中提供了台面结构，这样肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，而且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，台面结构周围的钝化层中嵌入有具有导电特性的重掺杂多晶硅作为隔离栅电极，通过控制该隔离栅电极的电位，可以降低肖特基结的寄生电容。
附图说明
通过参考附图会更加清楚地理解本公开的实施例的特征和优点，附图是示意性的而不应理解为对本公开进行任何限制，在附图中：
图1是示出了根据本公开实施例的一种肖特基二极管的简化结构的顶视图；
图2是示出了根据本公开实施例的一种肖特基二极管的截面示图；
图3是示出了根据本公开实施例的一种肖特基二极管的截面示图；
图4是示出了根据本公开实施例的一种肖特基二极管的截面示图；
图5是示出了根据本公开实施例的一种肖特基二极管的截面示图；
图6是示出了根据本公开实施例的一种制备肖特基二极管的方法流程图；以及
图7-图10是示出了根据本公开实施例的一种制备肖特基二极管的方法的过程示意图。
具体实施方式
下面对本公开的实施例的详细描述涵盖了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说显而易见的是，本公开的实施例明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更清楚的理解。本发明绝不限于下面所提出的任何具体配置和方法步骤，而是在不脱离本发明的教导的前提下覆盖了相关元素、部件和方法步骤的任何修改、替换和改进。
肖特基二极管的截止频率f =1/2pRsCjo，其中Rs为器件工作在正向偏压下的串联电阻，Cjo为器件在零偏压下的电容。由截止频率公式可知，电容越大，截止频率越小。为了能够实现对太赫兹波段的频谱进行接收和检测，要求肖特基二极管具有高截止频率，因此可以考虑通过降低肖特基结电容来提高器件的截止频率。
本公开提供了一种肖特基二极管及其制备方法，在肖特基接触结构中提供了台面结构，这样肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号（例如，300GHz以上的信号）的检测，而且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，台面结构周围的钝化层中嵌入有具有导电特性的重掺杂多晶硅作为隔离栅电极，通过控制该隔离栅电极的电位，可以降低肖特基结的寄生电容。下面参考附图来进行详细描述。此外，
图1是示出了根据本公开实施例的一种肖特基二极管的简化结构的顶视图。如图1所示，该肖特基二极管100包括：衬底层101；位于衬底层101上的第一结构102和第二结构103，其中第一结构102与第二结构103之间为隔离槽结构104。第一结构102包括第一主体区105和从第一主体区105延伸的悬臂梁106。第二结构103包括第二主体区107。该肖特基二极管100还包括：肖特基接触结构108，该肖特基接触结构108包括：台面结构，位于第二主体区上；钝化层，位于第二主体区上并且包围台面结构，其中钝化层的厚度与台面结构的厚度相同；以及接触金属层，位于台面结构上并与悬臂梁的端部相接，其中，接触金属层与台面结构相接触并且接触金属层的接触面尺寸大于台面结构的顶面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅，该重掺杂多晶硅具有导电特性。
在一些实施例中，隔离槽结构包括第二钝化层，该第二钝化层内部嵌入有第二重掺杂多晶硅，该第二重掺杂多晶硅具有导电特性。
在一些实施例中，第二主体区包括：位于衬底层上的重掺杂层；以及位于重掺杂层上的轻掺杂层，其中，台面结构位于轻掺杂层上。
在一些实施例中，台面结构与轻掺杂层一体形成。在另一些实施例中，台面结构与接触金属层一体形成。
下面参考图2-5并借助于具体的实现方式来更详细的描述根据本公开的肖特基二极管。应注意，图2-5中给出的截面示图对应于图1中的顶部视图沿A-A’的截面的图示。
图2是示出了根据本公开实施例的一种肖特基二极管200的截面示图。如图2所示，该肖特基二极管200包括：衬底层201；位于衬底层201上的第一结构202和第二结构203，其中第一结构202与第二结构203之间为隔离槽结构204。第一结构202包括第一主体区205（包括205-1、205-2、205-3、205-4）和从第一主体区205延伸的悬臂梁206。第二结构203包括第二主体区207（包括207-1、207-2）。该肖特基二极管200还包括：肖特基接触结构208，该肖特基接触结构208包括：台面结构208-1，位于第二主体区207上；钝化层208-2，位于第二主体区207上并且包围台面结构208-1，其中钝化层208-2的厚度与台面结构208-1的厚度相同；以及接触金属层208-3，位于台面结构208-1上并与悬臂梁206的端部相接，其中，接触金属层208-3与台面结构208-1相接触并且接触金属层208-3的接触面尺寸大于台面结构208-1的顶面尺寸，并且其中钝化层208-2内部嵌入有重掺杂多晶硅208-4，该重掺杂多晶硅208-4具有导电性。
具体地，衬底层201可以为半绝缘衬底层，例如，半绝缘GaAs层，用以支撑整个肖特基二极管。在一些实施例中，衬底层201在微纳加工后的最终厚度在5μm~100μm之间。
第二主体区207包括：位于衬底层201上的重掺杂层207-1；以及位于重掺杂层207-1上的轻掺杂层207-2，其中，台面结构208-1位于轻掺杂层207-2上。重掺杂层207-1可以从衬底层外延生长。重掺杂层207-1例如可以为N型重掺杂GaAs层。在一些实施例中，重掺杂层207-1的掺杂浓度大于1×1018cm-3，优选为5×1018cm-3。在一些实施例中，重掺杂层207-1的厚度在1μm~10μm之间。轻掺杂层207-2可以从重掺杂层207-1外延生长。轻掺杂层207-2例如可以为N型轻掺杂GaAs层。在一些实施例中，轻掺杂层207-2的掺杂浓度在1×1016 cm-3~5×1017cm-3范围内，优选在1×1017 cm-3~3×1017cm-3范围内。在一些实施例中，轻掺杂层207-2的厚度在0.05μm ~0.5μm之间。应理解，虽然以上将重掺杂层207-1和轻掺杂层207-2描述为N型掺杂层，但是本领域技术人员根据需要也可以在适当的情况下选择使用P型掺杂层。还应理解，重掺杂层207-1和轻掺杂层207-2的掺杂物可以使用本领域在制作二极管的体区时通常使用掺杂物，如，Zn掺杂或Si掺杂，本公开并不限于此。
如图所示，台面结构208-1与轻掺杂层207-2一体形成，从轻掺杂层207-2上突出。台面结构208-1例如可以为GaAs台面结构。台面结构208-1的截面形状可以为如图所示的方形，也可以为其他形状，只要其顶面尺寸小于上方的接触金属层的接触面尺寸即可，例如，可以为正梯形状，但并不限于此。
如图所示，钝化层208-2包围台面结构208-1并且其厚度与台面结构208-1的厚度相同，即钝化层208-2的顶面与台面结构208-1的顶面水平相持平，这样能够对接触金属层208-3起到全面支撑作用。在一些实施例中，钝化层208-3可以包括以下项中的任一项：SiO2、Si3N4、Al2O3。在一些实施例中，钝化层的厚度在0.1μm ~1μm之间。
在本实施例中，钝化层208-2内部嵌入有重掺杂多晶硅208-4。重掺杂多晶硅208-4可以为P型或N型掺杂。重掺杂多晶硅208-4的掺杂浓度可以为大于1×1018 cm-3。掺杂物可以为能够使得多晶硅表现出导电特性的物质，例如但不限于磷、硼等等，从而该结构可以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低接触金属层208-3与轻掺杂层207-2之间的寄生电容。应理解，重掺杂多晶硅208-4的掺杂物及其浓度可以由本领域技术人员按需进行设计。接触金属层208-3在台面结构208-1上，并且接触金属层208-3的接触面尺寸大于台面结构208-1的顶面尺寸（例如，面积），由此在接触金属层208-3和台面结构208-1之间形成金属-半导体肖特基接触，并且台面结构208-1的顶面尺寸决定了肖特基接触面积。由此，肖特基接触金属层可以不与结电容成比例缩小。
在一些实施例中，接触金属层208-3可以自下而上为Ti/Pt/Au。应理解，在本公开中，方位词“上”和“下”是相对概念，越靠近衬底层越靠下，越远离衬底层越靠上。
如图所示，第一主体区205包括：位于衬底层201上的重掺杂层205-1；位于重掺杂层205-1上的第一金属层205-2和轻掺杂层205-3；位于轻掺杂层205-3上的钝化层205-4。重掺杂层205-1、轻掺杂层205-3以及钝化层205-4可以与第二主体区207的重掺杂层207-1、轻掺杂层207-2以及钝化层208-4同步形成，因此在此不再赘述。
第一金属层205-2作为肖特基二极管200的第一电极。在一些实施例中，第一金属层205-2可以形成肖特基二极管200的阳极电极或阴极电极。在一些实施例中，第一金属层205-2可以自下而上为Ni/Au/Ge/Ni/Au的堆叠结构。悬臂梁206与第一金属层205-2相接，作为第一金属层205-2与肖特基接触结构208之间的空气桥。悬臂梁206包括第二金属层。在一些实施例中，第二金属层可以包括Au。在一些实施例中，第二金属层的厚度在1μm~2μm之间。
除上述以外，如图所示，第二结构203还包括第三金属层209，作为肖特基二极管200的第二电极。在一些实施例中，第一金属层205-2可以形成肖特基二极管200的阴极电极。在使用中，通过肖特基二极管200的第一电极和第二电极，肖特基二极管200可以按需被反向并联或同向串联。本公开实施例的肖特基二极管200可以应用了混频器和倍频器。
根据本公开实施例的肖特基二极管，在肖特基接触结构中提供了台面结构，该台面结构的顶面尺寸决定了肖特基接触面积，肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，并且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，台面结构周围的钝化层中嵌入有重掺杂多晶硅作为隔离栅电极，通过控制该隔离栅电极的电位，可以降低肖特基结的寄生电容，从而进一步提高检测灵敏度。
图3是示出了根据本发明实施例的一种肖特基二极管300的截面示图。肖特基二极管300与肖特基二极管200的不同主要在于在隔离槽结构中提供了内部嵌入有重掺杂多晶硅的钝化层。
更具体地，如图3所示，该肖特基二极管300包括：衬底层301；位于衬底层301上的第一结构302和第二结构303，其中第一结构302与第二结构303之间为隔离槽结构304。第一结构302包括第一主体区305（包括305-1、305-2、305-3、305-4）和从第一主体区305延伸的悬臂梁306。第二结构303包括第二主体区307（包括307-1、307-2）。该肖特基二极管300还包括：肖特基接触结构308，该肖特基接触结构308包括：台面结构308-1，位于第二主体区307上；钝化层308-2，位于第二主体区307上并且包围台面结构308-1，其中钝化层308-2的厚度与台面结构308-1的厚度相同；以及接触金属层308-3，位于台面结构308-1上并与悬臂梁306的端部相接，其中，接触金属层308-3与台面结构308-1相接触并且接触金属层308-3的接触面尺寸大于台面结构308-1的顶面尺寸，并且其中钝化层308-2内部嵌入有重掺杂多晶硅308-4，该重掺杂多晶硅308-4具有导电特性。
具体地，衬底层301可以为半绝缘衬底层，例如，半绝缘GaAs层，用以支撑整个肖特基二极管。在一些实施例中，衬底层301在微纳加工后的最终厚度在5μm~100μm之间。
第二主体区307包括：位于衬底层301上的重掺杂层307-1；以及位于重掺杂层307-1上的轻掺杂层307-2，其中，台面结构308-1位于轻掺杂层307-2上。重掺杂层307-1可以从衬底层外延生长。重掺杂层307-1例如可以为N型重掺杂GaAs层。在一些实施例中，重掺杂层307-1的掺杂浓度大于1×1018cm-3，优选为5×1018cm-3。在一些实施例中，重掺杂层307-1的厚度在1μm~10μm之间。轻掺杂层207-2可以从重掺杂层207-1外延生长。轻掺杂层307-2例如可以为N型轻掺杂GaAs层。在一些实施例中，轻掺杂层307-2的掺杂浓度在1×1016 cm-3~5×1017cm-3范围内，优选在1×1017 cm-3~3×1017cm-3范围内。在一些实施例中，轻掺杂层307-2的厚度在0.05μm ~0.5μm之间。应理解，虽然以上将重掺杂层307-1和轻掺杂层307-2描述为N型掺杂层，但是本领域技术人员根据需要也可以在适当的情况下选择使用P型掺杂层。还应理解，重掺杂层207-1和轻掺杂层207-2的掺杂物可以使用本领域在制作二极管的体区时通常使用掺杂物，如，Zn掺杂或Si掺杂，本公开并不限于此。
如图所示，台面结构308-1与轻掺杂层307-2一体形成，从轻掺杂层307-2上突出。台面结构208-1例如可以为GaAs台面结构。台面结构208-1的截面形状可以为如图所示的方形，也可以为其他形状，只要其顶面尺寸小于上方的接触金属层的接触面尺寸即可，例如，可以为正梯形状，但并不限于此。
如图所示，钝化层308-2包围台面结构308-1并且其厚度与台面结构308-1的厚度相同，即钝化层308-2的顶面水平与台面结构308-1的顶面水平相持平，这样能够对接触金属层308-3起到全面支撑作用。在一些实施例中，钝化层308-3可以包括以下项中的任一项：SiO2、Si3N4、Al2O3。在一些实施例中，钝化层的厚度在0.1μm ~1μm之间。
在本实施例中，钝化层308-2内部嵌入有重掺杂多晶硅308-4。重掺杂多晶硅308-4可以为P型或N型掺杂。重掺杂多晶硅308-4的掺杂浓度可以为大于1×1018 cm-3。掺杂物可以为能够使得多晶硅表现出导电特性的物质，例如但不限于磷、硼等等，从而该结构可以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低接触金属层308-3与轻掺杂层307-2之间的寄生电容。应理解，重掺杂多晶硅308-4的掺杂物及其浓度可以由本领域技术人员按需进行设计。此外，在隔离槽结构304内部嵌入有重掺杂多晶硅308-4的钝化层308-2，重掺杂多晶硅308-4具有导电特性以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低肖特基接触结构308的台面结构308-1与远端（相对于肖特基结构而言）金属电极（即图中第一金属层305-2）之间的寄生电容。应理解，包围台面结构的嵌入有重掺杂多晶硅的钝化层和隔离槽结构中的嵌入有重掺杂多晶硅的钝化层都用作隔离栅电极，二者可以在相同工艺过程下形成，可以引出到器件芯片的相同位置或不同位置，因此它们的电位可以单独控制或者集中控制。至于这些隔离栅电极的具体引出位置，本领域技术人员在利用肖特基二极管形成器件时，可以按需进行设计。
接触金属层308-3在台面结构308-1上，并且接触金属层308-3的接触面尺寸大于台面结构308-1的顶面尺寸（即，面积），由此在接触金属层308-3和台面结构308-1之间形成金属-半导体肖特基接触，并且台面结构308-1的顶面尺寸决定了肖特基接触面积。由此，肖特基接触金属层可以不与结电容成比例缩小。
在一些实施例中，接触金属层308-3可以自下而上为Ti/Pt/Au。应理解，在本公开中，方位词“上”和“下”是相对概念，越靠近衬底层越靠下，越远离衬底层越靠上。
如图所示，第一主体区305包括：位于衬底层301上的重掺杂层305-1；位于重掺杂层305-1上的第一金属层305-2和轻掺杂层305-3；位于轻掺杂层203-3上的钝化层305-4。重掺杂层305-1、轻掺杂层305-3以及钝化层305-4可以与第二主体区307的重掺杂层307-1、轻掺杂层307-2以及钝化层308-4同步形成，因此在此不再赘述。
第一金属层305-2作为肖特基二极管300的第一电极。在一些实施例中，第一金属层305-2可以形成肖特基二极管300的阳极电极或阴极电极。在一些实施例中，第一金属层305-2可以自下而上为Ni/Au/Ge/Ni/Au的堆叠结构。悬臂梁306与第一金属层305-2相接，作为第一金属层305-2与肖特基接触结构308之间的空气桥。悬臂梁306包括第二金属层。在一些实施例中，第二金属层可以包括Au。在一些实施例中，第二金属层的厚度在1μm~2μm之间。
除上述以外，如图所示，第二结构303还包括第三金属层309，作为肖特基二极管300的第二电极。在一些实施例中，第一金属层305-2可以形成肖特基二极管300的阴极电极。在使用中，通过肖特基二极管300的第一电极和第二电极，肖特基二极管300可以按需被反向并联或同向串联。本公开实施例的肖特基二极管300可以应用了混频器和倍频器。
根据本公开实施例的肖特基二极管及，在肖特基接触结构中提供了台面结构，该台面结构的顶面尺寸决定了肖特基接触面积，肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，而且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，台面结构周围以及隔离槽结构内提供了内部嵌入有重掺杂多晶硅的钝化层，通过控制作为隔离栅电极的重掺杂多晶硅的电位，可以降低肖特基结的寄生电容，从而进一步提高检测灵敏度。
图4是示出了根据本发明实施例的一种肖特基二极管400的截面示图。肖特基二极管400与肖特基二极管200的不同主要在于台面结构是与接触金属层一体形成的。
如图4所示，该肖特基二极管400包括：衬底层401；位于衬底层201上的第一结构402和第二结构403，其中第一结构402与第二结构403之间为隔离槽结构404。第一结构402包括第一主体区405（包括405-1、405-2、405-3、405-4）和从第一主体区405延伸的悬臂梁406。第二结构403包括第二主体区407（包括407-1、407-2）。该肖特基二极管400还包括：肖特基接触结构408，该肖特基接触结构408包括：台面结构408-1，位于第二主体区407上；钝化层408-2，位于第二主体区407上并且包围台面结构408-1，其中钝化层408-2的厚度与台面结构408-1的厚度相同；以及接触金属层408-3，位于台面结构408-1上并与悬臂梁406的端部相接，其中，接触金属层408-3与台面结构408-1相接触并且接触金属层408-3的接触面尺寸大于台面结构408-1的顶面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅408-4，该重掺杂多晶硅408-4具有导电特性。
具体地，衬底层401可以为半绝缘衬底层，例如，半绝缘GaAs层，用以支撑整个肖特基二极管。在一些实施例中，衬底层401在微纳加工后的最终厚度在5μm~100μm之间。
第二主体区407包括：位于衬底层401上的重掺杂层407-1；以及位于重掺杂层407-1上的轻掺杂层407-2，其中，台面结构408-1位于轻掺杂层407-2上。重掺杂层407-1可以从衬底层外延生长。重掺杂层407-1例如可以为N型重掺杂GaAs层。在一些实施例中，重掺杂层407-1的掺杂浓度大于1×1018cm-3，优选为5×1018cm-3。在一些实施例中，重掺杂层407-1的厚度在1μm~10μm之间。轻掺杂层407-2可以从重掺杂层407-1外延生长。轻掺杂层407-2例如可以为N型轻掺杂GaAs层。在一些实施例中，轻掺杂层407-2的掺杂浓度在1×1016 cm-3~5×1017cm-3范围内，优选在1×1017 cm-3~3×1017cm-3范围内。在一些实施例中，轻掺杂层407-2的厚度在0.05μm ~0.5μm之间。应理解，虽然以上将重掺杂层407-1和轻掺杂层407-2描述为N型掺杂层，但是本领域技术人员根据需要也可以在适当的情况下选择使用P型掺杂层。还应理解，重掺杂层207-1和轻掺杂层207-2的掺杂物可以使用本领域在制作二极管的体区时通常使用掺杂物，如，Zn掺杂或Si掺杂，本公开并不限于此。
如图所示，钝化层408-2形成在轻掺杂层407-2上，并且其中形成开孔。台面结构408-1位于钝化层408-2上的开孔中并且被钝化层407-2包围。接触金属层408-3在台面结构408-1上，台面结构408-1与金属接触层408-3一体形成。台面结构408-1的截面形状可以为如图所示的方形，也可以为其他形状，只要其顶面尺寸小于上方的接触金属层的接触面尺寸即可，例如，可以为倒梯形状，但并不限于此。应注意，虽然台面结构408-1与金属接触层408-3分开来提及，但是在本实施例中，台面结构408-1与金属接触层408-3实际上是一体的结构。在一些实施例中，一体的接触金属层408-3和台面结构408-1可以自下而上为Ti/Pt/Au。应理解，在本公开中，方位词“上”和“下”是相对概念，越靠近衬底层越靠下，越远离衬底层越靠上。
在本实施例中，由于台面结构408-1与金属接触层408-3一体形成，由此在台面结构408-1和轻掺杂层407-2之间形成金属-半导体肖特基接触。钝化层408-3的开孔的尺寸决定了台面结构408-1的底面尺寸，进而决定了肖特基接触面积。应注意，通过对钝化层蚀刻形成的开孔的上开口的尺寸一般大于等于下开口的尺寸，所以在接触金属层的接触面尺寸大于台面结构的顶面尺寸的情况下，必然也大于台面结构的底面尺寸。由此，接触金属层可以不与结电容成比例缩小。
钝化层408-2包围台面结构408-1并且其厚度与台面结构408-1的厚度相同，即钝化层408-2的顶面与台面结构408-1的顶面水平相持平，这样能够对接触金属层408-3起到全面支撑作用。在一些实施例中，钝化层408-2可以包括以下项中的任一项：SiO2、Si3N4、Al2O3。在一些实施例中，钝化层408-2的厚度在0.1μm ~1μm之间。
在本实施例中，钝化层408-2内部嵌入有重掺杂多晶硅408-4。重掺杂多晶硅408-4可以为P型或N型掺杂。重掺杂多晶硅408-4的掺杂浓度可以为大于1×1018 cm-3。掺杂物可以为能够使得多晶硅表现出导电特性的物质，例如但不限于磷、硼等等，从而该结构可以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低接触金属层408-3与轻掺杂层407-2之间的寄生电容。应理解，重掺杂多晶硅408-4的掺杂物及其浓度可以由本领域技术人员按需进行设计。
如图所示，第一主体区405包括：位于衬底层401上的重掺杂层405-1；位于重掺杂层405-1上的第一金属层405-2和轻掺杂层405-3；位于轻掺杂层405-3上的钝化层405-4。重掺杂层405-1、轻掺杂层405-3以及钝化层405-4可以与第二主体区407的重掺杂层407-1、轻掺杂层407-2以及钝化层408-4同步形成，因此在此不再赘述。
第一金属层405-2作为肖特基二极管400的第一电极。在一些实施例中，第一金属层405-2可以形成肖特基二极管400的阳极电极或阴极电极。在一些实施例中，第一金属层405-2可以自下而上为Ni/Au/Ge/Ni/Au的堆叠结构。悬臂梁406与第一金属层405-2相接，作为第一金属层405-2与肖特基接触结构408之间的空气桥。悬臂梁406包括第二金属层。在一些实施例中，第二金属层可以包括Au。在一些实施例中，第二金属层的厚度在1μm~2μm之间。
除上述以外，如图所示，第二结构403还包括第三金属层409，作为肖特基二极管400的第二电极。在一些实施例中，第一金属层405-2可以形成肖特基二极管400的阴极电极。在使用中，通过肖特基二极管400的第一电极和第二电极，肖特基二极管400可以按需被反向并联或同向串联。本公开实施例的肖特基二极管400可以应用了混频器和倍频器。
根据本公开实施例的肖特基二极管，在肖特基接触结构中提供了台面结构，该台面结构的底面尺寸决定了肖特基接触面积，肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，并且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，此外，台面结构周围的钝化层中嵌入有重掺杂多晶硅作为隔离栅电极，通过控制该隔离栅电极的电位，可以降低肖特基结的寄生电容，从而进一步提高检测灵敏度。
图5是示出了根据本发明实施例的一种肖特基二极管500的截面示图。本实施例的肖特基二极管500与图4的肖特基二极管400的不同主要在于在隔离槽结构中提供了内部嵌入有重掺杂多晶硅的钝化层。
如图5所示，该肖特基二极管500包括：衬底层501；位于衬底层201上的第一结构502和第二结构503，其中第一结构502与第二结构503之间为隔离槽结构504。第一结构502包括第一主体区505（包括505-1、505-2、505-3、505-4）和从第一主体区505延伸的悬臂梁506。第二结构503包括第二主体区507（包括507-1、507-2）。该肖特基二极管500还包括：肖特基接触结构508，该肖特基接触结构508包括：台面结构508-1，位于第二主体区507上；钝化层508-2，位于第二主体区507上并且包围台面结构508-1，其中钝化层508-2的厚度与台面结构508-1的厚度相同；以及接触金属层508-3，位于台面结构508-1上并与悬臂梁506的端部相接，其中，接触金属层508-3与台面结构508-1相接触并且接触金属层508-3的接触面尺寸大于台面结构508-1的顶面尺寸，并且其中钝化层内部嵌入有重掺杂多晶硅508-4，该重掺杂多晶硅508-4具有导电特性。
具体地，衬底层501可以为半绝缘衬底层，例如，半绝缘GaAs层，用以支撑整个肖特基二极管。在一些实施例中，衬底层501在微纳加工后的最终厚度在5μm~100μm之间。
第二主体区507包括：位于衬底层501上的重掺杂层507-1；以及位于重掺杂层507-1上的轻掺杂层507-2，其中，台面结构508-1位于轻掺杂层507-2上。重掺杂层507-1可以从衬底层外延生长。重掺杂层507-1例如可以为N型重掺杂GaAs层。在一些实施例中，重掺杂层507-1的掺杂浓度大于1×1018cm-3，优选为5×1018cm-3。在一些实施例中，重掺杂层507-1的厚度在1μm~10μm之间。轻掺杂层507-2可以从重掺杂层507-1外延生长。轻掺杂层507-2例如可以为N型轻掺杂GaAs层。在一些实施例中，轻掺杂层507-2的掺杂浓度在1×1016 cm-3~5×1017cm-3范围内，优选在1×1017 cm-3~3×1017cm-3范围内。在一些实施例中，轻掺杂层507-2的厚度在0.05μm ~0.5μm之间。应理解，虽然以上将重掺杂层507-1和轻掺杂层407-2描述为N型掺杂层，但是本领域技术人员根据需要也可以在适当的情况下选择使用P型掺杂层。还应理解，重掺杂层207-1和轻掺杂层207-2的掺杂物可以使用本领域在制作二极管的体区时通常使用掺杂物，如，Zn掺杂或Si掺杂，本公开并不限于此。
如图所示，钝化层508-2形成在轻掺杂层507-2上，并且其中形成开孔。台面结构508-1位于钝化层508-2上的开孔中并且被钝化层507-2包围。接触金属层508-3在台面结构508-1上，台面结构508-1与金属接触层508-3一体形成。台面结构508-1的截面形状可以为如图所示的方形，也可以为其他形状，只要其底面尺寸小于上方的接触金属层的接触面尺寸即可，例如，可以为倒梯形状，但并不限于此。应注意，虽然台面结构508-1与金属接触层508-3分开来提及，但是在本实施例中，台面结构508-1与金属接触层508-3实际上是一体的结构。在一些实施例中，一体的接触金属层508-3和台面结构508-1可以自下而上为Ti/Pt/Au。应理解，在本公开中，方位词“上”和“下”是相对概念，越靠近衬底层越靠下，越远离衬底层越靠上。
在本实施例中，由于台面结构508-1与金属接触层508-3一体形成，由此在台面结构508-1和轻掺杂层507-2之间形成金属-半导体肖特基接触。钝化层508-3的开孔的尺寸决定了台面结构508-1的底面尺寸，进而决定了肖特基接触面积。应注意，通过对钝化层蚀刻形成的开孔的上开口的尺寸一般大于等于下开口的尺寸，所以在接触金属层的接触面尺寸大于台面结构的顶面尺寸的情况下，必然也大于台面结构的底面尺寸。由此，接触金属层可以不与结电容成比例缩小。
钝化层508-2包围台面结构508-1并且其厚度与台面结构208-1的厚度相同，即钝化层508-2的顶面水平与台面结构508-1的顶面水平相持平，这样能够对接触金属层508-3起到全面支撑作用。在一些实施例中，钝化层508-2可以包括以下项中的任一项：SiO2、Si3N4、Al2O3。在一些实施例中，钝化层508-2的厚度在0.1μm ~1μm之间。
在本实施例中，钝化层508-2内部嵌入有重掺杂多晶硅508-4。重掺杂多晶硅508-4可以为P型或N型掺杂。重掺杂多晶硅508-4的掺杂浓度可以为大于1×1018 cm-3。掺杂物可以为能够使得多晶硅表现出导电特性的物质，例如但不限于磷、硼等等，从而该结构可以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低接触金属层508-3与轻掺杂层507-2之间的寄生电容。应理解，重掺杂多晶硅508-4的掺杂物及其浓度可以由本领域技术人员按需进行设计。此外，在隔离槽结构304内部嵌入有重掺杂多晶硅508-4的钝化层508-2，重掺杂多晶硅508-4具有导电特性以作为隔离栅电极。通过将该隔离栅电极在包括该肖特基二极管的器件芯片的其他位置引出并控制其电位，可以降低肖特基接触结构508的台面结构508-1与远端（相对于肖特基结构而言）金属电极（即图中第一金属层505-2）之间的寄生电容。应理解，包围台面结构的嵌入有重掺杂多晶硅的钝化层和隔离槽结构中的嵌入有重掺杂多晶硅的钝化层都用作隔离栅电极，二者可以在相同工艺过程下形成，可以引出到器件芯片的相同位置或不同位置，因此它们的电位可以单独控制或者集中控制。至于这些隔离栅电极的具体引出位置，本领域技术人员在利用肖特基二极管形成器件时，可以按需进行设计。
如图所示，第一主体区505包括：位于衬底层501上的重掺杂层505-1；位于重掺杂层505-1上的第一金属层505-2和轻掺杂层505-3；位于轻掺杂层505-3上的钝化层505-4。重掺杂层505-1、轻掺杂层505-3以及钝化层505-4可以与第二主体区507的重掺杂层507-1、轻掺杂层507-2以及钝化层508-4同步形成，因此在此不再赘述。
第一金属层505-2作为肖特基二极管500的第一电极。在一些实施例中，第一金属层505-2可以形成肖特基二极管500的阳极电极或阴极电极。在一些实施例中，第一金属层505-2可以自下而上为Ni/Au/Ge/Ni/Au的堆叠结构。悬臂梁506与第一金属层505-2相接，作为第一金属层505-2与肖特基接触结构508之间的空气桥。悬臂梁506包括第二金属层。在一些实施例中，第二金属层可以包括Au。在一些实施例中，第二金属层的厚度在1μm~2μm之间。
除上述以外，如图所示，第二结构503还包括第三金属层509，作为肖特基二极管500的第二电极。在一些实施例中，第一金属层505-2可以形成肖特基二极管500的阴极电极。在使用中，通过肖特基二极管500的第一电极和第二电极，肖特基二极管500可以按需被反向并联或同向串联。本公开实施例的肖特基二极管500可以应用了混频器和倍频器。
根据本公开实施例的肖特基二极管及，在肖特基接触结构中提供了台面结构，该台面结构的底面尺寸决定了肖特基接触面积，肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，并且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，台面结构周围以及隔离槽结构内提供了内部嵌入有重掺杂多晶硅的钝化层，通过控制作为隔离栅电极的重掺杂多晶硅的电位，可以降低肖特基结的寄生电容，从而进一步提高检测灵敏度。
下面描述根据本公开实施例的肖特基二极管的制备方法。图6是示出了根据本发明实施例的一种制备肖特基二极管的方法流程图。如图6所述，制备肖特基二极管的方法600包括步骤S601-S603。在步骤S601，提供衬底层。在步骤S602，在衬底层上形成第一结构和第二结构，其中第一结构与第二结构之间为隔离槽结构，第一结构包括第一主体区和从第一主体区延伸的悬臂梁，第二结构包括第二主体区。在步骤S603，在第二主体区上形成肖特基接触结构，该肖特基接触结构包括：台面结构，位于第二主体区上；钝化层，位于第二主体区上并且包围台面结构，其中钝化层的厚度与台面结构的厚度相同；以及接触金属层，位于台面结构上并与悬臂梁的端部相接，其中，接触金属层与台面结构相接触并且接触金属层的接触面尺寸大于台面结构的顶面尺寸，并且钝化层内部嵌入有重掺杂多晶硅，该重掺杂多晶硅具有导电特性。
在一些实施例中，方法还包括在隔离槽结构中形成内部嵌入有第二重掺杂多晶硅的第二钝化层，该第二重掺杂多晶硅具有导电特性。
在一些实施例中，在衬底层上形成第二结构包括：在衬底层上形成重掺杂层，以及在重掺杂层上形成轻掺杂层，从而形成第二主体区。
在一些实施例中，在第二主体区上形成肖特基接触结构包括：对轻掺杂层进行蚀刻以形成台面结构；在台面结构周围形成钝化层；以及在台面结构上形成所述接触金属层。
在一些实施例中，在第二主体区上形成肖特基接触结构包括：在第二主体区上形成钝化层；对钝化层进行蚀刻以形成开口；将台面结构与接触金属层一体形成，以使得台面结构填充在开口中。
下面参考图7-10并借助于具体的实现方式来更详细的描述根据本公开的制备肖特基二极管的过程。
图7-8是示出了根据本发明实施例的制备肖特基二极管的方法的过程示意图。如图7所示，提供衬底层701。在衬底层701上生长重掺杂层702，并在重掺杂层702上生长轻掺杂层703。接着，参考图8，对轻掺杂层703进行蚀刻来形成台面结构704。对如此得到的结构进行局部腐蚀以形成隔离槽结构706，在隔离槽结构706的两边分别为第一结构707和第二结构708。接下来，在台面结构704的周围形成内部嵌入了重掺杂多晶硅的钝化层705。形成钝化层的步骤包括：形成第一绝缘，例如二氧化硅层；在第一绝缘上形成重掺杂多晶硅层；对重掺杂多晶硅层两侧进行蚀刻；在重掺杂多晶硅层上及其两侧形成第二绝缘层。接下来，可以在台面结构上生长接触金属层，其中，接触金属层的接触面尺寸大于台面结构的接触面尺寸。最后，可以形成第一结构707的第一金属层以及从第一金属层延伸的第一金属层和接触金属层之间的空气桥来作为第一结构707的悬臂梁，从而形成图2中的肖特基二极管200。应理解，上述主要详细说明了肖特基接触结构的制作方法，对于其他部分稍有提及或者已经省略，以免不必要的模糊本发明。
在一些实施例中，在台面结构的周围形成钝化层的同时，可以在沟槽隔离结构706中形成内部嵌入有重掺杂多晶硅的钝化层，从而形成图3中的肖特基二极管300。
图9-10是示出了根据本发明实施例的制备肖特基二极管的另一方法的过程示意图。如图9所示，提供衬底层901。在衬底层901上生长重掺杂层902，并在重掺杂层902上生长轻掺杂层903。接着，参考图10，对如此得到的结构进行局部腐蚀以形成隔离槽结构904，在隔离槽结构904的两边分别为第一结构905和第二结构906。在轻掺杂层903上形成内部嵌入有重掺杂多晶硅908钝化层909。形成钝化层的步骤包括：形成第一绝缘层，例如二氧化硅层；在第一绝缘上形成重掺杂多晶硅层；对重掺杂多晶硅层两侧进行蚀刻；在重掺杂多晶硅层上及其两侧形成第二绝缘层。接下来，对钝化层909进行蚀刻来形成开口910。之后，可以在开口910上生长接触金属层和台面结构，以使得台面结构填充在开口910中。由于钝化层909的阻挡，可以使得接触金属层的接触面尺寸大于台面结构的顶面尺寸。最后，可以形成第一结构905的第一金属层以及从第一金属层延伸的第一金属层和接触金属层之间的空气桥来作为第一结构905的悬臂梁，从而形成图4中的肖特基二极管400。应理解，上述主要详细说明了肖特基接触结构的制作方法，对于其他部分稍有提及或者已经省略，以免不必要的模糊本发明。
在一些实施例中，在台面结构的周围形成钝化层的同时，可以在沟槽隔离结构904中形成内部嵌入有重掺杂多晶硅的钝化层，从而形成图5中的肖特基二极管500。
根据本公开的肖特基二极管及其制备方法，在肖特基接触结构中提供了台面结构，这样肖特基接触面积可以与结电容不成比例缩小，使得肖特基二极管以及包括这种肖特基二极管的设备能够适用于高频信号的检测，而且保持了较高的结构可靠性，从而提供较高的检测灵敏度。此外，在台面结构周围的钝化层中嵌入有具有导电特性的重掺杂多晶硅作为隔离栅结构，通过控制该隔离栅结构的电位，可以降低肖特基结的寄生电容，从而进一步提高检测灵敏度。
应注意，虽然上述以GaAs为基材讨论了本发明的各实施例，但是本领域技术人员可以采用替代材料来实施本发明的实施例，例如Si、SiGe、GaN等材料。
根据本公开实施例的肖特基二极管不仅可以用在混频器中，还可以用在倍频器中。此外，根据本公开实施例的肖特基二极管不仅可以应用在分立二极管器件中，也可以应用到单片集成芯片或电路集成芯片中。根据应用需求，可以对二极管结数、分布特点进行单一方案或多方案组合方式进行设计，可为本公开中给出的简单结构的反向并联方式连接，也可以为同向串联方式连接。
应当注意，在权利要求中，单词“包含”或“包括”并不排除存在未列在权利要求中的元件或组件。此外，还应当注意，本说明书中使用的语言主要是为了可读性和教导的目的而选择的，而不是为了解释或者限定本发明的主题而选择的。因此，在不偏离所附权利要求书的范围的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。关于本发明的范围，说明书中所做的描述都是说明性的，而非限制性的，本发明的范围由所附权利要求书限定。

Claims (10)

1.一种肖特基二极管，包括：
衬底层；
特征在于还包括：
位于所述衬底层上的第一结构和第二结构，其中所述第一结构与所述第二结构之间为隔离槽结构，所述第一结构包括第一主体区和从所述第一主体区延伸的悬臂梁，所述第二结构包括第二主体区；以及
肖特基接触结构，该肖特基接触结构包括：
台面结构，位于所述第二主体区上；
钝化层，位于所述第二主体区上并且包围所述台面结构，其中所述钝化层的厚度与所述台面结构的厚度相同；以及
接触金属层，位于所述台面结构上并与所述悬臂梁的端部相接，
其中，所述接触金属层与所述台面结构相接触并且所述接触金属层的接触面尺寸大于所述台面结构的顶面尺寸，并且
其中，所述钝化层内部嵌入有重掺杂多晶硅，所述重掺杂多晶硅具有导电特性，
其中，所述台面结构与所述接触金属层一体形成或与所述第二主体区的轻掺杂层一体形成。
2.根据权利要求1所述的肖特基二极管，其中所述隔离槽结构包括第二钝化层，其中所述第二钝化层内部嵌入有第二重掺杂多晶硅，所述第二重掺杂多晶硅具有导电特性。
3.根据权利要求1所述的肖特基二极管，其中，所述第二主体区包括：
位于所述衬底层上的重掺杂层；以及
位于所述重掺杂层上的所述轻掺杂层，
其中，所述台面结构位于所述轻掺杂层上。
4.一种混频器，包括如权利要求1所述的肖特基二极管。
5.一种倍频器，包括如权利要求1所述的肖特基二极管。
6.一种制备肖特基二极管的方法，包括：
提供衬底层；
特征在于还包括：
在所述衬底层上形成第一结构和第二结构，其中所述第一结构与所述第二结构之间为隔离槽结构，所述第一结构包括第一主体区和从所述第一主体区延伸的悬臂梁，所述第二结构包括第二主体区；
在所述第二主体区上形成肖特基接触结构，所述肖特基接触结构包括：
台面结构，位于所述第二主体区上；
钝化层，位于所述第二主体区上并且包围所述台面结构，其中所述钝化层的厚度与所述台面结构的厚度相同；以及
接触金属层，位于所述台面结构上并与所述悬臂梁的端部相接，
其中，所述接触金属层与所述台面结构相接触并且所述接触金属层的接触面尺寸大于所述台面结构的顶面尺寸，并且
其中，所述钝化层内部嵌入有重掺杂多晶硅，所述重掺杂多晶硅具有导电特性，
其中，所述台面结构与所述接触金属层一体形成或与所述第二主体区的轻掺杂层一体形成。
7.根据权利要求6所述的制备肖特基二极管的方法，还包括在所述隔离槽结构中形成内部嵌入有第二重掺杂多晶硅的第二钝化层，所述第二重掺杂多晶硅具有导电特性。
8.根据权利要求6所述的制备肖特基二极管的方法，其中，在所述衬底层上形成所述第二结构包括：在所述衬底层上形成重掺杂层，以及在所述重掺杂层上形成所述轻掺杂层，从而形成所述第二主体区。
9.根据权利要求8所述的制备肖特基二极管的方法，其中，在所述台面结构与所轻掺杂层一体形成的情况下，在所述第二主体区上形成所述肖特基接触结构包括：
对所述轻掺杂层进行蚀刻以形成所述台面结构；
在所述台面结构周围形成所述钝化层；以及
在所述台面结构上形成所述接触金属层。
10.根据权利要求6所述的制备肖特基二极管的方法，其中，在所述台面结构与所接触金属层一体形成的情况下，在所述第二主体区上形成所述肖特基接触结构包括：
在所述第二主体区上形成钝化层；
对所述钝化层进行蚀刻以形成开口；
将所述台面结构与所述接触金属层一体形成，以使得所述台面结构填充在所述开口中。
CN202011005172.XA 2020-09-23 2020-09-23 肖特基二极管及其制备方法 Active CN111864004B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011005172.XA CN111864004B (zh) 2020-09-23 2020-09-23 肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011005172.XA CN111864004B (zh) 2020-09-23 2020-09-23 肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN111864004A CN111864004A (zh) 2020-10-30
CN111864004B true CN111864004B (zh) 2021-01-01

Family

ID=72968554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011005172.XA Active CN111864004B (zh) 2020-09-23 2020-09-23 肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN111864004B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837589A (en) * 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
CN103400865B (zh) * 2013-07-31 2016-07-13 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
CN104867968B (zh) * 2015-06-12 2017-10-13 四川众为创通科技有限公司 用于太赫兹低频段GaAs基大功率肖特基倍频二极管
CN106683992B (zh) * 2016-12-15 2019-12-17 中国电子科技集团公司第五十五研究所 一种肖特基二极管t型阳极接触空气桥电极制作方法
CN108155092B (zh) * 2017-12-23 2020-06-02 中国电子科技集团公司第五十五研究所 一种bcb辅助增强的肖特基二极管阳极空气桥制作方法
CN109616513B (zh) * 2019-01-23 2023-06-27 山东科技大学 基于多分体阳极改善电流拥挤效应的太赫兹肖特基二极管
CN111327274B (zh) * 2020-04-15 2022-11-25 东南大学 一种反向并联sbd太赫兹三倍频器及其制备方法

Also Published As

Publication number Publication date
CN111864004A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
US20070072332A1 (en) Semiconductor radiation detectors and method for fabrication thereof
US8957461B2 (en) Schottky barrier diode having a trench structure
US4847210A (en) Integrated pin photo-detector method
US9356140B2 (en) Semiconductor device
US11574906B2 (en) Monolithic multi-I region diode switches
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
SG178181A1 (en) Electronic apparatus
US10971620B2 (en) Method for producing a semiconductor arrangement
US9431960B2 (en) Solution testing equipment
US9437646B2 (en) Detecting device, detector, and imaging apparatus using the same
CN111864004B (zh) 肖特基二极管及其制备方法
Arzi et al. Broadband detection capability of a triple barrier resonant tunneling diode
US20030085416A1 (en) Monolithically integrated pin diode and schottky diode circuit and method of fabricating same
CN109143015B (zh) 半导体器件寄生电阻获取方法
CN111933743A (zh) 肖特基二极管及其制造方法
EP1912259A1 (en) A quantum dot thermistor structure and use thereof
CN111863973B (zh) 肖特基二极管及其制备方法
CN113161238B (zh) 高温度特性门极灵敏型触发可控硅芯片的制作工艺
EP1912260A1 (en) A quantum dot thermistor structure and use thereof
CN112289791B (zh) 用于太赫兹频段结电容测试的肖特基二极管及半导体器件
CN109855728B (zh) 全周期检波器
Xu et al. Integrated W-band RECTENNA (rectifying antenna) with Ge quantum dot Schottky Diode
Mou et al. Design and fabrication of planar GaAs Schottky barrier diodes for submillimeter-wave applications
CN112992674B (zh) 一种垂直结构的氮化镓太赫兹二极管及制备方法
CN114388632B (zh) 基于浮置环的多像素自由运行单光子探测器及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant