CN111863968A - 一种鳍式隧穿场效应晶体管结构 - Google Patents
一种鳍式隧穿场效应晶体管结构 Download PDFInfo
- Publication number
- CN111863968A CN111863968A CN202010679527.7A CN202010679527A CN111863968A CN 111863968 A CN111863968 A CN 111863968A CN 202010679527 A CN202010679527 A CN 202010679527A CN 111863968 A CN111863968 A CN 111863968A
- Authority
- CN
- China
- Prior art keywords
- fin
- gate electrode
- shallow trench
- trench isolation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 15
- 230000005669 field effect Effects 0.000 title claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种鳍式隧穿场效应晶体管结构，包括：鳍，所述鳍的两端分设有源和漏，位于所述源和漏之间的所述鳍的中部设有沟道；浅沟槽隔离，包括第一浅沟槽隔离和第二浅沟槽隔离，其分设于所述鳍的两侧；栅电极，包括第一栅电极和第二栅电极，其分设于所述鳍的两侧，并分别位于所述第一浅沟槽隔离和第二浅沟槽隔离之上；其中，所述第一栅电极用于实现对阈值电压大小的调控，所述第二栅电极用于实现对隧穿电流大小的调控。本发明将TFET和FinFET各自具有的优势相结合，可以在一个器件中实现不同的阈值电压。
Description
技术领域
本发明涉及集成电路制造及半导体器件技术领域，特别是涉及一种具有多种功能的鳍式隧穿场效应晶体管(Fin-TFET)结构。
背景技术
传统CMOS晶体管的亚阈值摆幅(Subthreshold swing，SS)，理论最小值约为60mV/dec。而隧穿场效应晶体管(TFET)的亚阈值摆幅可以更小，即栅压调控器件开关的能力更强。
目前，对于隧穿场效应晶体管器件的研究，主要集中在大尺寸的平面器件上。然而，这种大尺寸的平面器件结构，并不利于向先进技术节点(14nm以下)发展。而鳍式场效应晶体管(FinFET)由于具有栅控能力强等优势，可以应用于先进技术节点。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种鳍式隧穿场效应晶体管结构。
为实现上述目的，本发明的技术方案如下：
一种鳍式隧穿场效应晶体管结构，包括：
鳍，所述鳍的两端分设有源和漏，位于所述源和漏之间的所述鳍的中部设有沟道；
浅沟槽隔离，包括第一浅沟槽隔离和第二浅沟槽隔离，其分设于所述鳍的两侧；
栅电极，包括第一栅电极和第二栅电极，其分设于所述鳍的两侧，并分别位于所述第一浅沟槽隔离和第二浅沟槽隔离之上；
其中，所述第一栅电极用于实现对阈值电压大小的调控，所述第二栅电极用于实现对隧穿电流大小的调控。
进一步地，所述第一栅电极在所述鳍上的投影面积大于或等于所述第二栅电极在所述鳍上的投影面积。
进一步地，所述第一栅电极为一个，所述第二栅电极为一至多个。
进一步地，所述第二栅电极为多个时，各所述第二栅电极之间上下叠加且相隔离。
进一步地，所述第一浅沟槽隔离相对于所述第二浅沟槽隔离在所述鳍两侧上的垂直高度相同或不同。
进一步地，所述源为p型掺杂结构，所述漏为n型掺杂结构，所述沟道为未掺杂结构。
进一步地，所述源为p+掺杂结构，所述漏为n+掺杂结构。
进一步地，所述鳍材料包括Si，Ge或SiGe。
进一步地，所述第一浅沟槽隔离和第二浅沟槽隔离材料包括氧化物或氮化物绝缘材料。
进一步地，所述第一栅电极和第二栅电极材料包括金属、合金和金属化合物中的至少一种。
进一步地，还包括：栅介质，所述栅介质设于所述鳍和所述栅电极之间。
进一步地，所述栅介质为一至多层。
进一步地，所述栅介质材料包括氧化硅或/和氧化铪。
本发明具有以下优点：
(1)本发明将TFET和FinFET各自具有的优势相结合，提高了TFET在先进技术节点应用的可能性。
(2)本发明提出的Fin-TFET结构,可以在一个器件中实现不同的阈值电压。
(3)较大阈值电压的Fin-TFET关态电流(Ioff)较小，静态功耗也较小；而较小阈值电压的Fin-TFET由于具有TFET的SS比传统CMOS更小的优势，因此可以快速地实现开态和关态的切换。
附图说明
图1是本发明一较佳实施例一的一种鳍式隧穿场效应晶体管结构示意图。
图2是图1中BB’向视图。
图3是图1中CC’向视图。
图4是图1中AA’向截面视图。
图5是本发明一较佳实施例二的一种鳍式隧穿场效应晶体管结构示意图。
图6是本发明一较佳实施例三的一种鳍式隧穿场效应晶体管结构示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参考图1，图1是本发明一较佳实施例一的一种鳍式隧穿场效应晶体管结构示意图。如图1所示，本发明的一种鳍式隧穿场效应晶体管结构，包括：鳍(Fin)11，浅沟槽隔离(STI)121、122，栅电极(Gate)131、132等几个主要组成部分。
请参考图1。鳍11可采用常规鳍式场效应晶体管(FinFET)的鳍的结构形式。图示为一种具有矩形结构或近似矩形结构的鳍11的形态。但不限于此。
鳍11的材料可采用最常用的Si，也可以采用其它半导体材料，如Ge或SiGe等。
鳍11可具有较高的高度，以及相对较薄的厚度。例如，鳍11的高度约可为45nm～60nm，厚度约可为5nm～10nm。
鳍11的两端上分设有晶体管的源(source)111和漏(drain)113，晶体管的沟道(channel)112位于源111和漏113之间，并可位于鳍11的中部。
源111可采用p型掺杂，漏113可采用n型掺杂。例如，源111可为p+掺杂(较高浓度p型掺杂)，漏113可为n+掺杂(较高浓度n型掺杂)。沟道112可不作掺杂。
请参考图1。浅沟槽隔离121、122结构可包括第一浅沟槽隔离121和第二浅沟槽隔离122；第一浅沟槽隔离121和第二浅沟槽隔离122分设于鳍11的两侧。鳍11被位于其两侧的第一浅沟槽隔离121和第二浅沟槽隔离122所隔绝保护。
第一浅沟槽隔离121和第二浅沟槽隔离122材料可包括氧化物或氮化物(nitride)等其他绝缘材料。例如，第一浅沟槽隔离121和第二浅沟槽隔离122材料可采用氧化硅(SiO2)，或氮化硅。
请参考图1。栅电极131、132可包括第一栅电极131和第二栅电极132。本实施例中，第一栅电极131和第二栅电极132各为一个，分设于鳍11的两侧，并分别位于第一浅沟槽隔离121和第二浅沟槽隔离122的上方位置。
第一栅电极131和第二栅电极132的面积大小可不同，并具有相应的栅控功能。其中，面积较大的一个栅电极，可以调控整个器件的阈值电压，实现对阈值电压大小的调控；而面积较小的一个栅电极，可调控隧穿电子的多少或调控隧穿电流的大小。
例如，可使得第一栅电极131在鳍11上的投影面积大于第二栅电极132在鳍11上的投影面积。
请参考图2，其显示图1中鳍式隧穿场效应晶体管结构的左视图。位于鳍11一侧的第一栅电极131具有较大的面积，并覆盖了大部分鳍11的侧面；同时，由于鳍11的厚度相对较小，因而第一栅电极131可以调控器件沟道112处的电场和载流子分布，单独实现对鳍11中电荷浓度的调控，从而实现对器件阈值电压的调控功能。
也可使得第一栅电极131在鳍11上的投影面积等于第二栅电极132在鳍11上的投影面积，如图5所示。
请参考图3，其显示图1中鳍式隧穿场效应晶体管结构的右视图。位于鳍11另一侧的第二栅电极132具有较小的面积，只覆盖了小部分鳍11的侧面区域，且第二栅电极132的图示左端覆盖在源111的侧面上，故可以控制源111和沟道112界面处的电子隧穿。
第一栅电极131和第二栅电极132材料可包括金属、合金和金属化合物中的至少一种。例如，第一栅电极131和第二栅电极132可采用氮化钛(TiN)等材料制作，或者可采用钨等金属组成。根据实际需求，第一栅电极131和第二栅电极132可以为同种材料的组合；或者，也可以是不同材料的组合。
请参考图5。在本发明的一个实施例中，位于器件两侧的第一浅沟槽隔离121和第二浅沟槽隔离122可以具有相同的垂直高度。
在本发明的另一个实施例中，第一浅沟槽隔离121和第二浅沟槽隔离122也可以具有不同的高度，这样可以提高第二栅电极132对沟道112的控制能力，增大源111和沟道112界面处发生隧穿的电子数量，如图4所示。
请参考图6。在本发明的另一个实施例中，第一栅电极131为一个，而第二栅电极132可为上下叠加的多个电极，例如图示上下叠加的两个电极1321、1322，以此来增大源111和沟道112界面处发生隧穿的电子数量，提升隧穿电流的大小。各第二栅电极132之间可以介质15相隔离。
请参考图4-图6。鳍11上沟道112的两侧表面上覆盖有栅介质14；栅介质14设于鳍11和栅电极131、132之间。
栅介质14可以是一层绝缘层，例如氧化硅(SiO2)，或氧化铪(HfO2)等，厚度例如是0.5nm～3nm。
或者，栅介质14也可以是两层绝缘层，例如氧化硅和氧化铪的组合，或其他多层绝缘层的组合，总厚度例如是1nm～3nm。
以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种鳍式隧穿场效应晶体管结构，其特征在于，包括：
鳍，所述鳍的两端分设有源和漏，位于所述源和漏之间的所述鳍的中部设有沟道；
浅沟槽隔离，包括第一浅沟槽隔离和第二浅沟槽隔离，其分设于所述鳍的两侧；
栅电极，包括第一栅电极和第二栅电极，其分设于所述鳍的两侧，并分别位于所述第一浅沟槽隔离和第二浅沟槽隔离之上；
其中，所述第一栅电极用于实现对阈值电压大小的调控，所述第二栅电极用于实现对隧穿电流大小的调控。
2.根据权利要求1所述的鳍式隧穿场效应晶体管结构，其特征在于，所述第一栅电极在所述鳍上的投影面积大于或等于所述第二栅电极在所述鳍上的投影面积。
3.根据权利要求1或2所述的鳍式隧穿场效应晶体管结构，其特征在于，所述第一栅电极为一个，所述第二栅电极为一至多个。
4.根据权利要求3所述的鳍式隧穿场效应晶体管结构，其特征在于，所述第二栅电极为多个时，各所述第二栅电极之间上下叠加且相隔离。
5.根据权利要求1所述的鳍式隧穿场效应晶体管结构，其特征在于，所述第一浅沟槽隔离相对于所述第二浅沟槽隔离在所述鳍两侧上的垂直高度相同或不同。
6.根据权利要求1所述的鳍式隧穿场效应晶体管结构，其特征在于，所述源为p型掺杂结构，所述漏为n型掺杂结构，所述沟道为未掺杂结构。
7.根据权利要求6所述的鳍式隧穿场效应晶体管结构，其特征在于，所述源为p+掺杂结构，所述漏为n+掺杂结构。
8.根据权利要求1所述的鳍式隧穿场效应晶体管结构，其特征在于，所述第一栅电极和第二栅电极材料包括金属、合金和金属化合物中的至少一种。
9.根据权利要求1所述的鳍式隧穿场效应晶体管结构，其特征在于，还包括：栅介质，所述栅介质设于所述鳍和所述栅电极之间。
10.根据权利要求9所述的鳍式隧穿场效应晶体管结构，其特征在于，所述栅介质为一至多层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679527.7A CN111863968A (zh) | 2020-07-15 | 2020-07-15 | 一种鳍式隧穿场效应晶体管结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010679527.7A CN111863968A (zh) | 2020-07-15 | 2020-07-15 | 一种鳍式隧穿场效应晶体管结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111863968A true CN111863968A (zh) | 2020-10-30 |
Family
ID=72984820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010679527.7A Pending CN111863968A (zh) | 2020-07-15 | 2020-07-15 | 一种鳍式隧穿场效应晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111863968A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140088658A (ko) * | 2013-01-03 | 2014-07-11 | 한국과학기술원 | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
| US20160043234A1 (en) * | 2014-07-24 | 2016-02-11 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor tunneling device |
| CN110797408A (zh) * | 2019-10-28 | 2020-02-14 | 北京大学深圳研究院 | 一种动态阈值隧穿场效应双栅器件 |
-
2020
- 2020-07-15 CN CN202010679527.7A patent/CN111863968A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140088658A (ko) * | 2013-01-03 | 2014-07-11 | 한국과학기술원 | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 |
| US20150179800A1 (en) * | 2013-12-06 | 2015-06-25 | Ecole Polytechnique Federale De Lausanne (Epfl) | Method device and operation method of said device |
| US20160043234A1 (en) * | 2014-07-24 | 2016-02-11 | Ecole Polytechnique Federale De Lausanne (Epfl) | Semiconductor tunneling device |
| CN110797408A (zh) * | 2019-10-28 | 2020-02-14 | 北京大学深圳研究院 | 一种动态阈值隧穿场效应双栅器件 |
Non-Patent Citations (1)
| Title |
|---|
| W. MIZUBAYASHI ET AL: "Impact of fin length on threshold voltage modulation by back bias for Independent double-gate tunnel fin field-effect transistors", 《SOLID-STATE ELECTRONICS》, pages 62 - 66 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11908941B2 (en) | FinFET transistor | |
| US6720619B1 (en) | Semiconductor-on-insulator chip incorporating partially-depleted, fully-depleted, and multiple-gate devices | |
| US6919601B2 (en) | Semiconductor device with gate electrode formed on each of three side surfaces of an active layer, and manufacturing method thereof | |
| US20050093154A1 (en) | Multiple gate semiconductor device and method for forming same | |
| CN105322015A (zh) | 栅极结构及其制造方法 | |
| CN105304715A (zh) | FinFET及其制造方法 | |
| TW201240092A (en) | Field effect transistor | |
| US11322617B2 (en) | Semiconductor device | |
| CN103915485A (zh) | 电荷补偿半导体器件 | |
| CN112640132A (zh) | 二极管 | |
| CN114078844A (zh) | 半导体器件 | |
| JP2008028263A (ja) | 半導体装置 | |
| JP7164204B2 (ja) | トンネル電界効果トランジスタおよび電子デバイス | |
| CN103383965B (zh) | 混合鳍式场效应晶体管 | |
| US20150179732A1 (en) | Area efficient field effect device | |
| US20230326971A1 (en) | Semiconductor device | |
| US9484443B2 (en) | Semiconductor device | |
| CN111863968A (zh) | 一种鳍式隧穿场效应晶体管结构 | |
| KR102131902B1 (ko) | 터널링 전계효과 트랜지스터 및 이의 제조방법 | |
| CN114300540A (zh) | 一种源漏非对称的环栅可重构场效应晶体管 | |
| KR102273935B1 (ko) | 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터 | |
| KR101743570B1 (ko) | 수직 구조 터널 전계 효과 트랜지스터 및 그 제조 방법 | |
| US20230127871A1 (en) | Method of manufacturing semiconductor device | |
| JP7464554B2 (ja) | 高周波トランジスタ | |
| KR102651185B1 (ko) | 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20201203 Address after: 201210, Zhangjiang Road, Zhangjiang, Pudong New Area, No. 497, Gauss Road, Shanghai Applicant after: SHANGHAI IC R&D CENTER Co.,Ltd. Applicant after: Shanghai IC equipment Material Industry Innovation Center Co., Ltd Address before: 201210, Zhangjiang Road, Zhangjiang, Pudong New Area, No. 497, Gauss Road, Shanghai Applicant before: SHANGHAI IC R&D CENTER Co.,Ltd. |
|
| TA01 | Transfer of patent application right |