CN111861857A - 一种显示模组、显示设备、图像显示方法及存储介质 - Google Patents
一种显示模组、显示设备、图像显示方法及存储介质 Download PDFInfo
- Publication number
- CN111861857A CN111861857A CN202010640868.3A CN202010640868A CN111861857A CN 111861857 A CN111861857 A CN 111861857A CN 202010640868 A CN202010640868 A CN 202010640868A CN 111861857 A CN111861857 A CN 111861857A
- Authority
- CN
- China
- Prior art keywords
- module
- zooming
- image
- scaling
- display module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000000872 buffer Substances 0.000 claims abstract description 44
- 238000004422 calculation algorithm Methods 0.000 claims description 128
- 238000012545 processing Methods 0.000 claims description 59
- 230000006870 function Effects 0.000 claims description 44
- 238000002156 mixing Methods 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 9
- 238000013461 design Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004927 fusion Effects 0.000 description 5
- 101150090596 DMA2 gene Proteins 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000007306 turnover Effects 0.000 description 4
- 238000005457 optimization Methods 0.000 description 3
- 101150043088 DMA1 gene Proteins 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/60—Editing figures and text; Combining figures or text
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
本申请实施例公开了一种显示模组、显示设备、图像显示方法及存储介质，所述显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。
Description
技术领域
本申请涉及显示技术领域，尤其涉及一种显示模组、显示设备、图像显示方法及存储介质。
背景技术
近年来，随着数字视频技术在家电、监控系统、手持设备等诸多领域的应用，各类先进的算法应用于显示模组，向消费者提供了更加清晰流畅的画面，在屏显示(On ScreenDisplay，OSD)的显示技术已成为了不可或缺的部分。
这里，除了OSD模块之外，显示模组还主要包括有缩放模块(Zoom Module，Scaler)。其中，Scaler包括有前置缩放模块(Pre Scaler)和后置缩放模块(Post Scaler)，Pre Scaler用于将某层(Layer)的帧缓冲区按照用户的需求进行缩放，以便后续的OSD模块进行叠加混合；而Post Scaler用于将叠加混合后的数据按照显示屏幕的尺寸进行缩放，从而可以将处理后的数据显示在该屏幕上。
目前，现有的显示技术会多次用到Scaler，而Scaler由于算法的需要会有行缓存，尤其是算法复杂度较高的时候，Scaler会有多行缓存。这样，随着显示屏幕的增大，Scaler的行缓存会造成芯片中显示模组的面积越来越大。
发明内容
本申请提出一种显示模组、显示设备、图像显示方法及存储介质，采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，减少显示模组的Scaler硬件资源，从而达到节省芯片面积和降低功耗的目的。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供了一种显示模组，该显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，
在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，
在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。
可选地，当所述缩放模块被配置为前置缩放模块时，所述缩放模块不具备后置缩放功能；或者，
当所述缩放模块被配置为后置缩放模块时，所述缩放模块不具备前置缩放功能。
可选地，所述显示模组还包括图像处理模块和屏幕；其中，
所述图像处理模块，用于对接收到的待处理图像进行图像处理，得到目标图像；
所述屏幕，用于显示所述目标图像。
可选地，在所述缩放模块被配置为前置缩放模块的情况下，
所述在屏显示模块，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像并传输至所述图像处理模块；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由所述缩放模块进行前置缩放处理，所述非缩放层表示不经由所述缩放模块进行前置缩放处理。
可选地，在所述缩放模块被配置为后置缩放模块的情况下，
所述在屏显示模块，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像传输至所述缩放模块，在经由所述缩放模块后置缩放后得到所述待处理图像并传输至所述图像处理模块；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由所述缩放模块进行前置缩放处理。
可选地，所述缩放模块内融合多种预设算法；其中，所述多种预设算法至少包括：双线性Bilinear算法、双立方Bicubic算法和兰佐斯Lanczos算法。
可选地，所述缩放模块，还用于将四行行缓存配置为所述多种预设算法的共享行缓存。
可选地，所述缩放模块，还用于根据所述缩放模块被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
可选地，所述显示模组还包括直接内存访问模块；其中，
所述显示模组内除所述屏幕之外的所有模块全部集成在同一芯片中。
第二方面，本申请实施例提供了一种显示设备，该显示设备至少包括如第一方面中任一项所述的显示模组。
第三方面，本申请实施例提供了一种图像显示方法，该方法包括：
通过缩放模块和在屏显示模块，获得待处理图像；其中，所述缩放模块具备前置缩放功能和后置缩放功能，且所述缩放模块单独使用所述前置缩放功能或者所述后置缩放功能；
通过图像处理模块对所述待处理图像进行图像处理，得到目标图像；
通过屏幕显示所述目标图像。
可选地，所述通过缩放模块和在屏显示模块，获得待处理图像，包括：
在所述缩放模块被配置为前置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由所述缩放模块进行前置缩放处理，所述非缩放层表示不经由所述缩放模块进行前置缩放处理。
可选地，所述通过缩放模块和在屏显示模块，获得待处理图像，包括：
在所述缩放模块被配置为后置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，得到叠加混合后的图像；
通过所述缩放模块对所述叠加混合后的图像进行后置缩放，将后置缩放后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由所述缩放模块进行前置缩放处理。
可选地，所述缩放模块内融合多种预设算法；所述方法还包括：
将四行行缓存配置为所述多种预设算法的共享行缓存；其中，所述多种预设算法至少包括：Bilinear算法、Bicubic算法和Lanczos算法。
可选地，所述方法还包括：
根据所述缩放模块被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
第四方面，本申请实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被显示设备执行时实现如第三方面中任一项所述的方法。
本申请实施例所提供的一种显示模组、显示设备、图像显示方法及存储介质，所述显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。这样，采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，也就是说，缩放模块既可以被用作前置缩放模块，又可以被用作后置缩放模块，减少了显示模组的Scaler硬件资源，而且显示模块中的Scaler共享算法方案还可以使不同的缩放算法在硬件资源上使用相同的行缓存，从而达到节省芯片面积的目的；另外，显示模块的数据需要实时刷新输出，相关的时钟处于高频常开状态，使得Scaler内部半导体部件的翻转率高，功耗高，但是Scaler共享方案可以减少半导体部件，从而还能够达到降低功耗的目的。
附图说明
图1为相关技术方案提供的一种显示模组的结构示意图；
图2为本申请实施例提供的一种显示模组的结构示意图；
图3为本申请实施例提供的一种缩放模块的算法融合架构示意图；
图4为本申请实施例提供的一种显示设备的组成结构示意图；
图5为本申请实施例提供的一种图像显示方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。
片上系统(System On Chip，SoC)是指在单个芯片上集成一个完整系统，对所有或部分必要的电子电路进行包分组的技术。这里，显示模组是SOC的重要组成部分，主要用于将处理后的数据(也可称为图像)显示在屏幕上。
通常而言，如图1所示，显示模组10一般可由直接内存访问(Direct MemoryAccess，DMA)模块101、前置缩放(Pre Scaler)模块102、在屏显示(On Screen Display，OSD)模块103、后置缩放(Post Scaler)模块104、图像处理(Image Process)模块105和屏幕(Screen)106等部分组成。其中，DMA模块101的用途是将某Layer层的帧缓冲区(FrameBuffer)传输到显示模组，Pre Scaler模块102的用途是将某Layer层的Frame Buffer按照用户的需求进行缩放，以便后续的OSD模块103进行叠加混合。
具体来讲，DMA模块101可以包括有DMA 0、DMA 1、DMA2和DMA 3，Pre Scaler模块102可以包括有Pre Scaler 0、Pre Scaler 1、Pre Scaler 2和Pre Scaler3；也就是说，DMA0是将Layer 0的Frame Buffer传输到Pre Scaler 0，由Pre Scaler 0将Layer 0的FrameBuffer按照用户的需求进行缩放，并且传输到OSD模块103；DMA 1是将Layer 1的FrameBuffer传输到Pre Scaler 1，由Pre Scaler1将Layer 1的Frame Buffer按照用户的需求进行缩放，并且传输到OSD模块103；DMA2是将Layer 2的Frame Buffer传输到Pre Scaler 2，由Pre Scaler 2将Layer 2的Frame Buffer按照用户的需求进行缩放，并且传输到OSD模块103；DMA3是将Layer 3的Frame Buffer传输到Pre Scaler 3，由Pre Scaler 3将Layer3的Frame Buffer按照用户的需求进行缩放，并且传输到OSD模块103。
这样，OSD模块103在接收到若干layer层的Frame Buffer之后，OSD模块103的用途是将若干Layer层的Frame Buffer进行叠加混合；Post Scaler模块104用途是将叠加混合后的数据按照屏幕的尺寸进行缩放；而Image Process模块105的用途是将叠加混合后的数据进行图像处理，从而可以将处理后的数据显示在屏幕106上。
对于显示模组10而言，现有的显示技术会多次用到Scaler，而Scaler由于算法的需要会有行缓存，尤其是算法复杂度较高的时候，Scaler会有多行缓存。这样，随着显示屏幕的不断增大，Scaler的行缓存会造成芯片中显示模组的面积越来越大。
基于此，本申请实施例提供了一种显示模组，该显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。这样，采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，也就是说，缩放模块既可以被用作前置缩放模块，又可以被用作后置缩放模块，减少了显示模组的Scaler硬件资源，而且显示模块中的Scaler共享算法方案还可以使不同的缩放算法在硬件资源上使用相同的行缓存，从而达到节省芯片面积的目的；另外，显示模块的数据需要实时刷新输出，相关的时钟处于高频常开状态，使得Scaler内部半导体部件的翻转率高，功耗高，但是Scaler共享方案可以减少半导体部件，从而还能够达到降低功耗的目的。
下面将结合附图对本申请各实施例进行具体描述。
本申请的一实施例中，参见图2，其示出了本申请实施例提供的一种显示模组的结构示意图。如图2所示，该显示模组20至少包括：缩放模块201和在屏显示模块202，缩放模块201具备前置缩放功能和后置缩放功能；其中，
在缩放模块201被配置为前置缩放模块的情况下，缩放模块201用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给在屏显示模块202；或者，
在缩放模块201被配置为后置缩放模块的情况下，缩放模块201用于对经由在屏显示模块202叠加混合后的图像进行后置缩放。
需要说明的是，显示模组20可以采用Scaler共享方案。换句话说，前置缩放模块和后置缩放模块可以共享一套Scaler硬件资源；但是在显示模组20中，前置缩放模块和后置缩放模块不能同时用于图像的缩放，即一套Scaler硬件资源只能被前置缩放模块或者后置缩放模块单独使用。
在一些实施例中，当缩放模块201被配置为前置缩放模块时，缩放模块201不具备后置缩放功能；或者，当缩放模块201被配置为后置缩放模块时，缩放模块201不具备前置缩放功能。
也就是说，虽然缩放模块201具备前置缩放功能和后置缩放功能，即缩放模块201既可以被配置为前置缩放模块，又可以被配置为后置缩放模块；但是需要注意的是，缩放模块201不能同时被配置为前置缩放模块和后置缩放模块。
这样，本申请实施例通过采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，即将缩放模快201在显示模组不同的节点进行共享，减少了显示模组的Scaler硬件资源，能够达到显示模组面积优化的效果。
在一些实施例中，在图2所示显示模组20的基础上，如图2所示，显示模组20还可以包括图像处理模块203和屏幕204；其中，
图像处理模块203，用于对接收到的待处理图像进行图像处理，得到目标图像；
屏幕204，用于显示所述目标图像。
进一步地，在一些实施例中，在缩放模块201被配置为前置缩放模块的情况下，
在屏显示模块202，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像并传输至图像处理模块203；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由缩放模块201进行前置缩放处理，所述非缩放层表示不经由缩放模块201进行前置缩放处理。
需要说明的是，在显示模组20中，通常包括有若干层，比如layer 0、layer1、layer2和layer 3等。对于layer 3来说，其一般是用于铺垫屏幕的背景，如果屏幕的背景尺寸不满足用户的需求，这时候需要通过缩放模块201对其进行前置缩放，以使其满足用户的需求；即预设层可以为layer 3。而对于layer 0、layer 1、layer 2来说，可以由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸的大小，这时候不需要通过缩放模块201对其进行前置缩放，即非缩放层可以为layer 0、layer 1和layer 2。
还需要说明的是，通常情况下，无论是layer 0、layer 1、layer 2，还是layer3，都可以由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸的大小，即layer0、layer 1、layer 2和layer 3等若干层，都可以不经由缩放模块201进行前置缩放处理；也就是说，缩放模块201基本是作为后置缩放模块使用的。
进一步地，在一些实施例中，在缩放模块201被配置为后置缩放模块的情况下，
在屏显示模块202，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像传输至缩放模块201，在经由缩放模块201后置缩放后得到所述待处理图像并传输至图像处理模块203；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由缩放模块201进行前置缩放处理。
也就是说，当缩放模块201被配置为后置缩放模块时，这若干层的帧缓冲区内图像均不需要经由缩放模块201进行前置缩放处理；这时候在屏显示模块202直接对这若干层的帧缓冲区内图像进行叠加混合，并且将叠加混合后的图像传输至缩放模块201进行后置缩放处理，此时可以按照屏幕204的尺寸大小进行缩放，以得到待处理图像，然后将其传输至图像处理模块203。
需要注意的是，由于待处理图像已经过缩放模块进行前置缩放或者后置缩放处理，使得待处理图像的尺寸可以满足用户的需求或者符合屏幕的尺寸大小，这样以便后续在屏幕上显示。
进一步地，在一些实施例中，在图2所示显示模组20的基础上，如图2所示，显示模组20还可以包括直接内存访问模块205；其中，
直接内存访问模块205，用于将若干层的帧缓冲区内图像传输至显示模组20。
这里，直接内存访问模块是某些计算机总线架构提供的功能模块，能够使数据从附加设备(比如磁盘驱动器)直接发送到计算机的主内存上。也就是说，直接内存访问是一种硬件机制，它允许外围设备和主内存之间直接传输输入/输出(Input/Output，I/O)数据，而不需要系统处理器的参与。使用这种机制可以大大提高与设备通信的吞吐量。
这里，在图2中，直接内存访问模块205也可以包括有DMA0、DMA1、DMA2和DMA3等。其中，DMA 0是将Layer 0的Frame Buffer内图像传输到显示模组20中的在屏显示模块202；DMA 1是将Layer 1的Frame Buffer内图像传输到显示模组20中的在屏显示模块202；DMA 2是将Layer 2的Frame Buffer内图像传输到显示模组20中的在屏显示模块202；DMA 3是将Layer 3的Frame Buffer内图像传输到显示模组20中的在屏显示模块202。需要注意的是，如果Layer 3需要经由缩放模块201进行前置缩放处理，那么DMA 3是将Layer 3的FrameBuffer内图像先传输到缩放模块201进行前置缩放处理，然后再传输到显示模组20中的在屏显示模块202，以便通过在屏显示模块202对这些图像进行叠加混合。
进一步地，在一些实施例中，对于显示模组20而言，除屏幕204之外，缩放模块201、在屏显示模块202、图像处理模块203和直接内存访问模块205等模块全部集成在同一芯片中。
在本申请实施例中，显示模组20的架构示例如图2所示。这里，前置缩放模块(PreScaler)和后置缩放模块(Post Scaler)共享同一套Scaler硬件资源，即Pre Scaler和PostScaler不能同时用于图像的缩放，换句话说，一套Scaler硬件资源只能被Pre Scaler或者Post Scaler单独使用。这样，当缩放模块201被选择为Pre Scaler时，Layer 0、Layer 1和Layer 2作为非缩放层，可以由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸大小，即不进行缩放，而Layer 3一般的作用是铺垫屏幕的背景，如果屏幕背景的尺寸大小不符合用户的需求，可以通过Pre Scaler对Layer 3的Frame Buffer内图像进行缩放；当缩放模块201被选择为Post Scaler时，Layer 0、Layer 1、Layer 2和Layer3由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸大小，即不进行缩放，但是在在屏显示模块202对Layer 0、Layer 1、Layer 2、Layer 3进行叠加混合之后，Post Scaler再将叠加混合后的图像进行缩放，并最终显示到屏幕204上。
除此之外，本申请实施例的方案不仅支持共享的Scaler设计，而且还可以利用显示模组20中多处Scaler算法不同、但功能一致的特点，在同一个缩放模块中对多种Scaler预设算法进行融合设计。
在一些实施例中，缩放模块201内融合多种预设算法；其中，所述多种预设算法至少包括：双线性(Bilinear)算法、双立方(Bicubic)算法和兰佐斯(Lanczos)算法。
这里，图像缩放是指对图像的尺寸进行大小调整的过程。具体来讲，图像缩放就是将原始图像中的点经过某一预设算法映射到目标图像的点的行为，以改变图像的尺寸大小。目前，图像缩放算法有很多种，可以是Bilinear算法，也可以是Bicubic算法和Lanczos算法，甚至还可以是最邻近差值算法等等，本申请实施例不作具体限定。
需要说明的是，最近邻插值算法是最简单的一种插值算法，当图片放大时，缺少的像素通过直接使用与之最近原有像素生成，原理就是选取距离插入的像素点最近的一个像素点，用该像素点的灰度值代替插入的像素点。虽然最近邻插值法计算量较小，但可能会造成生的图像灰度上的不连续，在变化地方可能出现明显锯齿状。
Bilinear算法可以看作是双线性插值，又可称为双线性内插。其中，双线性插值是有两个变量的插值函数的线性插值扩展，其核心思想是在两个方向分别进行一次线性插值，用以实现对图像的缩放。这里，Bilinear算法计算量大，但是缩放后图像质量高，不会出现像素值不连续的情况；但是它具有低通滤波的特点，使高频分量受损，图像轮廓在一定程度上变得模糊。
另外，Bicubic算法是二维空间中最常用的插值方法，可以通过矩形网格中最近的十六个采样点的加权平均得到。Bicubic算法的计算量较大，但是图像效果比Bilinear算法好。此外，Lanczos算法是一种将对称矩阵通过正交相似变换变成对称三对角矩阵的算法，用以实现图像的放大与缩小，其原理其实就是在原图像中取一个小窗口，通过计算权重映射到新的图像中的一个像素点中。这里，Lanczos算法的计算复杂度最高，但是图像效果也最好。
在本申请实施例中，以Bilinear算法、Bicubic算法和Lanczos算法等三种主流的预设算法为例，由于Bilinear算法需要两行行缓存(Line Buffer)，Bicubic算法和Lanczos算法需要四行行缓存，那么在缩放模块201中将目前主流的预设算法利用共享的行缓存进行设计，这时候可以选取四行行缓存作为共享的行缓存。因此，在一些实施例中，缩放模块201，还用于将四行行缓存配置为所述多种预设算法的共享行缓存。
进一步地，在一些实施例中，缩放模块201，还用于根据缩放模块201被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
示例性地，参见图3，其示出了本申请实施例提供的一种缩放模块的算法融合架构示意图。如图3所示，缩放模块201内融合了三种主流的预设算法，即在缩放模块中将主流的预设算法利用共享的行缓存进行设计，并且这三种主流的预设算法中相同部分可共用算法复用模块。三种主流的预设算法可以包括双线性(Bilinear)算法、双立方(Bicubic)算法和兰佐斯(Lanczos)算法；其中，Bilinear算法需要两行行缓存，Bicubic算法和Lanczos算法需要四行行缓存，所以该缩放模块将会取四行行缓存作为共享的行缓存。还需要注意的是，不同的预设算法可以适应不同的场景，在该缩放模块被配置为前置缩放模块或后置缩放模块时，可以对主流的预设算法进行选择。
简而言之，本申请实施例支持共享的Scaler设计，利用显示模组中多处Scaler算法不同、但功能一致的特点，在同一个缩放模块中对多种Scaler算法进行融合设计，并根据用户需求将该缩放模块在显示模组的不同节点进行共享，从而达到显示模组面积最优的效果。也就是说，本申请实施例中的缩放模块可以根据用户需要的应用场景，灵活配置在显示模块中不同的位置，包括OSD模块之前的前置位置(Pre Scaler)和OSD模块之后的后置位置(Post Scaler)；而且同一Scaler中融合了多种复杂程度不同的缩放算法，比如包括Bilinear算法、Bicubic算法以及Lanczos算法等。这样，本申请实施例的显示模组可以达到如下技术效果：
(1)显示模组中的Scaler共享算法方案可以根据用户需要选择当前主流缩放算法，包括Bilinear算法、Bicubic算法以及Lanczos算法等，以方便用户根据不同的应用场景进行合适的方案选择；
(2)Scaler共享方案可以减少显示模组中的Scaler硬件资源，Scaler中共享算法方案可以使不同的缩放算法在硬件资源上使用相同的行缓存，从而达到面积优化的目的；
(3)显示模组的数据需要实时刷新输出，相关的时钟(clock)处于高频常开的状态，使得缩放模块内部半导体部件的翻转率高，功耗高，而Scaler共享方案可以减少半导体部件，从而达到降低功耗的目的。
本实施例提供了一种显示模组，该显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。这样，采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，也就是说，缩放模块既可以被用作前置缩放模块，又可以被用作后置缩放模块，减少了显示模组的Scaler硬件资源，而且显示模块中的Scaler共享算法方案还可以使不同的缩放算法在硬件资源上使用相同的行缓存，同时Scaler共享方案还可以减少半导体部件，从而达到节省芯片面积和降低功耗的目的。
本申请的另一实施例中，参见图4，其示出了本申请实施例提供的一种显示设备的组成结构示意图。如图4所示，显示设备40至少可以包括前述实施例中任一项所述的显示模组20。
这里，显示设备40可以是诸如智能手机、平板电脑、笔记本电脑、掌上电脑、用户终端、导航装置、可穿戴设备等具有显示能力的设备。
在本申请实施例中，显示设备40内包括有显示模组20，这样显示设备40在显示图像的过程中，通过采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，即缩放模块既可以被用作前置缩放模块，又可以被用作后置缩放模块，减少了显示模组的Scaler硬件资源，从而能够达到节省芯片面积和降低功耗的目的。
本申请的又一实施例中，参见图5，其示出了本申请实施例提供的一种图像显示方法的流程示意图。如图5所示，该方法包括：
S501：通过缩放模块和在屏显示模块，获得待处理图像；其中，所述缩放模块具备前置缩放功能和后置缩放功能，且所述缩放模块单独使用所述前置缩放功能或者所述后置缩放功能；
需要说明的是，该方法应用于前述实施例所述的显示模组20，或者集成有前述实施例所述显示模组20的显示设备。这里，由于显示模组20可以采用Scaler共享方案。换句话说，前置缩放模块和后置缩放模块可以共享一套Scaler硬件资源；但是在显示模组20中，前置缩放模块和后置缩放模块不能同时用于图像的缩放，即一套Scaler硬件资源只能被前置缩放模块或者后置缩放模块单独使用，也即该缩放模块单独使用前置缩放功能或者后置缩放功能。
还需要说明的是，当缩放模块被配置为前置缩放模块时，缩放模块不具备后置缩放功能；或者，当缩放模块被配置为后置缩放模块时，缩放模块201不具备前置缩放功能。
也就是说，虽然缩放模块具备前置缩放功能和后置缩放功能，即缩放模块既可以被配置为前置缩放模块，又可以被配置为后置缩放模块；但是需要注意的是，缩放模块不能同时被配置为前置缩放模块和后置缩放模块。
在一些实施例中，对于S501来说，所述通过缩放模块和在屏显示模块，获得待处理图像，可以包括：
在所述缩放模块被配置为前置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由所述缩放模块进行前置缩放处理，所述非缩放层表示不经由所述缩放模块进行前置缩放处理。
需要说明的是，在显示模组20中，通常包括有若干层，比如layer 0、layer1、layer2和layer 3等。对于layer 3来说，其一般是用于铺垫屏幕的背景，如果屏幕的背景尺寸不满足用户的需求，这时候需要通过缩放模块对其进行前置缩放，以使其满足用户的需求；即预设层可以为layer 3。而对于layer 0、layer 1、layer 2来说，可以由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸的大小，这时候不需要通过缩放模块对其进行前置缩放，即非缩放层可以为layer 0、layer 1和layer 2。
还需要说明的是，通常情况下，无论是layer 0、layer 1、layer 2，还是layer3，都可以由用户通过SOC芯片中前级模块或者用户通过软件自定义设置尺寸的大小，即layer0、layer 1、layer 2和layer 3等若干层，都可以不经由缩放模块进行前置缩放处理；也就是说，缩放模块基本是作为后置缩放模块使用的。
在一些实施例中，对于S501来说，所述通过缩放模块和在屏显示模块，获得待处理图像，可以包括：
在所述缩放模块被配置为后置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，得到叠加混合后的图像；
通过所述缩放模块对所述叠加混合后的图像进行后置缩放，将后置缩放后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由所述缩放模块进行前置缩放处理。
需要说明的是，当缩放模块被配置为后置缩放模块时，这若干层的帧缓冲区内图像均不需要经由缩放模块进行前置缩放处理；这时候在屏显示模块直接对这若干层的帧缓冲区内图像进行叠加混合，并且将叠加混合后的图像传输至缩放模块进行后置缩放处理，此时可以按照屏幕204的尺寸大小进行缩放，以得到待处理图像。
还需要注意的是，由于待处理图像已经过缩放模块进行前置缩放或者后置缩放处理，使得待处理图像的尺寸可以满足用户的需求或者符合屏幕的尺寸大小，这样以便后续在屏幕上显示。
S502：通过图像处理模块对所述待处理图像进行图像处理，得到目标图像；
S503：通过屏幕显示所述目标图像。
这里，显示模组中还包括有图像处理模块和屏幕。这样，在得到待处理图像之后，可以将待处理图像传输至图像处理模块，然后在经由图像处理模块对待处理图像进行图像处理之后，可以得到目标图像，最终将目标图像在屏幕上进行显示。
还需要说明的是，本申请实施例的方案不仅支持共享的Scaler设计，而且还可以利用显示模组中多处Scaler算法不同、但功能一致的特点，在同一个缩放模块中对多种Scaler预设算法进行融合设计。因此，缩放模块内可以融合多种预设算法；其中，所述多种预设算法至少包括：Bilinear算法、Bicubic算法和Lanczos算法。
在一些实施例中，该方法还可以包括：
将四行行缓存配置为所述多种预设算法的共享行缓存。
需要说明的是，以Bilinear算法、Bicubic算法和Lanczos算法等三种主流的预设算法为例，由于Bilinear算法需要两行行缓存，Bicubic算法和Lanczos算法需要四行行缓存，那么在缩放模块中将目前主流的预设算法利用共享的行缓存进行设计，这时候可以选取四行行缓存作为共享的行缓存，以实现Scaler共享算法方案。
还需要说明的是，在一些实施例中，该方法还可以包括：
根据所述缩放模块被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
也就是说，不同的预设算法可以适应不同的场景，在该缩放模块被配置为前置缩放模块或后置缩放模块时，可以对主流的预设算法进行选择。
这样，由于显示模组中的Scaler共享算法方案可以根据用户需要选择当前主流缩放算法，同时Scaler中共享算法方案可以使不同的缩放算法在硬件资源上使用相同的行缓存，从而可以达到面积优化的目的。然而显示模组中除了屏幕之外的所有模块(比如缩放模块、在屏显示模块、图像处理模块和直接内存访问模块等模块)全部集成在同一芯片中，也就是说，本申请实施例的面积优化即是节省芯片面积。
本实施例提供了一种图像显示方法，通过缩放模块和在屏显示模块，获得待处理图像；其中，所述缩放模块具备前置缩放功能和后置缩放功能，且所述缩放模块单独使用所述前置缩放功能或者所述后置缩放功能；通过图像处理模块对所述待处理图像进行图像处理，得到目标图像；通过屏幕显示所述目标图像。这样，由于采用Scaler共享方案，能够根据用户的需求在显示模组中灵活配置Scaler位置，也就是说，缩放模块既可以被用作前置缩放模块，又可以被用作后置缩放模块，减少了显示模组的Scaler硬件资源，而且显示模块中的Scaler共享算法方案还可以使不同的缩放算法在硬件资源上使用相同的行缓存，从而达到节省芯片面积的目的；另外，显示模块的数据需要实时刷新输出，相关的时钟处于高频常开状态，使得Scaler内部半导体部件的翻转率高，功耗高，但是Scaler共享方案可以减少半导体部件，从而还能够达到降低功耗的目的。
可以理解，本申请实施例的显示模组可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过该显示模组中硬件的集成逻辑电路结合软件形式的指令完成。基于这样理解，本申请技术方案的部分功能可以以软件产品的形式体现出来；因此，本实施例提供了一种计算机存储介质，该计算机存储介质存储有计算机程序，所述计算机程序被显示设备执行时实现前述实施例中所述图像显示方法的步骤。
本领域普通技术人员可以意识到，结合本申请中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (16)
1.一种显示模组，其特征在于，所述显示模组至少包括缩放模块和在屏显示模块，所述缩放模块具备前置缩放功能和后置缩放功能；其中，
在所述缩放模块被配置为前置缩放模块的情况下，所述缩放模块用于对预设层的帧缓冲区内图像进行前置缩放，并将前置缩放后的图像传输给所述在屏显示模块；或者，
在所述缩放模块被配置为后置缩放模块的情况下，所述缩放模块用于对经由所述在屏显示模块叠加混合后的图像进行后置缩放。
2.根据权利要求1所述的显示模组，其特征在于，
当所述缩放模块被配置为前置缩放模块时，所述缩放模块不具备后置缩放功能；或者，
当所述缩放模块被配置为后置缩放模块时，所述缩放模块不具备前置缩放功能。
3.根据权利要求1所述的显示模组，其特征在于，所述显示模组还包括图像处理模块和屏幕；其中，
所述图像处理模块，用于对接收到的待处理图像进行图像处理，得到目标图像；
所述屏幕，用于显示所述目标图像。
4.根据权利要求3所述的显示模组，其特征在于，在所述缩放模块被配置为前置缩放模块的情况下，
所述在屏显示模块，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像并传输至所述图像处理模块；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由所述缩放模块进行前置缩放处理，所述非缩放层表示不经由所述缩放模块进行前置缩放处理。
5.根据权利要求3所述的显示模组，其特征在于，在所述缩放模块被配置为后置缩放模块的情况下，
所述在屏显示模块，用于对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像传输至所述缩放模块，在经由所述缩放模块后置缩放后得到所述待处理图像并传输至所述图像处理模块；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由所述缩放模块进行前置缩放处理。
6.根据权利要求1所述的显示模组，其特征在于，
所述缩放模块内融合多种预设算法；其中，所述多种预设算法至少包括：双线性Bilinear算法、双立方Bicubic算法和兰佐斯Lanczos算法。
7.根据权利要求6所述的显示模组，其特征在于，
所述缩放模块，还用于将四行行缓存配置为所述多种预设算法的共享行缓存。
8.根据权利要求6所述的显示模组，其特征在于，
所述缩放模块，还用于根据所述缩放模块被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
9.根据权利要求3所述的显示模组，其特征在于，所述显示模组还包括直接内存访问模块；其中，
所述显示模组内除所述屏幕之外的所有模块全部集成在同一芯片中。
10.一种显示设备，其特征在于，所述显示设备至少包括如权利要求1至9任一项所述的显示模组。
11.一种图像显示方法，其特征在于，所述方法包括：
通过缩放模块和在屏显示模块，获得待处理图像；其中，所述缩放模块具备前置缩放功能和后置缩放功能，且所述缩放模块单独使用所述前置缩放功能或者所述后置缩放功能；
通过图像处理模块对所述待处理图像进行图像处理，得到目标图像；
通过屏幕显示所述目标图像。
12.根据权利要求11所述的方法，其特征在于，所述通过缩放模块和在屏显示模块，获得待处理图像，包括：
在所述缩放模块被配置为前置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，将叠加混合后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层表示经由所述缩放模块进行前置缩放处理，所述非缩放层表示不经由所述缩放模块进行前置缩放处理。
13.根据权利要求11所述的方法，其特征在于，所述通过缩放模块和在屏显示模块，获得待处理图像，包括：
在所述缩放模块被配置为后置缩放模块的情况下，通过所述在屏显示模块对接收到若干层的帧缓冲区内图像进行叠加混合，得到叠加混合后的图像；
通过所述缩放模块对所述叠加混合后的图像进行后置缩放，将后置缩放后的图像确定为所述待处理图像；
其中，所述若干层包括预设层和非缩放层，所述预设层和所述非缩放层均表示不经由所述缩放模块进行前置缩放处理。
14.根据权利要求11所述的方法，其特征在于，所述缩放模块内融合多种预设算法；所述方法还包括：
将四行行缓存配置为所述多种预设算法的共享行缓存；其中，所述多种预设算法至少包括：Bilinear算法、Bicubic算法和Lanczos算法。
15.根据权利要求14所述的方法，其特征在于，所述方法还包括：
根据所述缩放模块被配置为前置缩放模块或者后置缩放模块的不同场景，选取与场景对应的预设算法进行缩放处理。
16.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机程序，所述计算机程序被显示设备执行时实现如权利要求11至15任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010640868.3A CN111861857A (zh) | 2020-07-06 | 2020-07-06 | 一种显示模组、显示设备、图像显示方法及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010640868.3A CN111861857A (zh) | 2020-07-06 | 2020-07-06 | 一种显示模组、显示设备、图像显示方法及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111861857A true CN111861857A (zh) | 2020-10-30 |
Family
ID=73152584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010640868.3A Pending CN111861857A (zh) | 2020-07-06 | 2020-07-06 | 一种显示模组、显示设备、图像显示方法及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111861857A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073792A1 (en) * | 2004-12-31 | 2006-07-13 | Thomson Licensing | Multi-standard vertical scan crt display |
| US20060187503A1 (en) * | 2005-02-24 | 2006-08-24 | Magnachip Semiconductor, Ltd. | Image sensor with scaler and image scaling method thereof |
| CN101783900A (zh) * | 2010-03-10 | 2010-07-21 | 华为终端有限公司 | 一种图像分区缩放的方法和装置 |
| CN103139509A (zh) * | 2013-02-26 | 2013-06-05 | 西安创芯科技有限责任公司 | 一种基于axi总线协议的osd控制显示方法及装置 |
| CN104036754A (zh) * | 2013-03-04 | 2014-09-10 | 澜起科技（上海）有限公司 | 共享行缓存的双缩放器系统 |
-
2020
- 2020-07-06 CN CN202010640868.3A patent/CN111861857A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006073792A1 (en) * | 2004-12-31 | 2006-07-13 | Thomson Licensing | Multi-standard vertical scan crt display |
| US20060187503A1 (en) * | 2005-02-24 | 2006-08-24 | Magnachip Semiconductor, Ltd. | Image sensor with scaler and image scaling method thereof |
| CN101783900A (zh) * | 2010-03-10 | 2010-07-21 | 华为终端有限公司 | 一种图像分区缩放的方法和装置 |
| CN103139509A (zh) * | 2013-02-26 | 2013-06-05 | 西安创芯科技有限责任公司 | 一种基于axi总线协议的osd控制显示方法及装置 |
| CN104036754A (zh) * | 2013-03-04 | 2014-09-10 | 澜起科技（上海）有限公司 | 共享行缓存的双缩放器系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chen | VLSI implementation of a low-cost high-quality image scaling processor | |
| JP2001197451A (ja) | 解像度変換装置及びこれを用いた装置 | |
| JP2006251861A (ja) | 画像処理装置、画像処理方法、表示コントローラ及び電子機器 | |
| US11538136B2 (en) | System and method to process images of a video stream | |
| CN109947973B (zh) | 展示区域的背景配置方法、装置、设备及可读介质 | |
| US20080297623A1 (en) | Real-size preview system in terminal having digital camera function and control method thereof | |
| JP6480100B2 (ja) | 半導体装置、映像表示システム、及び信号処理方法 | |
| CN114339072A (zh) | 图像处理电路、方法和电子设备 | |
| US11310430B2 (en) | Method and apparatus for providing video in portable terminal | |
| JP2008160345A (ja) | 画像処理装置及び画像処理方法、並びにコンピュータ・プログラム | |
| CN114745520A (zh) | 视频图像处理方法及装置、设备以及存储介质 | |
| CN114338874A (zh) | 电子设备的图像显示方法、图像处理电路和电子设备 | |
| CN117768774A (zh) | 图像处理器、图像处理方法、拍摄装置和电子设备 | |
| CN112437237A (zh) | 拍摄方法及装置 | |
| CN111861857A (zh) | 一种显示模组、显示设备、图像显示方法及存储介质 | |
| CN110602410A (zh) | 一种图像处理方法、装置、航拍相机及存储介质 | |
| CN113393391B (zh) | 图像增强方法、图像增强装置、电子设备和存储介质 | |
| US20080055201A1 (en) | Panel interface device, LSI for image processing, digital camera and digital equipment | |
| JP4540191B2 (ja) | 画像処理装置 | |
| JP4100110B2 (ja) | 解像度変換回路、それを用いたデジタルスチルカメラおよびデジタルビデオカメラ | |
| JP2011059911A (ja) | 画像処理装置 | |
| CN113676674A (zh) | 图像处理方法、装置、电子设备及可读存储介质 | |
| JP2000324337A (ja) | 画像拡大縮小装置 | |
| CN118605988A (zh) | 图像处理方法、装置、系统、电子设备及介质 | |
| JP2005266792A (ja) | 大型のオーバーレイされたカメラ画像を表示するためのメモリ効率の良い方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |