CN111861742A - 一种fpga平台及一种数据处理系统 - Google Patents

一种fpga平台及一种数据处理系统 Download PDF

Info

Publication number
CN111861742A
CN111861742A CN202010589283.3A CN202010589283A CN111861742A CN 111861742 A CN111861742 A CN 111861742A CN 202010589283 A CN202010589283 A CN 202010589283A CN 111861742 A CN111861742 A CN 111861742A
Authority
CN
China
Prior art keywords
data
financial market
decoding
fpga platform
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010589283.3A
Other languages
English (en)
Inventor
梅国强
郝锐
阚宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202010589283.3A priority Critical patent/CN111861742A/zh
Publication of CN111861742A publication Critical patent/CN111861742A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q40/00—Finance; Insurance; Tax strategies; Processing of corporate or income taxes
    • G06Q40/04—Trading; Exchange, e.g. stocks, commodities, derivatives or currency exchange

Landscapes

  • Business, Economics & Management (AREA)
  • Accounting & Taxation (AREA)
  • Finance (AREA)
  • Engineering & Computer Science (AREA)
  • Development Economics (AREA)
  • Economics (AREA)
  • Marketing (AREA)
  • Strategic Management (AREA)
  • Technology Law (AREA)
  • Physics & Mathematics (AREA)
  • General Business, Economics & Management (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本申请公开了一种FPGA平台及一种数据处理系统。本申请公开的PFGA平台包括：多个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；所述金融行情数据包括：期货数据和现货数据；与各个协议类型对应的解码模块，用于并行解码所述金融行情数据，获得各个协议类型对应的解码结果；数据整合模块，用于按照预设配置信息处理所述解码结果，获得处理结果，并通过所述多个MAC接口传输所述处理结果至远端服务器。本申请公开的FPGA平台可高效接收并解码金融行情数据，因此能够以较快的速度完成交易，给金融行情数据提供了高效且低时延的处理方案。相应地，本申请提供的一种数据处理系统，也同样具有上述技术效果。

Description

一种FPGA平台及一种数据处理系统
技术领域
本申请涉及计算机技术领域，特别涉及一种FPGA平台及一种数据处理系统。
背景技术
目前，常见的金融行情数据处理系统请参见图1，在图1中，期货行情接收端用于接收期货行情数据，现货行情接收端用于接收现货行情数据，数据整合处理端接收期货行情接收端发送的期货行情数据，也接收现货行情接收端发送的现货行情数据，而后对期货行情数据和现货行情数据进行整合处理。例如：基于期货价格和现货价格的差异进行套利交易等。按照图1所示的系统处理期货行情数据和现货行情数据，由于数据需要在多端之间进行传输和处理，因此处理延时较大，效率较低。若需要进行套利交易，可能会因为延时较大给用户带来经济损失。
因此，如何给金融行情数据提供高效且低时延的处理方案，是本领域技术人员需要解决的问题。
发明内容
有鉴于此，本申请的目的在于提供一种FPGA平台及一种数据处理系统，以给金融行情数据提供高效且低时延的处理方案。其具体方案如下：
第一方面，本申请提供了一种PFGA平台，包括：
多个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；所述金融行情数据包括：期货数据和现货数据；
与各个协议类型对应的解码模块，用于并行解码所述金融行情数据，获得各个协议类型对应的解码结果；
数据整合模块，用于按照预设配置信息处理所述解码结果，获得处理结果，并通过所述多个MAC接口传输所述处理结果至远端服务器。
优选地，还包括：
PCIE接口，用于传输所述处理结果至主机服务器。
优选地，所述预设配置信息配置于所述PCIE接口。
优选地，所述预设配置信息包括：套利算法配置、所述期货数据和所述现货数据的数据整合配置以及不同品种数据的相关性分析配置。
优选地，还包括：
片上内存，用于存储所述金融行情数据中交易频率高于预设阈值的数据；
高带宽存储器，用于存储所述金融行情数据中交易频率低于所述预设阈值的数据。
优选地，所述协议类型包括：FAST协议、Binary协议以及SMDP协议。
优选地，任一个MAC接口通过SFP模块与光纤适配器连接。
优选地，所述光纤适配器具有多个10G/25G的光纤接口。
第二方面，本申请提供了一种数据处理系统，包括：如上任一项所述的FPGA平台以及主机服务器。
优选地，所述FPGA平台与所述主机服务器通过PCIE接口通信连接。
通过以上方案可知，本申请提供了一种PFGA平台，包括：多个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；所述金融行情数据包括：期货数据和现货数据；与各个协议类型对应的解码模块，用于并行解码所述金融行情数据，获得各个协议类型对应的解码结果；数据整合模块，用于按照预设配置信息处理所述解码结果，获得处理结果，并通过所述多个MAC接口传输所述处理结果至远端服务器。
可见，本申请提供的PFGA平台包括：多个MAC接口，多个解码模块，以及数据整合模块。其中，多个MAC接口能够并行接收基于不同协议类型传输的金融行情数据，因此接收效率较高；多个解码模块分别与各个协议类型相对应，因此可以并行解码基于不同协议类型传输的金融行情数据，故解码效率较高；数据整合模块对这些解码结果进行处理，并通过多个MAC接口传输处理结果至远端服务器，从而完成了对金融行情数据的接收、解码以及处理的全过程。可见，该PFGA平台可高效接收并解码金融行情数据，且由于金融行情数据无需在多端之间传输，因此降低了延时，若需要进行套利交易，能够以较快的速度完成交易，该FPGA平台给金融行情数据提供了高效且低时延的处理方案。
相应地，本申请提供的一种数据处理系统，也同样具有上述技术效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种常见的金融行情数据处理系统示意图；
图2为本申请公开的第一种PFGA平台示意图；
图3为本申请公开的第二种PFGA平台示意图；
图4为本申请公开的一种数据处理系统示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，金融行情数据需要在多端之间进行传输和处理，因此处理延时较大，效率较低。若需要进行套利交易，可能会因为延时较大给用户带来经济损失。为此，本申请提供了一种FPGA平台和一种数据处理系统，给金融行情数据提供了一个高效且低时延的处理方案。
参见图2所示，本申请实施例公开了第一种PFGA平台，包括：
多个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；金融行情数据包括：期货数据和现货数据。
与各个协议类型对应的解码模块，用于并行解码金融行情数据，获得各个协议类型对应的解码结果。
数据整合模块，用于按照预设配置信息处理解码结果，获得处理结果，并通过多个MAC接口传输处理结果至远端服务器。
其中，预设配置信息可以包括：套利算法配置、期货数据和现货数据的数据整合配置以及不同品种数据的相关性分析配置。预设配置信息中包括哪些配置，数据整合模块就对各个解码结果进行相应的整合处理，从而可得到与各个配置对应的处理结果。即：一种配置对应一个处理结果。不同品种数据指不同上市公司的数据，如：公司A的股票行情数据和公司B的股票行情数据之间的相关性。金融行情数据还包括：股票、债券行情数据等。
在本实施例中，MAC接口的数量和解码模块的数量可以根据实际需要灵活设置。在一种具体实施方式中，可以设置一个MAC接口对应一个解码模块，且对应一种协议类型。如：MAC接口1接收的数据传输至解码模块1供其解码，同时MAC接口用于接收基于FAST(FIXAdapted For Streaming，面向流的信息交换协议)传输的数据，即：解码模块1仅解码MAC接口1接收基于FAST协议传输的数据。当然，MAC接口1也可以接收基于其他协议类似传输的数据，并将其传输至其他解码模块进行解码。
需要说明的是，MAC接口、解码模块与数据整合模块通过PFGA平台内部的高速数据总线进行交互。其中，MAC接口与MAC(Medium/Media Access Control)地址相类似，二者可相互借鉴。
在一种具体实施方式中，本实施例中的PFGA(Field Programmable Gate Array，可编程逻辑门阵列)平台可以通过PCIE(Peripheral Component Interconnect Express，一种高速串行计算机扩展总线标准)与主机服务器通信，这样技术人员就可以基于主机服务器的管理页面对PFGA平台进行管理。具体的，可以通过PCIE传输处理结果至主机服务器，以供用户查阅。
本实施例对于处理结果有两个输出端口，因此可以据此进行相应设置。如：将MAC接口输出的处理结果提供给较低级别的用户，将PCIE输出的处理结果提供给较高级别的用户。因为远端服务器与PFGA平台距离较远，传输时延相对较大，而主机服务器与PFGA平台同在本地，传输时延相对较小，因此可使较低级别的用户访问远端服务器以获得处理结果，使较高级别的用户访问主机服务器以获得处理结果。
可见，本申请实施例提供的PFGA平台包括：多个MAC接口，多个解码模块，以及数据整合模块。其中，多个MAC接口能够并行接收基于不同协议类型传输的金融行情数据，因此接收效率较高；多个解码模块分别与各个协议类型相对应，因此可以并行解码基于不同协议类型传输的金融行情数据，故解码效率较高；数据整合模块对这些解码结果进行处理，并通过多个MAC接口传输处理结果至远端服务器，从而完成了对金融行情数据的接收、解码以及处理的全过程。可见，该PFGA平台可高效接收并解码金融行情数据，且由于金融行情数据无需在多端之间传输，因此降低了延时，若需要进行套利交易，能够以较快的速度完成交易，该FPGA平台给金融行情数据提供了高效且低时延的处理方案。
参见图3所示，本申请实施例公开了第二种PFGA平台，包括：
两个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；金融行情数据包括：期货数据和现货数据。协议类型包括：FAST协议、Binary(自定义的二进制格式协议)以及SMDP(SHFE Market Data Platform)协议等。
与各个协议类型对应的解码模块，用于并行解码金融行情数据，获得各个协议类型对应的解码结果。
数据整合模块，用于按照预设配置信息处理解码结果，获得处理结果，并通过两个MAC接口传输处理结果至远端服务器。预设配置信息可以包括：套利算法配置、期货数据和现货数据的数据整合配置以及不同品种数据的相关性分析配置。
PCIE接口，用于传输处理结果至主机服务器，配置预设配置信息在其上。
片上内存(SRAM)，用于存储金融行情数据中交易频率高于预设阈值的数据。
高带宽存储器(High Bandwidth Memory，HBM)，用于存储金融行情数据中交易频率低于预设阈值的数据。片上内存与高带宽存储器组成了两级缓存系统，能够存储具有不同交易频率的数据。为此，可以在预设配置信息设置预设阈值，以用于区分数据的不同存储位置。
在本实施例中，任一个MAC接口通过SFP模块与光纤适配器连接，且光纤适配器具有多个10G/25G的光纤接口，因此光纤适配器与任一个MAC接口以百兆级速度进行数据传输。SFP模块也称为GBIC(Gigabit Interface Converter)，是将千兆位电信号转换为光信号的接口器件。
具体的，数据整合模块包括：用于基于期货价格和现货价格之间的差异进行套利交易的套利算法单元；用于对不同品种数据的相关性进行分析的相关性分析单元；用于整合期货数据和现货数据的整合单元。可见，数据整合模块中各单元与预设配置信息中各配置一一对应。
其中，本实施例中的两路并行的接收数据流可用于行情选优，筛选出速度快的一组数据流用于行情解析。
可见，本实施例中的PFGA平台可高效接收并解码金融行情数据，且由于金融行情数据无需在多端之间传输，因此降低了延时，若需要进行套利交易，能够以较快的速度完成交易，该FPGA平台给金融行情数据提供了高效且低时延的处理方案。
下面对本申请实施例提供的一种数据处理系统进行介绍，下文描述的一种数据处理系统与上文描述的一种PFGA平台可以相互参照。
参见图4所示，本申请实施例公开了一种数据处理系统，包括：如上任一实施例所述的FPGA平台以及主机服务器。FPGA平台与主机服务器通过PCIE接口通信连接。
在本实施例中，可以通过FPGA平台中的MAC接口传输处理结果至远端服务器，也可以通过PCIE接口传输处理结果至主机服务器。可见本实施例对于处理结果有两个输出端口，因此可以据此进行相应设置。如：将MAC接口输出的处理结果提供给较低级别的用户，将PCIE输出的处理结果提供给较高级别的用户。因为远端服务器与PFGA平台距离较远，传输时延相对较大，而主机服务器与PFGA平台同在本地，传输时延相对较小，因此可使较低级别的用户访问远端服务器以获得处理结果，使较高级别的用户访问主机服务器以获得处理结果。
并且，FPGA平台中包括片上内存和高带宽存储器，此二者组成了两级缓存系统。其中，片上内存用于存储金融行情数据中交易频率高于预设阈值的数据；高带宽存储器用于存储金融行情数据中交易频率低于预设阈值的数据。片上内存与高带宽存储器能够存储具有不同交易频率的数据。
可见，在本实施例提供的数据处理系统中，由单一FPGA对金融行情数据进行接收并解码，解码完成后进行数据整合，整合处理后的数据可以根据需要传输给主机服务器或远端服务器，降低了延迟。同时，使用片上内存和高带宽存储器组成两级缓存系统，实现了数据的分类存储。
本申请涉及的“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法或设备固有的其它步骤或单元。
需要说明的是，在本申请中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本申请要求的保护范围之内。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的可读存储介质中。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种PFGA平台，其特征在于，包括：
多个MAC接口，用于并行接收基于不同协议类型传输的金融行情数据；所述金融行情数据包括：期货数据和现货数据；
与各个协议类型对应的解码模块，用于并行解码所述金融行情数据，获得各个协议类型对应的解码结果；
数据整合模块，用于按照预设配置信息处理所述解码结果，获得处理结果，并通过所述多个MAC接口传输所述处理结果至远端服务器。
2.根据权利要求1所述的FPGA平台，其特征在于，还包括：
PCIE接口，用于传输所述处理结果至主机服务器。
3.根据权利要求2所述的FPGA平台，其特征在于，所述预设配置信息配置于所述PCIE接口。
4.根据权利要求3所述的FPGA平台，其特征在于，所述预设配置信息包括：套利算法配置、所述期货数据和所述现货数据的数据整合配置以及不同品种数据的相关性分析配置。
5.根据权利要求1所述的FPGA平台，其特征在于，还包括：
片上内存，用于存储所述金融行情数据中交易频率高于预设阈值的数据；
高带宽存储器，用于存储所述金融行情数据中交易频率低于所述预设阈值的数据。
6.根据权利要求1至5任一项所述的FPGA平台，其特征在于，所述协议类型包括：FAST协议、Binary协议以及SMDP协议。
7.根据权利要求1所述的FPGA平台，其特征在于，任一个MAC接口通过SFP模块与光纤适配器连接。
8.根据权利要求7所述的FPGA平台，其特征在于，所述光纤适配器具有多个10G/25G的光纤接口。
9.一种数据处理系统，其特征在于，包括：如权利要求1至8任一项所述的FPGA平台以及主机服务器。
10.根据权利要求9所述的系统，其特征在于，所述FPGA平台与所述主机服务器通过PCIE接口通信连接。
CN202010589283.3A 2020-06-24 2020-06-24 一种fpga平台及一种数据处理系统 Withdrawn CN111861742A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010589283.3A CN111861742A (zh) 2020-06-24 2020-06-24 一种fpga平台及一种数据处理系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010589283.3A CN111861742A (zh) 2020-06-24 2020-06-24 一种fpga平台及一种数据处理系统

Publications (1)

Publication Number Publication Date
CN111861742A true CN111861742A (zh) 2020-10-30

Family

ID=72989782

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010589283.3A Withdrawn CN111861742A (zh) 2020-06-24 2020-06-24 一种fpga平台及一种数据处理系统

Country Status (1)

Country Link
CN (1) CN111861742A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112333119A (zh) * 2020-11-27 2021-02-05 深圳华云信息系统有限公司 一种数据传输系统及方法
CN112486888A (zh) * 2020-12-11 2021-03-12 盛立金融软件开发（杭州）有限公司 一种行情数据传输方法、装置、设备及介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103425746A (zh) * 2013-07-18 2013-12-04 大连理工大学 基于fpga的实时金融指数行情并行计算方法
CN108269188A (zh) * 2016-12-30 2018-07-10 上海金融期货信息技术有限公司 一种基于fpga的交易所行情信息处理方法和系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103425746A (zh) * 2013-07-18 2013-12-04 大连理工大学 基于fpga的实时金融指数行情并行计算方法
CN108269188A (zh) * 2016-12-30 2018-07-10 上海金融期货信息技术有限公司 一种基于fpga的交易所行情信息处理方法和系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112333119A (zh) * 2020-11-27 2021-02-05 深圳华云信息系统有限公司 一种数据传输系统及方法
CN112486888A (zh) * 2020-12-11 2021-03-12 盛立金融软件开发（杭州）有限公司 一种行情数据传输方法、装置、设备及介质

Similar Documents

Publication Publication Date Title
US9619426B2 (en) Out-of-band signaling support over standard optical SFP
CN110543404B (zh) 一种服务器、硬盘点灯方法、系统及计算机可读存储介质
CN111861742A (zh) 一种fpga平台及一种数据处理系统
CN111352889B (zh) 一种基于mctp协议的设备管理方法、设备、装置和介质
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN104935612A (zh) 一种数据处理方法及服务器
US20080313381A1 (en) Reconfigurable I/O card pins
CN105357301A (zh) 一种报文格式转换方法及装置
CN115913937A (zh) 一种容器多网卡网络配置方法、装置、设备及存储介质
CN111131846A (zh) 视频播放方法、多媒体播放设备、边缘服务器和核心网
CN112291041B (zh) 一种基于fpga的数据解码装置、方法
US7549088B2 (en) Communication apparatus and program provided with failure determining method and function
CN102495815B (zh) I/o数据访问中断的处理方法和系统以及设备
CN111311405A (zh) 一种数字经济风险管理评估系统
CN109451090A (zh) 一种域名解析方法及装置
US11251872B1 (en) Multi-speed integrated transceiver cabling system
CN108121496B (zh) 数据的存储方法、装置和系统
CN100349153C (zh) 一种实现输出控制的方法及由主板控制接口卡的装置
CN106909528A (zh) 一种数据传输的调度方法及装置
CN103095510A (zh) 多功能车辆总线分析设备
CN108289117B (zh) 一种基于fpga的多方接入系统及处理方法
CN112256606A (zh) 多应用方任务的处理方法、集线器、电子设备及存储介质
CN113553283B (zh) 双路服务器及其通连方法
US8054857B2 (en) Task queuing methods and systems for transmitting frame information over an I/O interface
CN114553695B (zh) 一种芯片配置方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201030