CN111837343A - 具有空间压缩接口的低功耗mmWAVE接收器架构 - Google Patents

具有空间压缩接口的低功耗mmWAVE接收器架构 Download PDF

Info

Publication number
CN111837343A
CN111837343A CN201880085214.XA CN201880085214A CN111837343A CN 111837343 A CN111837343 A CN 111837343A CN 201880085214 A CN201880085214 A CN 201880085214A CN 111837343 A CN111837343 A CN 111837343A
Authority
CN
China
Prior art keywords
digital
circuit
analog
data compression
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880085214.XA
Other languages
English (en)
Other versions
CN111837343B (zh
Inventor
O·奥汉
H·尼科普
P·萨加齐奥
F·谢赫
J·南
S·塔尔瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of CN111837343A publication Critical patent/CN111837343A/zh
Application granted granted Critical
Publication of CN111837343B publication Critical patent/CN111837343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/70—Type of the data to be coded, other than image and sound

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Circuits Of Receivers In General (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种与通信设备相关联的接收器电路。所述接收器电路包括数字数据压缩电路，所述数字数据压缩电路被配置为接收从分别与所述接收器电路相关联的多个模拟接收信号导出的多个数字接收信号。所述数字数据压缩电路被进一步配置为压缩所述多个数字接收信号以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口。在一些实施方案中，与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。

Description

具有空间压缩接口的低功耗mmWAVE接收器架构
技术领域
本公开涉及无线通信系统中的接收器电路，并且更具体地涉及用于在接收器电路中应用空间压缩的装置和方法。
背景技术
预计下一代(5G+)蜂窝系统的数据流量将是当前蜂窝系统的1000倍。为了实现1000倍的数据量增加，使用新频带例如毫米波段(mmWave)和网络致密化例如超密集网络(UDN)是两个关键的实现因素。此外，下一代通信系统需要高数据速率、低延迟和高可靠性。为了支持上述特征，下一代通信系统需要宽带宽和高吞吐量mmWave接收器架构。此外，宽带宽和高吞吐量mmWave接收器的射频(RF)前端需要高带宽和高速率输入输出(I/O)接口，以将数据递送到基带外围设备诸如处理器和存储器。然而，宽带宽和高吞吐量(I/O)接口的功率耗散极大地影响mmWave接收器的功率效率。
附图说明
电路、装置和/或方法的一些示例将在下面仅通过示例的方式进行描述。在此上下文中，将参考附图。
图1示出了根据本公开的一个实施方案的接收器电路的简化框图。
图2示出了根据本公开的一个实施方案的接收器电路的示例性实施方式。
图3示出了根据本公开的一个实施方案的接收器电路的示例性实施方式。
图3a示出了根据本公开的一个实施方案的图3中的接收器电路的数字操作模式的示例性实施方式。
图3b示出了根据本公开的一个实施方案的图3中的接收器电路的混合操作模式的示例性实施方式。
图3c示出了根据本公开的一个实施方案的图3中的接收器电路的混合操作模式的另一示例性实施方式。
图4示出了根据本公开的一个实施方案的用于在接收器电路中的数字域中应用数据压缩的方法的流程图。
图5示出了根据本公开的一个实施方案的用于在接收器电路中应用数据压缩的方法的流程图。
图6示出了根据一些实施方案的设备的示例性部件。
具体实施方式
在本公开的一个实施方案中，公开了一种与通信设备相关联的接收器电路。该接收器电路包括数字数据压缩电路，该数字数据压缩电路被配置为接收分别从与该接收器电路相关联的多个模拟接收信号导出的多个数字接收信号。在一些实施方案中，数字数据压缩电路被进一步配置为压缩所述多个数字接收信号以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口。在一些实施方案中，与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
在本公开的一个实施方案中，公开了一种用于接收器电路的方法。该方法包括在数字数据压缩电路处接收多个数字接收信号，所述多个数字接收信号分别从与接收器电路相关联的多个模拟接收信号中导出。该方法还包括在数字数据压缩电路处压缩所述多个数字接收信号以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口。在一些实施方案中，与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
在本公开的一个实施方案中，公开了一种与通信设备相关联的接收器电路。该接收器电路包括数字数据压缩电路，该数字数据压缩电路被配置为在与接收器电路相关联的数字模式期间，接收从与接收器电路相关联的所述多个模拟接收信号导出的多个数字接收信号，并且基于所述多个数字接收信号确定数据压缩尺度。在一些实施方案中，数字数据压缩电路被进一步配置为在数字模式期间，基于数据压缩尺度压缩所述多个数字接收信号以形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口电路。在一些实施方案中，与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。在一些实施方案中，压缩数字信号维度由数据压缩尺度决定。
现在将参考附图描述本公开，其中贯穿全文、相似的附图标号用于指代相似的元素，并且其中所示出的结构和设备不必按比例绘制。如本文所用，术语“部件”、“系统”、“接口”、“电路”等旨在指代与计算机有关的实体、硬件、软件(例如，在执行中)和/或固件。例如，部件可以是处理器(例如，微处理器、控制器或其他处理设备)、在处理器上运行的进程、控制器、对象、可执行文件、程序、存储设备、计算机、平板电脑和/或带有处理设备的用户装备(例如，移动电话等)。以举例的方式，在服务器上运行的应用程序和服务器也可以是部件。一个或多个部件可以驻留在一个进程中，并且部件可以位于一台计算机上和/或分布在两个或多个计算机之间。本文可描述元素集合或其他部件集合，其中术语“集合”可以解释为“一个或多个”。
此外，这些部件可以从其上存储有各种数据结构的各种计算机可读存储介质处执行，诸如利用模块，例如。部件可诸如根据具有一个或多个数据分组的信号经由本地和/或远程进程进行通信(例如，来自一个部件的数据与本地系统、分布式系统和/或整个网络中的另一个部件相互作用，诸如互联网、局域网、广域网或经由信号与其他系统的类似网络)。
又如，部件可以是具有特定功能的装置，该特定功能由通过电气或电子电路操作的机械部件提供，其中电气或电子电路可以通过由一个或多个处理器执行的软件应用程序或固件应用程序来操作。一个或多个处理器可以在装置内部或外部，并且可以执行软件或固件应用程序的至少一部分。再如，部件可以是通过电子部件提供特定功能而无需机械部件的装置；电子部件可以在其中包括一个或多个处理器，以执行至少部分赋予电子部件功能的软件和/或固件。
“示例性”一词的使用旨在以具体方式呈现概念。如在本申请中使用的，术语“或”旨在表示包括性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文可以清楚看出，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X采用A；X采用B；或者X采用A和B两者，则在任何前述情况下都满足“X采用A或B”。另外，在本申请和所附权利要求书中使用的冠词“一”和“一个”通常应被解释为表示“一个或多个”，除非另有说明或从上下文中清楚地是指向单数形式。此外，就在具体实施方式和权利要求中使用术语“包括有”、“包括”、“具有”、“有”、“带有”或其变体的程度而言，此类术语旨在以类似于术语“包含”的方式包括在内。
以下具体实施方式涉及附图。在不同的附图中可使用相同的附图标号来识别相同或相似的元件。在以下描述中，出于说明而非限制的目的，阐述了具体细节，诸如特定结构、架构、接口、技术等，以便提供对各个实施方案的各个方面的透彻理解。然而，对于受益于本公开的本领域技术人员显而易见的是，可以在背离这些具体细节的其他示例中实践各个实施方案的各个方面。在某些情况下，省略了对熟知的设备、电路和方法的描述，以便不会因不必要的细节而使对各种实施方案的描述模糊。
如所指出的那样，宽带宽和高吞吐量mmWave接收器的射频(RF)前端需要高带宽和高速率输入输出(I/O)接口，以将数据递送到基带外围设备诸如处理器和存储器。在宽带宽和高吞吐量I/O接口的典型实施方式中，功率消耗相当高，从而极大地影响mmWave接收器的功率效率。因此，为了提高mmWave接收器的效率，必须降低与宽带宽和高吞吐量I/O接口相关联的功率消耗。mmWave接收器的现有实施方式利用不同方法来减少与宽带宽和高吞吐量I/O接口相关联的功率消耗。
例如，在接收器的一些现有实施方式中，利用公共分组无线电干扰(CPRI)方法，该方法提供了频谱域中冗余的去除、块缩放和量化分辨率优化。此外，在接收器的一些其他现有实施方式中，利用模拟波束形成方法，该方法将来自大量Rx天线的模拟接收信号压缩成有限数量的接收信号，从而减少与接收器相关联的接收链(以及I/O链)。在一些实施方案中，模拟波束形成依赖于移相器，该移相器施加相移以接收信号并在模拟域中将这些信号组合以减少接收链的数量。此外，在接收器的一些其他现有实施方式中，使用利用矢量量化和熵编码的比特级压缩方法，以便减少数据中的冗余。
但是，CPRI和比特级压缩方法没有考虑接收信号的相关性和mmWave信道的稀疏性，并且不提供空间压缩。由于mmWave频率的较小波长，mmWave接收器具有大量天线。因此，通过空间压缩来减小接收信号的维度对于降低基带计算复杂度和减少I/O链接的数量非常重要。此外，尽管模拟波束形成方法提供空间压缩，但是模拟波束形成对空间压缩的控制有限，因为其依赖于接收信号处的仅相位权重，这使得难以实现自适应波束形成，并且通常从预定义的码本中选择压缩向量。此外，移相器依赖于扇区扫描，这增加了模拟波束形成中的初始访问延迟。
为了克服上述缺点，在本公开中提出了在接收器电路(例如，mmWave接收器)中实现灵活的空间和数字压缩的装置和方法。具体地，本文提出了一种在数字域中具有空间压缩块的接收器架构，以便使用mmWave信道的特性(稀疏性、方向性)来减小信道(或接收链)的维度。在一些实施方案中，减小信道维度背后的思想是从与接收器电路相关联的多个接收信号中选择具有显著强度(例如，具有大于预定义阈值的接收功率)的一组接收信号，使得可以使用较少数量的信号来检索相同的信息。在一些实施方案中，减小信道的维度将减少对I/O链路的数量的需求，从而减少与I/O链路相关联的功率消耗。另外，具有空间压缩将有助于增加信噪比(SNR)，这将降低信道估计误差。接收器处的空间压缩块的另一个好处是降低了每接收(Rx)天线基带处理(诸如均衡)的计算复杂度。在一些实施方案中，在数字域中实现空间压缩还使得能够消除模拟波束形成中涉及的扇区扫描延迟。
图1示出了根据本公开的一个实施方案的接收器电路100的简化框图。在一些实施方案中，接收器电路100可以是无线通信设备的一部分。在一些实施方案中，接收器电路100促进提供接收信号的空间压缩，从而使得能够减少与接收器电路100相关联的输入输出(I/O)链路的数量。在一些实施方案中，减少I/O链路的数量能够提高接收器电路100的功率效率。在一些实施方案中，接收器电路100中的接收信号的空间压缩仅在数字域中执行。然而，在一些其他实施方案中，接收器电路100中的接收信号的空间压缩部分地在数字域中并且部分地在模拟域中执行。
接收器电路100包括前端电路102、基带处理器电路108和输入输出(I/O)接口电路106。在一些实施方案中，前端电路102可以被实现为射频(RF)集成电路(IC)的一部分，并且基带处理器电路108可以被实现为基带(BB)IC的一部分。前端电路102还包括模拟前端电路110、模拟-数字转换器电路112和数字数据压缩电路114。模拟前端电路110被配置为从分别与模拟前端电路110相关联的多个天线104接收多个接收信号103，并且基于所述多个接收信号生成多个模拟接收信号105。在一些实施方案中，多个模拟接收信号105是所述多个接收信号103的经处理版本(例如，下变频、滤波)。在一些实施方案中，多个模拟接收信号105包括与其相关联的模拟信号维度N。在一些实施方案中，模拟信号维度N是指多个模拟接收信号105中的模拟接收信号的数量。在一些实施方案中，模拟信号维度N由多个天线104中的天线数量决定。ADC电路112耦合到模拟前端电路110，并且被配置为对多个模拟接收信号105进行数字化以分别从多个模拟接收信号105生成多个数字接收信号107。在一些实施方案中，多个数字接收信号107包括与其相关联的数字信号维度S。在一些实施方案中，数字信号维度S是指多个数字接收信号107中的数字接收信号的数量。在一些实施方案中，数字信号维度S等于模拟信号维度N。
数字数据压缩电路114耦合到ADC电路112，并且被配置为压缩多个数字接收信号107以基于所述多个数字接收信号生成一个或多个压缩数字数据信号109。在一些实施方案中，一个或多个压缩数字数据信号109包括与其相关联的压缩数字信号维度K。在一些实施方案中，压缩数字信号维度K是指一个或多个压缩数字数据信号109中的压缩数字数据信号的数量。在一些实施方案中，与一个或多个压缩数字数据信号109相关联的压缩数字信号维度小于与多个数字接收信号107相关联的数字信号维度。因此，在此类实施方案中，数字数据压缩电路114提供多个数字接收信号107的空间压缩。在一些实施方案中，数字数据压缩电路114被进一步配置为将一个或多个压缩数字数据信号109提供给输入输出(I/O)接口电路106。在一些实施方案中，I/O接口电路106包括一个或多个I/O链路，并且被配置为将所述一个或多个压缩数字接收信号109传送到基带处理器电路108以进行进一步处理。在一些实施方案中，减小多个数字接收信号107的维度以形成一个或多个压缩数字数据信号109使得能够减少在I/O接口电路106内利用的I/O链路的数量，从而减少I/O接口电路106的功率消耗。
在一些实施方案中，数字数据压缩电路114被配置为基于对多个数字接收信号107利用数据压缩尺度D的压缩操作生成一个或多个压缩数字数据信号109。在一些实施方案中，数据压缩尺度D促进减小与多个数字接收信号107相关联的信号维度。在一些实施方案中，数据压缩尺度D决定与一个或多个压缩数字数据信号109相关联的压缩数字信号维度K。在一些实施方案中，数字数据压缩电路114被进一步配置为在将一个或多个压缩数字数据信号109提供给I/O接口电路106之前量化一个或多个压缩数字数据信号109。在一些实施方案中，下面的等式(1)描绘了在数字数据压缩电路114内实现压缩操作的一种可能方式。
r[n]＝Q(Dy[n]) (1)
其中r[n]是一个或多个压缩数字数据信号109，Q是在数字数据压缩电路114内实现的量化操作，D是数据压缩尺度，并且y[n]是多个数字接收信号107。在一些实施方案中，量化操作Q(.)应用于压缩数字数据信号109，以便减少到基带处理器电路108的总的传递比特。
由于上面等式(1)中给出的压缩操作，在一些实施方案中，r[n]与y[n]相比将具有减小的维度。例如，r[n]将具有K的维度，并且y[n]将具有S的维度，其中如上所述K<S。在一些实施方案中，数字数据压缩电路114被进一步配置为在压缩多个数字接收信号107之前确定数据压缩尺度D。在一些实施方案中，数据压缩尺度D包括数字压缩矩阵D，该数字压缩矩阵D包括多个条目。在一些实施方案中，数字数据压缩电路114被配置为至少部分地基于与所述多个数字信号107相关联的一个或多个测量结果确定数据压缩尺度D。在一些实施方案中，数字压缩矩阵D的维度由数字信号维度S和所需的压缩信号维度K决定。例如，在如上所述的一些实施方案中，多个数字接收信号107y[n]包括与此相关联的数字信号维度S。在一些实施方案中，在ADC电路112的输出处的多个数字接收信号107y[n]中的数字接收信号中的每一个包括与数字接收信号相关联的同相分量和正交分量。因此，在此类实施方案中，ADC电路112被配置为将包括与多个数字接收信号107相关联的同相分量和正交分量的2S量化数字样本馈送到数字数据压缩电路114。
此外，如上所述，一个或多个压缩数字数据信号109r[n]具有与其相关联的压缩信号维数K。在一些实施方案中，所述多个压缩数字数据信号109中的压缩数字数据信号中的每一个包括与压缩数据信号相关联的同相分量和正交分量。因此，在一些实施方案中，所述多个压缩数字数据信号109包括2K个压缩样本。为了将与多个数字接收信号107相关联的2S量化数字样本压缩成2K个压缩样本中，在一些实施方案中，在上面的等式(1)中利用大小为2K×2S(K＜S)的数字压缩矩阵D。在一些实施方案中，数字压缩矩阵D可以如下面的等式(2)中给出的那样来实现：
Figure BDA0002565677280000081
在一些实施方案中，数字数据压缩电路114被进一步配置为基于来自基带处理器电路108的反馈信号116自适应地改变数据压缩尺度D。在一些实施方案中，数字数据压缩电路114被配置为在预先确定的时间间隔(例如，每个帧、超帧等)期间自适应地改变数据压缩尺度D。在一些实施方案中，超帧包括多个帧。在一些实施方案中，超帧的长度取决于信道的动态特性。在一些实施方案中，接收器电路100包括全数字接收器，其中数据压缩仅发生在数字域中，如上所述(例如，在数字数据压缩电路114内)。然而，在一些实施方案中，接收器电路100可以被配置为以两种不同的模式(例如，数字模式和混合模式)操作。为了促进这两种模式，接收器100可以在混合架构中实现，其中接收器电路100可以被配置为选择性地在数字模式和混合模式中操作。在数字模式期间，如上所述，在数字域中(例如，在数字数据压缩电路114内)执行数据压缩。此外，在混合模式中，在模拟域中执行数据压缩。因此，在此类实施方案中，接收器电路100可以包括耦合在模拟前端电路110和ADC电路112之间的模拟数据压缩电路(未示出)，以便在模拟域中实现数据压缩，其进一步的细节在下面的实施方案中给出。在一些实施方案中，例如，在混合架构中，仅在数字模式期间激活数字数据压缩电路114，并且仅在混合模式期间激活模拟数据压缩电路。
在不同的实施方案中可以不同地确定数据压缩尺度D。在一些实施方案中，至少部分地基于与多个数字接收信号107相关联的测量结果确定数据压缩尺度D(其又指示多个接收信号103)。在一个示例实施方案中，基于Rx相关矩阵方法计算数据压缩尺度D，其细节在下面给出。在一些实施方案中，该方法基于确定接收信号相关性确定数据压缩尺度D。考虑由下式给出的虚拟信道表示(VCR)信道模型
Figure BDA0002565677280000091
其中Frx、Ftx是DFT矩阵，并且Hv是耦合虚拟Tx方向和Rx方向的虚拟信道矩阵。N和M分别是Rx和Tx天线(或天线端口、波束方向图)的数量。这种信道模型被认为是非常有效的，特别是对于具有均匀线性/平面阵列的大量天线的情况。令H(t)f(tx,j)表示第j个波束形成的导频信号，其中f(tx,j)是任意波束形成向量，即不限于DFT矩阵的列。Rx相关矩阵的概念在Kronecker信道模型下通常是有效的。但是，从VCR的角度来看，导出类似的量，在此称为“虚拟”Rx相关矩阵。考虑到VCR模型，我们计算
Figure BDA0002565677280000092
其中T是移动平均值的时间/频率窗口，
Figure BDA0002565677280000093
是第i个接收器波束形成向量，有i＝1,…,N个接收器波束形成向量，
Figure BDA0002565677280000094
是第j个发射器波束形成向量，有j＝1,…,M个接收器波束形成向量，H(t)是在时间t处的信道，并且测量在时间T期间进行，并且vi是当方向为
Figure BDA0002565677280000095
并且发射器在利用发射器波束形成向量
Figure BDA0002565677280000096
j＝1,…,M进行波束扫描时的平均接收功率。如果vi最高，则第i个接收器波束形成捕获最强的接收器路径。在一些实施方案中，
Figure BDA0002565677280000097
和
Figure BDA0002565677280000098
是从Rx相关矩阵计算的本征方向。如果，如果考虑虚拟信道表示，则这些是从DFT矩阵的列中选择的向量，因为这些本征方向可以用DFT矩阵的列来近似。
现在确定[i:N]的子集，使得如果vi>E，i∈S1，其中E是预定义的阈值。在S1中的所有虚拟RX方向可被视为不可忽略的方向。最后，压缩矩阵的计算如下：
Figure BDA0002565677280000101
其中D是数据压缩矩阵。在一些实施方案中，S1对应于N个接收信号中显著接收信号的数量。在一些实施方案中，以使得数据压缩矩阵D能够将N个接收信号减少到S1个信号的方式导出数据压缩矩阵D。在一些实施方案中，S1对应于压缩信号维度(例如，上面的压缩信号维度K)。上述方法的压缩效率取决于主导的长期虚拟Rx信道方向的稀疏性(|S1|)。等式(5)只是推导数据压缩矩阵D的一种可能的方式。然而，推导D的其他可能方式也被认为在本公开的范围内。例如，在另一示例性实施方案中，数据压缩矩阵D的列是从预定义的码本导出的。在此类实施方案中，可以执行基于给定标准(例如，接收(Rx)功率)的穷尽搜索，以基于预定义码本的可用码字来定义D。
图2示出了根据本公开的一个实施方案的接收器电路200的示例性实施方式。在一些实施方案中，接收器电路200描绘了上面图1中的接收器电路100的一种可能的实现方式。在该实施方案中，接收器电路200包括全数字架构，其中接收器电路200被配置为仅在数字域中实现数据压缩。然而，接收器电路100的其他可能的实现方式也被认为在本公开的范围内。接收器电路200包括前端电路202、基带处理器电路208和输入输出(I/O)接口电路206。在一些实施方案中，前端电路202被实现为射频(RF)集成电路(IC)的一部分，并且基带处理器电路208被实现为基带IC的一部分。前端电路202还包括模拟前端电路210、模拟-数字转换器电路212和数字数据压缩电路214。模拟前端电路210被配置为从分别与模拟前端电路210相关联的多个天线204接收多个接收信号203，并且基于所述多个接收信号生成多个模拟接收信号205。在图2中，为了便于参考，利用单个方框箭头描绘多个模拟接收信号205以及其他信号。单个方框箭头指示一个或多个信号，并且单个方框箭头不应被理解为贯穿本公开的单个信号。
在一些实施方案中，多个模拟接收信号205是多个接收信号203的经处理版本(例如，下变频、滤波)。在一些实施方案中，多个模拟接收信号205包括与其相关联的模拟信号维度N。在一些实施方案中，模拟信号维度N是指多个模拟接收信号205中的模拟接收信号的数量。在一些实施方案中，模拟信号维度N由多个天线204中的天线数量决定。ADC电路212耦合到模拟前端电路210，并且被配置为对多个模拟接收信号205进行数字化以分别从多个模拟接收信号205生成多个数字接收信号207。在一些实施方案中，多个数字接收信号207包括与其相关联的数字信号维度S。在一些实施方案中，数字信号维度S是指多个数字接收信号207中的数字接收信号的数量。在一些实施方案中，数字信号维度S等于模拟信号维度N。
数字数据压缩电路214耦合到ADC电路212，并且被配置为压缩多个数字接收信号207以基于所述多个数字接收信号生成一个或多个压缩数字数据信号209。在一些实施方案中，一个或多个压缩数字数据信号209包括与其相关联的压缩数字信号维度K。在一些实施方案中，压缩数字信号维度K是指一个或多个压缩数字数据信号209中的压缩数字数据信号的数量。在一些实施方案中，与一个或多个压缩数字数据信号209相关联的压缩数字信号维度K小于与多个数字接收信号207相关联的数字信号维度S。在一些实施方案中，数字数据压缩电路214被配置为基于对多个数字接收信号207利用数据压缩尺度D的压缩操作生成一个或多个压缩数字数据信号209。在一些实施方案中，数据压缩尺度D促进减小与多个数字接收信号207相关联的信号维度。在一些实施方案中，数据压缩尺度D决定与一个或多个压缩数字数据信号209相关联的压缩数字信号维度K。
在一些实施方案中，数字数据压缩电路214包括压缩参数确定电路214a、压缩电路214b和量化电路214c。在一些实施方案中，压缩参数确定电路214a被配置为接收多个数字接收信号207并基于所述多个数字接收信号确定数据压缩尺度D。在一些实施方案中，数据压缩尺度D包括如以上等式(2)中给出的数据压缩矩阵D。在一些实施方案中，数据压缩矩阵D具有2K×2S(K＜S)的大小，其中2S表示与多个数字接收信号207相关联的同相分量和正交分量，并且2K表示与一个或多个压缩数字数据信号209相关联的同相分量和正交分量，如上面关于图1所解释的。在一些实施方案中，利用与多个数字接收信号207相关联的一个或多个测量结果，在压缩参数确定电路214a处基于以上相对于图1解释的方法(例如，基于码本的方法、协方差矩阵方法)中的一个确定数据压缩尺度D。然而，确定数据压缩尺度D的其他方法也被认为在本公开的范围内。
在一些实施方案中，假定在与接收器电路200相关联的接收操作期间在压缩参数确定电路214a处实时地确定数据压缩尺度D。然而，在其他实施方案中，可以假设在接收操作之前、在压缩参数确定电路214a内或在其外确定数据压缩尺度D，并且将该数据压缩尺度D存储在与压缩参数确定电路214a相关联的存储器电路中。例如，在一些实施方案中，压缩参数确定电路214a可以包括查找表，该查找表包括在接收操作之前存储在压缩参数确定电路214a内的D矩阵的一个或多个值(例如，基于码本方法确定的)。在此类实施方案中，压缩参数确定电路214a可以被配置为在接收器电路200的接收操作期间从多个D矩阵中选择D矩阵，以便执行压缩操作。
在一些实施方案中，压缩参数确定电路214a被进一步配置为基于来自基带处理器的反馈信号217、或与多个数字接收信号207相关联的一个或多个测量结果(例如，接收功率、到达角等)或两者自适应地改变数据压缩尺度D。在一些实施方案中，压缩参数确定电路214a被配置为在与多个接收信号203相关联的预先确定的时间间隔(例如，每个帧、超帧等)期间自适应地改变数据压缩尺度D。在一些实施方案中，压缩参数确定电路214a被配置为在与多个接收信号203相关联的帧或超帧的前导码时间期间自适应地改变数据压缩尺度D。
在确定数据压缩尺度D时，压缩参数确定电路214a被配置为将数据压缩尺度D提供给压缩电路214b。在一些实施方案中，压缩参数确定电路214a可被配置为生成包括数据压缩尺度D的压缩参数信号215，并且将压缩参数信号215提供给压缩电路214b，以便将数据压缩尺度D提供给压缩电路214b。压缩电路214b被配置为接收来自压缩参数确定电路214a的数据压缩尺度D和来自ADC电路212的多个数字接收信号207，并且基于数据压缩尺度D压缩多个数字接收信号207，以形成一个或多个压缩信号216。
量化电路214c耦合到压缩电路214b，并且被配置为接收一个或多个压缩信号216。量化电路214b被进一步配置为对一个或多个压缩信号216进行量化以生成一个或多个压缩数字数据信号209。在一些实施方案中，一个或多个压缩数字数据信号209是一个或多个压缩信号216的量化版本。在一些实施方案中，应用于压缩信号216的量化操作使得能够减少到基带处理器电路208的总的传递比特。在一些实施方案中，压缩电路214b和量化电路214b被配置为实现以上等式(1)中给出的压缩操作。在一些实施方案中，量化电路214b内的一个或多个压缩信号216的量化是可选步骤。因此，在此类实施方案中，一个或多个压缩数字数据信号209可以等同于一个或多个压缩信号216。在一些实施方案中，量化电路214b被进步一配置为将一个或多个压缩数字数据信号209提供给I/O接口电路206。在一些实施方案中，I/O电路209包括多个I/O链路，所述多个I/O链路被配置为将一个或多个压缩数字数据信号209传送到基带处理器电路208。
图3示出了根据本公开的一个实施方案的接收器电路300的示例性实施方式。在一些实施方案中，接收器电路300描绘了上面图1中的接收器电路100的另一种可能的实现方式。在该实施方案中，接收器电路300包括混合架构，其中接收器电路300被配置为在数字域和模拟域两者中实现数据压缩。然而，接收器电路100的其他可能的实现方式也被认为在本公开的范围内。接收器电路300包括前端电路302、基带处理器电路308和输入输出(I/O)接口电路306。在一些实施方案中，前端电路302被实现为射频(RF)集成电路(IC)的一部分，并且基带处理器电路308被实现为基带IC的一部分。前端电路302还包括模拟前端电路310、模拟数据压缩电路311、模拟-数字转换器电路312和数字数据压缩电路314。
在一些实施方案中，前端电路302被配置为从分别与前端电路302相关联的多个天线304接收多个接收信号303，并且生成多个接收信号303的压缩，以便生成一个或多个压缩数字数据信号313。在一些实施方案中，前端电路302被进一步配置为将一个或多个压缩数字数据信号313提供给I/O接口电路306，以便将一个或多个压缩数字数据信号313传送到基带处理器电路308以用于进一步处理。在一些实施方案中，接收器电路300被配置为以两种模式即数字模式和混合模式操作。在一些实施方案中，图3a描绘了图3中的接收器电路300的数字操作模式，并且图3b描绘了图3中的接收器电路300的混合操作模式。在全数字模式期间，多个接收信号303的压缩被配置为在数字域中发生，而在混合模式期间，多个接收信号303的压缩被配置为在模拟域中发生。
因此，在数字模式中，多个接收信号303的压缩发生在数字数据压缩电路314内，而在混合模式中，多个接收信号303的压缩发生在图3的模拟数据压缩电路311内。在一些实施方案中，在混合架构中，数字数据压缩电路314在如图3a所示的数字模式期间被选择性地激活，并且在如图3b所示的混合模式期间被选择性地去激活。类似地，模拟数据压缩电路311在如图3b所示的混合模式期间被选择性地激活，并且在如图3a所示的数字模式期间被选择性地去激活。在一些实施方案中，在与多个接收信号303的波束形成操作相关联的预定义时段期间分别利用/激活数字模式和混合模式。
例如，在一些实施方案中，在与波束形成相关联的长期信道训练阶段期间利用数字模式，并且在与波束形成相关联的控制/数据调制阶段期间利用混合模式。在一些实施方案中，长期信道训练阶段执行与接收操作相关联的同步、初始接入和波束跟踪，并且控制/数据接收阶段进行短期信道估计并接收与接收操作相关联的波束形成。在一些实施方案中，在长期信道训练阶段期间利用数字模式，以便在数字数据压缩电路314中确定数据压缩尺度D并执行压缩操作。一旦确定数据压缩尺度D，在一些实施方案中，在控制/数据调制阶段期间利用混合模式在模拟数据压缩电路311中执行压缩操作。在一些实施方案中，在数字模式期间在数字数据压缩电路314内确定的数据压缩尺度D被提供给模拟数据压缩电路311，以便在混合模式期间执行压缩操作。在一些实施方案中，利用数字模式确定数据压缩尺度D使得能够减少与模拟域相关联的扇区扫描延迟(例如，以上所解释的模拟波束形成)。然而，在其他实施方案中，接收器电路300的其他可能的操作方式也被认为在本公开的范围内。例如，在一些实施方案中，接收器电路300可以被配置为仅在数字域中操作。在一些实施方案中，数字模式和混合模式被配置为以预先确定的时间间隔重复，并且数字数据压缩电路314被配置为在与相应时间间隔的每一个相关联的数字模式期间自适应地改变数据压缩尺度D。
在一些实施方案中，可以参考图3a中的接收器电路330来解释接收器电路300的数字操作模式。在一些实施方案中，图3中的接收器电路300和图3a中的接收器电路330是相同的，并且因此利用相同的索引来标识图3和图3a中的各种部件和信号。参照图3a，可以看出在混合架构中，在数字模式期间，数字数据压缩电路314被选择性地激活，并且模拟数据压缩电路311被选择性地去激活。在去激活模拟压缩电路311时，接收器电路330类似于图2中的全数字接收器电路200。在一些实施方案中，接收器电路330的数字操作模式类似于以上图2中的接收器电路200的操作。再次参考图3a，模拟前端电路310被配置为从分别与模拟前端电路310相关联的多个天线304接收多个接收信号303，并且基于所述多个接收信号生成多个模拟接收信号305。在一些实施方案中，多个模拟接收信号305包括与其相关联的模拟信号维度N。在一些实施方案中，模拟信号维度N是指多个模拟接收信号305中的模拟接收信号的数量。在一些实施方案中，模拟信号维度N由多个天线304中的天线数量决定。
由于模拟数据压缩电路311在数字模式期间被去激活，图3a中的ADC电路312被配置为接收多个模拟接收信号305，并且对多个模拟接收信号305进行数字化，以分别从多个模拟接收信号305生成多个数字接收信号309。在一些实施方案中，多个数字接收信号309包括与其相关联的数字信号维度S。在一些实施方案中，数字信号维度S是指多个数字接收信号309中的数字接收信号的数量。在数字模式期间，由于在模拟域内没有数据压缩，因此数字信号维度S等于模拟信号维度N。图3a中的数字数据压缩电路314耦合到ADC电路312，并且被配置为压缩多个数字接收信号309以基于所述多个数字接收信号生成一个或多个压缩数字数据信号313。在一些实施方案中，一个或多个压缩数字数据信号313包括与其相关联的压缩数字信号维度K。在一些实施方案中，压缩数字信号维度K是指一个或多个压缩数字数据信号313中的压缩数字数据信号的数量。在一些实施方案中，与一个或多个压缩数字数据信号313相关联的压缩数字信号维度K小于与多个数字接收信号309相关联的数字信号维度S。在一些实施方案中，数字数据压缩电路314被进一步配置为将一个或多个压缩数字数据信号313提供给I/O接口电路306。在一些实施方案中，I/O接口电路306被进一步配置为将一个或多个压缩数字数据信号313传送到基带处理器电路308，以进行进一步处理。
在一些实施方案中，数字数据压缩电路314被配置为基于对多个数字接收信号309利用数据压缩尺度D的压缩操作生成一个或多个压缩数字接收信号313。在一些实施方案中，数据压缩尺度D决定与一个或多个压缩数字数据信号313相关联的压缩数字信号维度K。在一些实施方案中，数据压缩尺度D包括具有2K×2S大小的数据压缩矩阵D，其中2K和2S分别表示与多个压缩数字数据信号313和多个数字接收信号309相关联的同相分量和正交分量，如以上关于图1所解释的。在一些实施方案中，数字数据压缩电路314被进一步配置为在执行压缩操作之前确定数据压缩尺度D。在一些实施方案中，数字数据压缩电路314被配置为基于以上相对于图1说明的一种或多种方法确定数据压缩尺度D。在一些实施方案中，数字数据压缩电路314被进一步配置为基于来自基带处理器电路308的反馈信号317、或与多个数字接收信号309相关联的一个或多个测量结果或两者自适应地实时改变数据压缩尺度，如以上关于图2所解释的。
在确定数据压缩尺度D时，在一些实施方案中，数字数据压缩电路314被进一步配置为生成包括数据压缩尺度D的压缩尺度信号319，并且将压缩尺度信号319提供给模拟数据压缩电路311或提供给与接收器电路330或300相关联的存储器电路。在一些实施方案中，模拟数据压缩电路311在混合模式期间利用在数字模式期间在数字数据压缩电路314处确定的数据压缩尺度D执行压缩。在一些实施方案中，数字数据压缩电路314包括被配置为确定数据压缩尺度D并执行压缩操作的一个或多个部件。在一些实施方案中，数字数据压缩电路314可以类似于图2中的数字数据压缩电路214来实现。例如，数字数据压缩电路314可以包括被配置为确定数据压缩尺度D的压缩参数确定电路(未示出)、被配置为执行数据压缩的压缩电路以及被配置为执行压缩信号的量化的量化电路。在一些实施方案中，在混合架构中，与数字数据压缩电路314相关联的压缩参数确定电路可以被进一步配置为生成压缩尺度信号319。
在确定数据压缩尺度D并在数字域中执行数据压缩时，图3中的接收器电路300被配置为切换到混合操作模式。在一些实施方案中，接收器电路被配置为基于从基带处理器电路308的反馈信号317中接收的指示，从数字操作模式切换到混合操作模式。在一些实施方案中，可以参考图3b中的接收器电路350来解释接收器电路300的混合操作模式。在一些实施方案中，图3中的接收器电路300和图3b中的接收器电路350是相同的，并且因此利用相同的索引来标识图3和图3b中的各种部件和信号。在一些实施方案中，接收器电路300被配置为在与波束形成相关联的控制/数据接收阶段期间切换到混合模式，如以上关于图3所解释的。参考图3b，可以看出，在混合架构中，在混合模式期间，数字数据压缩电路314被选择性地去激活，并且模拟数据压缩电路311被选择性地激活。
再次参考图3b，模拟前端电路310被配置为从分别与模拟前端电路310相关联的多个天线304接收多个接收信号303，并且基于所述多个接收信号生成多个模拟接收信号305。在一些实施方案中，多个模拟接收信号305等同于图3a中的多个接收信号305，并且包括与其相关联的模拟信号维度N。在一些实施方案中，模拟信号维度N由多个天线304中的天线数量决定。再次参考图3b，由于模拟数据压缩电路311在混合模式期间被激活，模拟数据压缩电路311被配置为从模拟前端电路310接收多个模拟接收信号305，并且压缩多个模拟接收信号305，以基于所述多个模拟接收信号生成一个或多个压缩模拟数据信号307。
在一些实施方案中，一个或多个压缩模拟数据信号307包括与其相关联的压缩模拟信号维度K。在一些实施方案中，压缩数字信号维度K是指一个或多个压缩模拟数据信号307中的压缩模拟数据信号的数量。在一些实施方案中，与一个或多个压缩数字模拟信号307相关联的压缩模拟信号维度K小于与多个模拟接收信号305相关联的模拟信号维度N。在一些实施方案中，模拟数据压缩电路311被配置为基于对多个模拟接收信号305利用数据压缩尺度D的压缩操作生成一个或多个压缩模拟数据信号307。在一些实施方案中，数据压缩尺度D决定与一个或多个压缩模拟数据信号307相关联的压缩模拟信号维度K。
在不同实施方案中，可以不同地实现模拟数据压缩电路311内的多个模拟接收信号305的压缩。例如，在一个示例性实施方案中，模拟数据压缩电路311内的压缩是基于实现移相器电路(未示出)实现的，该移相器电路被配置为基于数据压缩尺度D向多个模拟接收信号305施加相偏移，以便生成一个或多个压缩模拟数据信号307。在此类实施方案中，模拟数据压缩电路311可包括一个或多个移相器电路，所述一个或多个移相器电路被配置为接收多个模拟接收信号305并生成一个或多个压缩模拟数据信号307。此外，在另一示例性实施方案中，模拟数据压缩电路311内的压缩可以通过选择性地激活或去激活耦合在模拟前端电路310和ADC电路312之间的多个接收链中的一个或多个来实现，如图3c所示。图3c中的接收器电路370示出了图3b中的模拟数据压缩电路311的另一种实现方式。在此类实施方案中，模拟数据压缩电路311可以包括控制电路(未示出)，该控制电路被配置为选择性地激活或去激活多个接收链320a、320b和320c中的一个或多个，从而实现压缩。具体地，在该实施方案中，为了获得与一个或多个压缩模拟数据信号307相关联的压缩模拟信号维度K，可以去激活N-K个接收链。
再次参考图3b，ADC电路312耦合到模拟数据压缩电路311，并且被配置为对一个或多个压缩模拟数据信号307进行数字化，以便生成一个或多个压缩数字数据信号315。在一些实施方案中，一个或多个压缩数字数据信号315包括与压缩模拟信号维度K相同的压缩数字信号维度K，因为在混合模式期间在数字域中没有压缩发生。在一些实施方案中，在图3b的混合模式期间生成的一个或多个压缩数字数据信号315等同于在图3a的数字模式期间生成的一个或多个压缩数字数据信号313。在一些实施方案中，图3b中的ADC电路312被进一步配置为将一个或多个压缩数字数据信号315提供给I/O接口电路306。在一些实施方案中，I/O接口电路306被进一步配置为将一个或多个压缩数字数据信号315传送到基带处理器电路308，以进行进一步处理。
在一些实施方案中，如上所述，在数字模式期间，在混合模式中利用的数据压缩尺度D与在数字数据压缩电路314处确定的数据压缩尺度D相同。在一些实施方案中，在模拟数据压缩电路311中利用在数字模式期间确定的相同数据压缩尺度D能够消除与模拟域相关联的扇区扫描延迟。此外，在一些实施方案中，在模拟数据压缩电路311中利用在数字模式期间确定的数据压缩尺度D能够在模拟域和数字域两者中保持相同的性能。也就是说，利用相同的数据压缩尺度D使得能够在图3中的接收器电路300的数字操作模式和混合操作模式两者期间获得相同的压缩信号维度K。由于在模拟域中，同相分量和正交分量未考虑与其相关联的各种信号，因此在混合模式中可以利用在数字模式中确定的数据压缩尺度D的量化版本。也就是说，在数字模式中，利用大小为2K×2S的数据压缩矩阵D。然而，在混合模式中，可以利用D的量化版本，例如具有K×S大小的D'，以便实现与数字模式中相同的压缩级别。
图4示出了根据本公开的一个实施方案的用于在接收器电路中的数字域中应用数据压缩的方法400的流程图。这里参考图2中的接收器电路200来说明方法400。然而，在其他实施方案中，方法400也可以应用于其他接收器电路，例如，图3a中的接收器电路330。在402处，在与接收器电路(例如，图2中的接收器电路200)相关联的ADC电路(例如，图2中的ADC电路212)处接收多个模拟接收信号(例如，图2中的多个模拟接收信号205)。在404处，多个模拟接收信号在ADC电路处被数字化以形成多个数字接收信号(例如，图2中的多个数字接收信号207)。在406处，在数字数据压缩电路(例如，图2中的数字数据压缩电路214)处接收多个数字接收信号。在408处，多个数字接收信号在数字数据压缩电路处被压缩，以便生成一个或多个压缩数字数据信号(例如，图2中的一个或多个压缩数字数据信号209)。
在一些实施方案中，如上文关于图2所解释，基于利用数据压缩尺度D的压缩操作在数字数据压缩电路处压缩多个数字接收信号。在一些实施方案中，在上述408处的压缩操作之前，在数字数据压缩电路处确定数据压缩尺度D。在一些实施方案中，与一个或多个压缩数字数据信号相关联的压缩数字信号维度(例如，图2中的压缩数字信号维度K)小于与多个数字接收信号相关联的数字信号维度(例如，图2中的数字信号维度S)。在一些实施方案中，与一个或多个压缩数字数据信号相关联的压缩数字信号维度由数据压缩尺度D决定。在410处，将所述一个或多个压缩数字数据信号从数字数据压缩电路提供给与所述一个或多个压缩数字数据信号相关联的I/O接口电路(例如，图2中的I/O接口电路206)。
图5示出了根据本公开的一个实施方案的用于在接收器电路中应用数据压缩的方法500的流程图。在一些实施方案中，方法500促进在数字域和模拟域两者中应用数据压缩。这里参考图3a中的接收器电路330(用于数字域中的压缩)和图3b中的接收器电路350(用于模拟域中的压缩)来解释方法500。然而，在其他实施方案中，方法500也可以应用于其他接收器电路。在502处，在数字模式期间，在与接收器电路(例如，图3a中的接收器电路330)相关联的ADC电路(例如，图3a中的ADC电路312)处接收多个模拟接收信号(例如，图3a中的多个模拟接收信号305)。在504处，多个模拟接收信号在ADC电路处被数字化以形成多个数字接收信号(例如，图3a中的多个数字接收信号309)。在506处，多个数字接收信号在数字数据压缩电路(例如，图3a中的数字数据压缩电路314)处被压缩，以生成一个或多个压缩数字数据信号(例如，图3a中的一个或多个压缩数字数据信号313)。
在一些实施方案中，数字数据压缩电路在接收器电路的数字操作模式期间被选择性地激活。在一些实施方案中，如上文关于图3所解释，基于利用数据压缩尺度D的压缩操作在数字数据压缩电路处压缩多个数字接收信号。在一些实施方案中，数字数据压缩电路被进一步配置为在执行压缩操作之前确定数据压缩尺度D。在508，将所述一个或多个压缩数字数据信号从数字数据压缩电路提供给与所述一个或多个压缩数字数据信号相关联的I/O接口电路(例如，图3a中的I/O接口电路306)。在510处，在与接收器电路相关联的混合操作模式期间，在与接收器电路(例如，图3b中的接收器电路350)相关联的模拟数据压缩电路(例如，图3b中的模拟数据压缩电路311)处接收所述多个模拟接收信号。在一些实施方案中，模拟数据压缩电路在混合模式期间被选择性地激活。
在512，在混合模式期间，所述多个模拟接收信号在模拟数据压缩电路处被压缩以生成一个或多个压缩模拟数据信号(例如，图3b中的压缩模拟数据信号307)。在一些实施方案中，基于利用数据压缩尺度D在模拟数据压缩电路处压缩所述多个模拟接收信号。在一些实施方案中，模拟数据压缩电路被配置为利用在数字模式期间确定的数据压缩尺度D，以便压缩所述多个模拟接收信号。在514处，在混合模式期间，所述一个或多个压缩模拟数据信号在ADC电路(例如，图3b中的ADC电路312)处被数字化，以形成所述一个或多个压缩数字数据信号(例如，图3b中的一个或多个压缩数字数据信号315)。在514处，将所述一个或多个压缩数字数据信号从ADC电路提供给与所述一个或多个压缩数字数据信号相关联的I/O接口电路(例如，图3b中的I/O接口电路306)。
虽然以上将方法说明和描述为一系列动作或事件，但是应当理解，这些动作或事件的说明顺序不应解释为限制性的。例如，一些动作可以以不同的顺序发生和/或与除本文示出和/或描述的之外的其他动作或事件同时发生。另外，并非所有示出的动作都是实现本公开的一个或多个方面或实施方案所必需的。同样，本文描述的动作的一个或多个可以在一个或多个单独的动作和/或阶段中执行。
图6示出了根据一些实施方案的设备600的示例性部件。在一些实施方案中，设备600可包括应用电路602、基带电路604、射频(RF)电路606、前端模块(FEM)电路608、一个或多个天线610和电源管理电路(PMC)612(至少如图所示耦合在一起)。图示设备600的部件可以被包括在UE或RAN节点中。在一些实施方案中，接收器电路100、接收器电路200和接收器电路300可以被实现为设备600的一部分。在一些实施方案中，设备600可包括更少的元件(例如，RAN节点不能利用应用电路602，而是包括处理器/控制器来处理从EPC处接收的IP数据)。在一些实施方案中，设备600可包括附加元件，诸如存储器/存储装置、显示器、相机、传感器或输入/输出(I/O)接口。在其他实施方案中，下述部件可包括在一个以上的设备中(例如，所述电路可单独地包括在用于云-RAN(C-RAN)具体实施的一个以上的设备中)。
应用电路602可包括一个或多个应用处理器。例如，应用电路602可包括电路，诸如但不限于一个或多个单核或多核处理器。所述一个或多个处理器可包括通用处理器和专用处理器(例如，图形处理器、应用处理器等)的任何组合。这些处理器可与存储器/存储装置耦合或可包括存储器/存储装置，并且可被配置为执行存储在该存储器/存储装置中的指令，以使得各种应用程序或操作系统能够在设备600上运行。在一些实施方案中，应用电路602的处理器可处理从EPC处接收的IP数据分组。
基带电路604可包括电路诸如但不限于一个或多个单核或多核处理器。基带电路604可包括一个或多个基带处理器或控制逻辑部件，以处理从RF电路606的接收信号路径所接收的基带信号以及生成用于RF电路606的发射信号路径的基带信号。基带处理电路604可与应用电路602进行交互，以生成和处理基带信号并控制RF电路606的操作。例如，在一些实施方案中，基带电路604可包括第三代(3G)基带处理器604A、第四代(4G)基带处理器604B、第五代(5G)基带处理器604C、或其他现有代、正在开发或将来待开发的代的一个或多个其他基带处理器604D(例如，第二代(2G)、第六代(6G)等)。基带电路604(例如，基带处理器604A-D中的一个或多个)可处理使得能够经由RF电路606与一个或多个无线电网络进行通信的各种无线电控制功能。在其他实施方案中，基带处理器604A-D的一部分或全部功能可包括在存储器604G中存储的模块中，并且经由中央处理单元(CPU)604E来执行。无线电控制功能可包括但不限于信号调制/解调、编码/解码、射频移位等。在一些实施方案中，基带电路604的调制/解调电路可包括快速傅里叶变换(FFT)、预编码或星座映射/解映射功能。在一些实施方案中，基带电路604的编码/解码电路可包括卷积、咬尾卷积、turbo、维特比或低密度奇偶校验(LDPC)编码器/解码器功能。调制/解调和编码器/解码器功能的实施方案不限于这些示例，并且在其他实施方案中可包括其他合适的功能。
在一些实施方案中，基带电路604可包括一个或多个音频数字信号处理器(DSP)604F。音频DSP 604F可包括用于压缩/解压缩和回声消除的元件，并且在其他实施方案中可包括其他合适的处理元件。在一些实施方案中，基带电路的部件可适当地组合在单个芯片、单个芯片组中，或设置在同一电路板上。在一些实施方案中，基带电路604和应用电路602的一些或全部组成部件可被实现在一起，诸如在片上系统(SOC)上。
在一些实施方案中，基带电路604可提供与一种或多种无线电技术兼容的通信。例如，在一些实施方案中，基带电路604可支持与演进通用陆地无线电接入网(EUTRAN)或其他无线城域网(WMAN)、无线局域网(WLAN)、无线个人局域网(WPAN)的通信。其中基带电路604被配置为支持多于一种的无线协议的无线电通信的实施方案可被称为多模式基带电路。
RF电路606可以使用调制的电磁辐射通过非固体介质与无线网络进行通信。在各种实施方案中，RF电路606可包括开关、滤波器、放大器等，以促成与无线网络的通信。RF电路606可包括接收信号路径，该接收信号路径可包括用于下变频从FEM电路608接收的RF信号并向基带电路604提供基带信号的电路。RF电路606还可包括发射信号路径，该发射信号路径可包括用于上变频由基带电路604提供的基带信号并向FEM电路608提供用于发射的RF输出信号的电路。
在一些实施方案中，RF电路606的接收信号路径可包括混频器电路606a、放大器电路606b和滤波器电路606c。在一些实施方案中，RF电路606的发射信号路径可包括滤波器电路606c和混频器电路606a。RF电路606还可包括合成器电路606d，用于合成供接收信号路径和发射信号路径的混频器电路606a使用的频率。在一些实施方案中，接收信号路径的混频器电路606a可以被配置为基于合成器电路606d提供的合成频率来将从FEM电路608接收的RF信号下变频。放大器电路606b可被配置为放大下变频信号，并且滤波器电路606c可以是低通滤波器(LPF)或带通滤波器(BPF)，其被配置为从下变频信号中移除不想要的信号以生成输出基带信号。可将输出基带信号提供给基带电路604以进行进一步处理。在一些实施方案中，尽管这不是必需的，但是输出基带信号可以是零频率基带信号。在一些实施方案中，接收信号路径的混频器电路606a可包括无源混频器，但是实施方案的范围在这方面不受限制。
在一些实施方案中，发射信号路径的混频器电路606a可以被配置为基于由合成器电路606d提供的合成频率来上变频输入基带信号，以生成用于FEM电路608的RF输出信号。基带信号可以由基带电路604提供，并且可以由滤波器电路606c滤波。
在一些实施方案中，接收信号路径的混频器电路606a和发射信号路径的混频器电路606a可包括两个或更多个混频器，并且可以被布置为分别用于正交下变频和上变频。在一些实施方案中，接收信号路径的混频器电路606a和发射信号路径的混频器电路606a可包括两个或更多个混频器，并且可被布置为用于镜像抑制(例如，Hartley镜像抑制)。在一些实施方案中，接收信号路径的混频器电路606a和混频器电路606a可以被布置为分别用于直接下变频和直接上变频。在一些实施方案中，接收信号路径的混频器电路606a和发射信号路径的混频器电路606a可被配置用于超外差操作。
在一些实施方案中，输出基带信号和输入基带信号可以是模拟基带信号，尽管实施方案的范围在这方面不受限制。在一些另选实施方案中，输出基带信号和输入基带信号可以是数字基带信号。在这些另选的实施方案中，RF电路606可包括模数转换器(ADC)电路和数模转换器(DAC)电路，并且基带电路604可包括数字基带接口以与RF电路606进行通信。
在一些双模式实施方案中，可以提供单独的无线电IC电路来处理每个频谱的信号，但是实施方案的范围在这方面不受限制。
在一些实施方案中，合成器电路606d可以是分数-N合成器或分数N/N+1合成器，但是实施方案的范围在这方面不受限制，因为其他类型的频率合成器也可以是合适的。例如，合成器电路606d可以是Δ-∑合成器、倍频器或包括具有分频器的锁相环路的合成器。
合成器电路606d可以被配置为基于频率输入和分频器控制输入来合成输出频率，以供RF电路606的混频器电路606a使用。在一些实施方案中，合成器电路606d可以是分数N/N+1合成器。
在一些实施方案中，频率输入可由电压控制振荡器(VCO)提供，尽管这不是必须的。分频器控制输入可以由基带电路604或应用处理器602根据所需的输出频率而提供。在一些实施方案中，可基于由应用处理器602指示的信道来从查找表中确定分频器控制输入(例如，N)。
RF电路606的合成器电路606d可包括分频器、延迟锁定环路(DLL)、复用器和相位累加器。在一些实施方案中，分频器可以是双模分频器(DMD)，并且相位累加器可以是数字相位累加器(DPA)。在一些实施方案中，DMD可以被配置为将输入信号除以N或N+1(例如，基于进位)，以提供分数除法比。在一些示例实施方案中，DLL可包括级联的、可调谐的、延迟元件、鉴相器、电荷泵和D型触发器集。在这些实施方案中，延迟元件可以被配置为将VCO周期分成Nd个相等的相位分组，其中Nd是延迟线中的延迟元件的数量。这样，DLL提供了负反馈，以帮助确保通过延迟线的总延迟为一个VCO周期。
在一些实施方案中，合成器电路606d可被配置为生成载波频率作为输出频率，而在其他实施方案中，输出频率可以是载波频率的倍数(例如，载波频率的两倍，载波频率的四倍)，并且与正交发生器和分频器电路一起使用，以在载波频率上生成相对于彼此具有多个不同相位的多个信号。在一些实施方案中，输出频率可为LO频率(fLO)。在一些实施方案中，RF电路606可包括IQ/极性转换器。
FEM电路608可包括接收信号路径，该接收信号路径可包括电路，该电路被配置为对从一个或多个天线610处接收的RF信号进行操作，放大接收到的信号并且将接收到的信号的放大版本提供给RF电路606以进行进一步处理。FEM电路608还可包括发射信号路径，该发射信号路径可包括电路，该电路被配置为放大由RF电路606提供的、用于通过一个或多个天线610中的一个或多个进行发射的发射信号。在各种实施方案中，通过发射信号路径或接收信号路径的放大可仅在RF电路606中、仅在FEM 608中或者在RF电路606和FEM 608两者中完成。
在一些实施方案中，FEM电路608可包括TX/RX开关，以在发射模式与接收模式操作之间切换。FEM电路可包括接收信号路径和发射信号路径。FEM电路的接收信号路径可包括LNA以放大接收到的RF信号并且提供经放大的接收到的RF信号作为输出(例如，给RF电路606)。FEM电路608的发射信号路径可包括功率放大器(PA)，该功率放大器用于放大输入RF信号(例如，由RF电路606提供)；以及一个或多个滤波器，该一个或多个滤波器用于生成RF信号用于随后的发射(例如，通过所述一个或多个天线610中的一个或多个天线)。
在一些实施方案中，PMC 612可管理提供给基带电路604的功率。具体地，PMC 612可控制电源选择、电压缩放、电池充电或DC-DC转换。当设备600能够由电池供电时，例如，当设备包括在UE中时，通常可包括PMC 612。PMC 612可在提供期望的具体实施大小和散热特性时提高功率转换效率。
虽然图6示出了仅与基带电路604耦合的PMC 612。然而，在其他实施方案中，PMC 812可以与其他部件(诸如但不限于应用电路602、RF电路606或FEM 608)附加地或另选地耦合，并且执行类似的电源管理操作。
在一些实施方案中，PMC 612可以控制或以其他方式成为设备600的各种省电机制的一部分。例如，如果设备600处于RRC_Connected状态，其中该设备仍连接到RAN节点，因为它期望立即接收流量，则在一段时间不活动之后，该设备可进入被称为不连续接收模式(DRX)的状态。在该状态期间，设备600可在短时间间隔内断电，从而节省功率。
如果在延长的时间段内不存在数据流量活动，则设备600可转换到RRC_Idle状态，其中该设备与网络断开连接并且不执行操作诸如信道质量反馈、切换等。该设备600进入非常低的功率状态并且执行寻呼，其中该设备再次周期性地唤醒以收听网络，然后再次断电。设备600在该状态下不能接收数据，为了接收数据，它必须转换回RRC_Connected状态。
附加的省电模式可以使设备无法使用网络的时间超过寻呼间隔(从几秒到几小时不等)。在此期间，该设备完全无法连接到网络，并且可以完全断电。在此期间发送的任何数据都会造成很大的延迟，并且假定延迟是可接受的。
应用电路602的处理器和基带电路604的处理器可用于执行协议栈的一个或多个实例的元件。例如，可单独地或组合地使用基带电路604的处理器来执行层3、层2或层1功能，而应用电路604的处理器可利用从这些层接收的数据(例如，分组数据)并进一步执行层4功能(例如，传输通信协议(TCP)和用户数据报协议(UDP)层)。如本文所提到的，第3层可包括无线电资源控制(RRC)层，下文将进一步详细描述。如本文所提到的，第2层可包括介质访问控制(MAC)层、无线电链路控制(RLC)层和分组数据会聚协议(PDCP)层，下文将进一步详细描述。如本文所提到的，第1层可包括UE/RAN节点的物理(PHY)层，下文将进一步详细描述。
尽管已经相对于一个或多个实施方式示出和描述了该装置，但是在不脱离所附权利要求的精神和范围的情况下，可以对示出的示例进行改变和/或修改。特别是关于上述部件或结构(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述此类部件的术语(包括对“构件”的引用)旨在与执行所述部件(例如，功能上等效)的指定功能的任何部件或结构对应，即使在结构上不等同于执行本发明的在此示出的示例性具体实施中的功能的公开结构。
特别是关于上述部件(组件、设备、电路、系统等)执行的各种功能，除非另有说明，否则用于描述此类部件的术语(包括对“手段”的引用)旨在与执行所述部件(例如，功能上等效)的指定功能的任何部件或结构对应，即使在结构上不等同于执行本文示出的本公开示例性具体实施中的功能的公开结构。另外，虽然已经相对于多个具体实施中的仅一个公开了特定特征，但是对于任何给定的或特定的应用程序，此类特征可以与其他具体实施的一个或多个其他特征组合，这可能是期望的并且是有利的。
实施例可以包括主题诸如方法，用于执行该方法的动作或框的工具，至少一个机器可读介质，所述至少一个机器可读介质包括指令，这些指令当由机器执行时使得机器执行根据本文所述的实施方案和示例的使用多种通信技术的并发通信的方法或装置或系统的动作。
实施例1是与通信设备相关联的接收器电路，所述通信设备包括数字数据压缩电路，所述数字数据压缩电路被配置为：接收分别从与所述接收器电路相关联的多个模拟接收信号导出的多个数字接收信号。以及压缩所述多个数字接收信号以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口，其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
实施例2是一种电路，其包括如实施例1所述的主题，其中所述数字数据压缩电路被配置为基于利用在所述数字数据压缩电路处确定的数据压缩尺度压缩所述多个数字接收信号，其中所述数据压缩尺度决定所述压缩数字信号维度。
实施例3是一种电路，其包括如实施例1至2所述的主题，包括或省略元素，其中所述数字数据压缩电路包括压缩参数确定电路，所述压缩参数确定电路被配置为至少部分地基于与所述多个数字接收信号相关联的测量结果来确定所述数据压缩尺度。
实施例4是一种电路，其包括如实施例1至3所述的主题，包括或省略元素，其中所述压缩参数确定电路被进一步配置为基于监测与所述多个数字接收信号相关联的一个或多个参数或基于来自与所述多个数字接收信号相关联的基带处理器的反馈信号或基于这两者，自适应地实时改变所述数据压缩尺度。
实施例5是一种电路，其包括如实施例1至4所述的主题，包括或省略元素，其中所述数字数据压缩电路还包括压缩电路，所述压缩电路被配置为接收所述多个数字接收信号；从所述压缩参数确定电路接收所述数据压缩尺度；以及基于利用所述数据压缩尺度对所述多个数字接收信号执行所述压缩操作，以便生成所述一个或多个压缩数字数据信号。
实施例6是一种电路，其包括如实施例1至5所述的主题，包括或省略元素，其中所述数据压缩电路还包括量化电路，所述量化电路被配置为在将所述一个或多个压缩数字数据信号提供给所述I/O接口之前量化所述一个或多个压缩数字数据信号。
实施例7是一种电路，其包括如实施例1至6所述的主题，包括或省略元素，还包括模拟-数字转换器(ADC)电路，所述模拟-数字转换器电路被配置为基于对所述多个模拟接收信号进行数字化而生成所述多个数字信号。
实施例8是一种电路，其包括如实施例1至7所述的主题，包括或省略元素，还包括模拟前端电路，所述模拟前端电路被配置为从分别与所述模拟前端电路相关联的多个天线接收所述多个模拟接收信号，并且将所述多个模拟接收信号提供给所述ADC电路。
实施例9是一种电路，其包括如实施例1至8所述的主题，包括或省略元素，其中所述数字数据压缩电路在与所述接收器电路相关联的数字模式期间被选择性地激活，并且在与所述接收器电路相关联的混合模式期间被选择性地去激活。
实施例10是一种电路，其包括如实施例1至9所述的主题，包括或省略元素，还包括模拟数据压缩电路，所述模拟数据压缩电路耦合在所述模拟前端电路和所述ADC电路之间，并且在所述混合模式期间被选择性地激活，并且在所述混合模式期间被配置为接收在所述数字模式期间在所述数字数据压缩电路处确定的所述数据压缩尺度；以及基于所述数据压缩尺度压缩来自所述模拟前端电路的所述多个模拟接收信号，以便生成一个或多个压缩模拟数据信号；其中与所述一个或多个压缩模拟数据信号相关联的压缩模拟信号维度小于与所述多个模拟接收信号相关联的所述模拟信号维度，并且其中所述压缩模拟信号维度由所述数据压缩尺度决定。
实施例11是一种电路，其包括如实施例1至10所述的主题，包括或省略元素，其中所述ADC电路被进一步配置为在所述混合模式期间从所述模拟数据压缩电路接收所述一个或多个压缩模拟数据信号，并且对所述一个或多个压缩模拟数据信号进行数字化，从而生成所述一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的所述I/O接口。
实施例12是一种用于接收器电路的方法，其包括：在数字数据压缩电路处接收多个数字接收信号，所述多个数字接收信号分别从与所述接收器电路相关联的多个模拟接收信号中导出；以及在所述数字数据压缩电路处压缩所述多个数字接收信号，以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口，其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
实施例13是一种方法，其包括如实施例12所述的主题，还包括在所述数字数据压缩电路处确定数据压缩尺度，其中所述数据压缩尺度用于压缩所述多个数字接收信号，并且其中所述数据压缩尺度决定所述压缩数字信号维度。
实施例14是一种方法，其包括如实施例12至13所述的主题，包括或省略元素，还包括至少部分地基于与所述多个数字接收信号相关联的测量结果，在所述数字数据压缩电路处自适应地改变所述数据压缩尺度。
实施例15是一种方法，其包括如实施例12至14所述的主题，包括或省略元素，还包括在所述数字数据压缩电路处接收所述多个数字接收信号之前，在耦合到所述数字数据压缩电路的模拟-数字转换器(ADC)电路处对所述多个模拟接收信号进行数字化，以形成所述多个数字接收信号。
实施例16是与通信设备相关联的接收器电路，所述通信设备包括数字数据压缩电路，所述数字数据压缩电路被配置为：接收从与所述接收器电路相关联的所述多个模拟接收信号导出的多个数字接收信号；基于所述多个数字接收信号确定数据压缩尺度；以及在与所述接收器电路相关联的数字模式期间，基于数据压缩尺度压缩所述多个数字接收信号以形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口电路，其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度，并且其中所述压缩数字信号维度由所述数据压缩尺度决定。
实施例17是一种方法，其包括如实施例16所述的主题，其中所述数字数据压缩电路在与所述接收器电路相关联的所述数字模式期间被选择性地激活，并且在与所述接收器电路相关联的混合模式期间被选择性地去激活。
实施例18是一种方法，其包括如实施例16至17所述的主题，包括或省略元素，其中在与波束形成相关联的长期信道训练阶段期间激活所述数字模式，并且在与波束形成相关联的控制/数据接收阶段期间激活所述混合模式。
实施例19是一种方法，其包括如实施例16至18所述的主题，包括或省略元素，还包括模拟-数字转换器(ADC)电路，所述模拟-数字转换器电路被配置为在所述数字模式期间对所述多个模拟接收信号进行数字化以生成所述多个数字接收信号，并且将所述多个数字接收信号提供给所述数字数据压缩电路。
实施例20是一种方法，其包括如实施例16至19所述的主题，包括或省略元素，还包括模拟前端电路，所述模拟前端电路被配置为在所述数字模式期间从分别与所述接收器电路相关联的多个天线接收所述多个模拟接收信号，并且将所述多个模拟接收信号提供给所述ADC电路。
实施例21是一种方法，其包括如实施例16至20所述的主题，包括或省略元素，还包括耦合在所述模拟前端电路和所述ADC电路之间的模拟数据压缩电路，并且在所述混合模式期间所述模拟数据压缩电路被配置为接收在所述数字模式期间在所述数字数据压缩电路处确定的所述数据压缩尺度；以及基于所述数据压缩尺度压缩来自所述模拟前端电路的所述多个模拟接收信号，以便生成一个或多个压缩模拟数据信号；其中与所述一个或多个压缩模拟数据信号相关联的压缩模拟信号维度小于与所述多个模拟接收信号相关联的所述模拟信号维度，并且其中所述压缩模拟信号维度由所述数据压缩尺度决定。
实施例22是一种电路，其包括如实施例16至21所述的主题，包括或省略元素，其中所述ADC电路被进一步配置为在所述混合模式期间从所述模拟数据压缩电路接收所述一个或多个压缩模拟数据信号，并且对所述一个或多个压缩模拟数据信号进行数字化，从而生成所述一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的所述I/O接口。
实施例23是一种方法，其包括如实施例16至22所述的主题，包括或省略元素，其中所述模拟数据压缩电路被配置为根据所述数据压缩尺度，基于去激活分别用于传送所述多个模拟接收信号的多个接收链中的一个或多个接收链而压缩所述多个模拟接收信号。
实施例24是一种方法，其包括如实施例16至23所述的主题，包括或省略元素，其中所述模拟数据压缩电路被配置为基于通过利用所述数据压缩尺度对所述多个模拟接收信号施加相偏移来压缩所述多个模拟接收信号。
实施例25是一种方法，其包括如实施例16至24所述的主题，包括或省略元素，其中所述数字模式和所述混合模式被配置为以预先确定的时间间隔重复，并且其中所述数字数据压缩电路被配置为在与相应时间间隔的每一者相关联的所述数字模式期间自适应地改变所述数据压缩尺度。
结合本文所公开的方面描述的各种例示性逻辑、逻辑块、模块和电路可以利用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其他可编程逻辑设备、分立栅极或晶体管逻辑、分立硬件部件或旨在执行此处所述的功能的其任何组合来实现或执行。通用处理器可为微处理器，但是作为另选方案，处理器可为任何常规处理器、控制器、微控制器或状态机。
包括说明书摘要中所述的内容的本公开主题的例示实施方案的以上描述并不旨在是详尽的或将所公开的实施方案限制为所公开的精确形式。虽然本文出于说明性目的描述了特定的实施方案和示例，但是如相关领域的技术人员可以认识到的，在此类实施方案和示例的范围内可以考虑各种修改。
就这一点而言，虽然已结合各种实施方案和对应的附图描述了本发明所公开的主题，但是应当理解，可使用其他类似的实施方案或者可对所述的实施方案进行修改和添加，以用于执行所公开的主题的相同、类似、另选或替代功能而不偏离所述实施方案。因此，所公开的主题不应当限于本文所述的任何单个实施方案，而应当根据以下所附权利要求书的广度和范围来解释。

Claims (25)

1.一种与通信设备相关联的接收器电路，包括：
数字数据压缩电路，所述数字数据压缩电路被配置为：
接收分别从与所述接收器电路相关联的多个模拟接收信号导出的多个数字接收信号；以及
压缩所述多个数字接收信号以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口，其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
2.根据权利要求1所述的电路，其中所述数字数据压缩电路被配置为基于利用在所述数字数据压缩电路处确定的数据压缩尺度压缩所述多个数字接收信号，其中所述数据压缩尺度决定所述压缩数字信号维度。
3.根据权利要求2所述的电路，其中所述数字数据压缩电路包括压缩参数确定电路，所述压缩参数确定电路被配置为至少部分地基于与所述多个数字接收信号相关联的测量结果来确定所述数据压缩尺度。
4.根据权利要求3所述的电路，其中所述压缩参数确定电路被进一步配置为基于监测与所述多个数字接收信号相关联的一个或多个参数或基于来自与所述多个数字接收信号相关联的基带处理器的反馈信号或基于这两者，自适应地实时改变所述数据压缩尺度。
5.根据权利要求3所述的电路，其中所述数字数据压缩电路还包括压缩电路，所述压缩电路被配置为：
接收所述多个数字接收信号；
从所述压缩参数确定电路接收所述数据压缩尺度；以及
基于利用所述数据压缩尺度对所述多个数字接收信号执行所述压缩操作，以便生成所述一个或多个压缩数字数据信号。
6.根据权利要求5所述的电路，其中所述数据压缩电路还包括量化电路，所述量化电路被配置为在将所述一个或多个压缩数字数据信号提供给所述I/O接口之前量化所述一个或多个压缩数字数据信号。
7.根据权利要求2至6中任一项所述的电路，还包括模拟-数字转换器(ADC)电路，所述模拟-数字转换器电路被配置为基于对所述多个模拟接收信号进行数字化而生成所述多个数字信号。
8.根据权利要求7所述的电路，还包括模拟前端电路，所述模拟前端电路被配置为从分别与其相关联的多个天线接收所述多个模拟接收信号，并且将所述多个模拟接收信号提供给所述ADC电路。
9.根据权利要求8所述的电路，其中所述数字数据压缩电路在与所述接收器电路相关联的数字模式期间被选择性地激活，并且在与所述接收器电路相关联的混合模式期间被选择性地去激活。
10.根据权利要求9所述的电路，还包括模拟数据压缩电路，所述模拟数据压缩电路耦合在所述模拟前端电路和所述ADC电路之间，并且在所述混合模式期间被选择性地激活，并且在所述混合模式期间被配置为：
接收在所述数字模式期间在所述数字数据压缩电路处确定的所述数据压缩尺度；以及
基于所述数据压缩尺度压缩来自所述模拟前端电路的所述多个模拟接收信号，以便生成一个或多个压缩模拟数据信号；
其中与所述一个或多个压缩模拟数据信号相关联的压缩模拟信号维度小于与所述多个模拟接收信号相关联的所述模拟信号维度，并且其中所述压缩模拟信号维度由所述数据压缩尺度决定。
11.根据权利要求10所述的电路，其中所述ADC电路被进一步配置为在所述混合模式期间从所述模拟数据压缩电路接收所述一个或多个压缩模拟数据信号，并且对所述一个或多个压缩模拟数据信号进行数字化，从而生成所述一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的所述I/O接口。
12.一种用于接收器电路的方法，包括：
在数字数据压缩电路处接收多个数字接收信号，所述多个数字接收信号分别从与所述接收器电路相关联的多个模拟接收信号中导出；以及
在所述数字数据压缩电路处压缩所述多个数字接收信号，以基于所述多个数字接收信号形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口，其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度。
13.根据权利要求12所述的方法，还包括在所述数字数据压缩电路处确定数据压缩尺度，其中所述数据压缩尺度用于压缩所述多个数字接收信号，并且其中所述数据压缩尺度决定所述压缩数字信号维度。
14.根据权利要求13所述的方法，还包括至少部分地基于与所述多个数字接收信号相关联的测量结果，在所述数字数据压缩电路处自适应地改变所述数据压缩尺度。
15.根据权利要求12至14中任一项所述的方法，还包括在所述数字数据压缩电路处接收所述多个数字接收信号之前，在耦合到所述数字数据压缩电路的模拟-数字转换器(ADC)电路处对所述多个模拟接收信号进行数字化，以形成所述多个数字接收信号。
16.一种与通信设备相关联的接收器电路，包括：
数字数据压缩电路，所述数字数据压缩电路被配置为：
接收从与所述接收器电路相关联的所述多个模拟接收信号导出的多个数字接收信号；
基于所述多个数字接收信号确定数据压缩尺度；以及
在与所述接收器电路相关联的数字模式期间，基于数据压缩尺度压缩所述多个数字接收信号以形成一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的输入输出(I/O)接口电路，
其中与所述一个或多个压缩数字数据信号相关联的压缩数字信号维度小于与所述多个数字接收信号相关联的数字信号维度，以及
其中所述压缩数字信号维度由所述数据压缩尺度决定。
17.根据权利要求16所述的电路，其中所述数字数据压缩电路在与所述接收器电路相关联的所述数字模式期间被选择性地激活，并且在与所述接收器电路相关联的混合模式期间被选择性地去激活。
18.根据权利要求17所述的电路，其中在与波束形成相关联的长期信道训练阶段期间激活所述数字模式，并且在与波束形成相关联的控制/数据接收阶段期间激活所述混合模式。
19.根据权利要求17至18中任一项所述的电路，还包括模拟-数字转换器(ADC)电路，所述模拟-数字转换器电路被配置为在所述数字模式期间对所述多个模拟接收信号进行数字化以生成所述多个数字接收信号，并且将所述多个数字接收信号提供给所述数字数据压缩电路。
20.根据权利要求19所述的电路，还包括模拟前端电路，所述模拟前端电路被配置为在所述数字模式期间从分别与所述接收器电路相关联的多个天线接收所述多个模拟接收信号，并且将所述多个模拟接收信号提供给所述ADC电路。
21.根据权利要求20所述的电路，还包括模拟数据压缩电路，所述模拟数据压缩电路耦合在所述模拟前端电路和所述ADC电路之间，并且在所述混合模式期间被配置为：
接收在所述数字模式期间在所述数字数据压缩电路处确定的所述数据压缩尺度；以及
基于所述数据压缩尺度压缩来自所述模拟前端电路的所述多个模拟接收信号，以便生成一个或多个压缩模拟数据信号；
其中与所述一个或多个压缩模拟数据信号相关联的压缩模拟信号维度小于与所述多个模拟接收信号相关联的所述模拟信号维度，并且其中所述压缩模拟信号维度由所述数据压缩尺度决定。
22.根据权利要求21所述的电路，其中所述ADC电路被进一步配置为在所述混合模式期间从所述模拟数据压缩电路接收所述一个或多个压缩模拟数据信号，并且对所述一个或多个压缩模拟数据信号进行数字化，从而生成所述一个或多个压缩数字数据信号，所述一个或多个压缩数字数据信号将被提供给与其相关联的所述I/O接口。
23.根据权利要求21至22中任一项所述的电路，其中所述模拟数据压缩电路被配置为根据所述数据压缩尺度，基于去激活分别用于传送所述多个模拟接收信号的多个接收链中的一个或多个接收链而压缩所述多个模拟接收信号。
24.根据权利要求21至22中任一项所述的电路，其中所述模拟数据压缩电路被配置为基于通过利用所述数据压缩尺度对所述多个模拟接收信号施加相偏移来压缩所述多个模拟接收信号。
25.根据权利要求17所述的电路，其中所述数字模式和所述混合模式被配置为以预先确定的时间间隔重复，并且其中所述数字数据压缩电路被配置为在与相应时间间隔的每一者相关联的所述数字模式期间自适应地改变所述数据压缩尺度。
CN201880085214.XA 2018-01-02 2018-01-02 具有空间压缩接口的低功耗mmWAVE接收器架构 Active CN111837343B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2018/012066 WO2019135733A1 (en) 2018-01-02 2018-01-02 LOW POWER mmWAVE RECEIVER ARCHITECTURE WITH SPATIAL COMPRESSION INTERFACE

Publications (2)

Publication Number Publication Date
CN111837343A true CN111837343A (zh) 2020-10-27
CN111837343B CN111837343B (zh) 2022-01-07

Family

ID=61094585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880085214.XA Active CN111837343B (zh) 2018-01-02 2018-01-02 具有空间压缩接口的低功耗mmWAVE接收器架构

Country Status (4)

Country Link
US (2) US11444645B2 (zh)
EP (1) EP3718221A1 (zh)
CN (1) CN111837343B (zh)
WO (1) WO2019135733A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677590B2 (en) * 2020-09-15 2023-06-13 Electronics And Telecommunications Research Institute Method and apparatus for distributed communication based on reception signal quantization in wireless communication system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150063495A1 (en) * 2013-08-27 2015-03-05 Blackberry Limited Soft detection of m-ary dpsk signals
US20150222687A1 (en) * 2001-04-30 2015-08-06 Facebook, Inc. Duplicating digital streams for digital conferencing using switching technologies
CN105027511A (zh) * 2013-03-04 2015-11-04 三星电子株式会社 在无线通信中用于并行化分组处理的方法和系统
CN106101739A (zh) * 2016-06-29 2016-11-09 江苏三棱智慧物联发展股份有限公司 一种基于数模混合的大数据辅助视频传输方法
CN106899523A (zh) * 2015-12-16 2017-06-27 财团法人工业技术研究院 用于多输入多输出通信系统的接收器装置及其控制方法
CN107018099A (zh) * 2017-03-07 2017-08-04 上海交通大学 一种针对毫米波多用户mimo系统的时变信道估计方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155434B (zh) * 2010-06-18 2016-08-24 康普技术有限责任公司 在分布天线系统的端点间传输数字数据的方法和端点元件
US8976761B2 (en) 2012-10-05 2015-03-10 Cisco Technology, Inc. High density deployment using transmit or transmit-receive interference suppression with selective channel dimension reduction/attenuation and other parameters
JP6311218B2 (ja) 2013-03-29 2018-04-18 日本電気株式会社 センサ装置、ターゲット応答推定方法、及びセンサ装置用ターゲット応答推定プログラム
KR102092023B1 (ko) * 2013-07-26 2020-03-23 삼성전자 주식회사 라디오 기능을 구비한 전자 장치 및 그 운영 방법
US9626981B2 (en) * 2014-06-25 2017-04-18 Cirrus Logic, Inc. Systems and methods for compressing a digital signal
US9445282B2 (en) * 2014-11-17 2016-09-13 Mediatek Inc. Transceiver architecture for multiple antenna systems
US20160337255A1 (en) * 2015-05-15 2016-11-17 Qualcomm Incorporated Techniques for flow control for data compression algorithms
CN107534489B (zh) * 2015-05-19 2019-12-27 日本电信电话株式会社 光通信系统以及光通信方法
JP6705304B2 (ja) * 2016-06-27 2020-06-03 船井電機株式会社 送信装置、受信装置、放送信号処理方法、及び放送受信機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150222687A1 (en) * 2001-04-30 2015-08-06 Facebook, Inc. Duplicating digital streams for digital conferencing using switching technologies
CN105027511A (zh) * 2013-03-04 2015-11-04 三星电子株式会社 在无线通信中用于并行化分组处理的方法和系统
US20150063495A1 (en) * 2013-08-27 2015-03-05 Blackberry Limited Soft detection of m-ary dpsk signals
CN106899523A (zh) * 2015-12-16 2017-06-27 财团法人工业技术研究院 用于多输入多输出通信系统的接收器装置及其控制方法
CN106101739A (zh) * 2016-06-29 2016-11-09 江苏三棱智慧物联发展股份有限公司 一种基于数模混合的大数据辅助视频传输方法
CN107018099A (zh) * 2017-03-07 2017-08-04 上海交通大学 一种针对毫米波多用户mimo系统的时变信道估计方法

Also Published As

Publication number Publication date
US20210075456A1 (en) 2021-03-11
CN111837343B (zh) 2022-01-07
EP3718221A1 (en) 2020-10-07
US11444645B2 (en) 2022-09-13
WO2019135733A1 (en) 2019-07-11
US20220407549A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
US11601174B2 (en) QCL (quasi co-location) indication for beamforming management
US11804990B2 (en) Control signaling for sounding reference signal (SRS)
US10396864B2 (en) Reference signals, measurements, and demodulation architectures and methods
WO2017084235A1 (en) Beamformed csi‐rs based measurement framework
WO2017142573A1 (en) CONTROL SIGNALING FOR FIFTH GENERATION CHANNEL STATE INFORMATION REFERENCE SIGNALS (xCSI-RS)
WO2017142574A1 (en) FIFTH GENERATION (5G) UPLINK CONTROL INFORMATION (xUCI) REPORT
US20160329949A1 (en) Apparatus and methods for scalable receivers
CN110999140B (zh) 用于在采用时分双工方案的无线通信系统中采样信号的装置和方法
WO2017133173A1 (en) System and method for control channel beam assumption
US20220407549A1 (en) LOW POWER mmWAVE RECEIVER ARCHITECTURE WITH SPATIAL COMPRESSION INTERFACE
US9602127B1 (en) Devices and methods for pyramid stream encoding
CN112073344A (zh) 相位差检测器及进行无线通信的装置
US9654870B2 (en) Method, device, and system for processing data during idle listening
CN107852293B (zh) 用于fd-mimo系统的灵活csi-rs配置
EP4092912A1 (en) Digital pre-processing chip for mmwave transceiver architectures
US11757412B2 (en) Control of envelope tracker PMIC
WO2018111254A1 (en) Method for los-nlos state identification in mmwave sector sweep
WO2017218282A1 (en) System and method for physical uplink request channel design
EP3665848A1 (en) Control signaling for sounding reference signal (srb)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant