CN111831591A - 用于对存储模块进行访问控制的装置及方法 - Google Patents

用于对存储模块进行访问控制的装置及方法 Download PDF

Info

Publication number
CN111831591A
CN111831591A CN201910320442.7A CN201910320442A CN111831591A CN 111831591 A CN111831591 A CN 111831591A CN 201910320442 A CN201910320442 A CN 201910320442A CN 111831591 A CN111831591 A CN 111831591A
Authority
CN
China
Prior art keywords
information
command
access
data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910320442.7A
Other languages
English (en)
Other versions
CN111831591B (zh
Inventor
李毅
山岗
杨崇和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN201910320442.7A priority Critical patent/CN111831591B/zh
Priority to US16/847,623 priority patent/US11487469B2/en
Publication of CN111831591A publication Critical patent/CN111831591A/zh
Application granted granted Critical
Publication of CN111831591B publication Critical patent/CN111831591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0622—Securing storage systems in relation to access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)

Abstract

本申请公开了一种用于对存储模块进行访问控制的装置及方法。该装置具有可配置的信息存储器，包括：访问控制输入端口，该装置经由访问控制输入端口从主控制器接收数据访问命令；控制单元，被配置为识别包括指向存储模块的预定存储区域的访问地址的数据访问命令，并且至少基于指向预定存储区域的访问地址来生成信息处理命令，从而控制单元能够基于信息处理命令来配置信息存储器，或者向存储模块提供信息处理命令；以及访问控制输出端口，该装置经由访问控制输出端口向存储模块提供信息处理命令，从而存储模块根据信息处理命令向主控制器输出对应的数据信息。

Description

用于对存储模块进行访问控制的装置及方法
技术领域
本申请涉及存储器技术领域，更具体地，涉及一种用于对存储模块进行访问控制的装置以及方法。
背景技术
寄存时钟驱动器(Registering Clock Driver)普遍应用于双倍速率(DDR)同步动态随机存取存储器等存储模块中，用于根据主控制器(例如中央处理器)提供的数据访问命令来控制对存储模块的访问。寄存时钟驱动器中通常会存储有针对存储器的访问控制规则，主控制器可以利用其与寄存时钟驱动器之间的双向串行总线(例如SMBus等I2C总线)来对访问控制规则等配置信息进行配置。
然而，上述串行总线的交互速度较慢，并且在主控制器完成对寄存时钟驱动器及存储模块的配置后该串行总线可能会被禁止或者限制使用，这限制了对寄存时钟驱动器的访问和配置。特别地，在一些情况下，可能需要在系统运行时对寄存时钟驱动器进行动态配置，或者需要获取寄存时钟驱动器中的某些工作记录。
因此，有必要提供一种改进的访问控制方式。
发明内容
本申请的一个目的在于提供一种用于对存储模块进行访问控制的装置和方法，以便于动态地对存储模块的访问控制装置中用于存储数据信息的信息存储器进行配置和访问。
在本申请的一个方面，提供了一种用于对存储模块进行访问控制的装置，所述存储模块通过数据总线耦接到主控制器以与所述主控制器交互数据，并且所述装置具有可配置的信息存储器，其中所述装置包括：访问控制输入端口，所述装置经由所述访问控制输入端口从所述主控制器接收数据访问命令；控制单元，所述控制单元被配置为识别包括指向所述存储模块的预定存储区域的访问地址的数据访问命令，并且至少基于指向所述预定存储区域的访问地址来生成信息处理命令，从而所述控制单元能够基于所述信息处理命令来配置所述信息存储器，或者向所述存储模块提供所述信息处理命令；以及访问控制输出端口，所述装置经由所述访问控制输出端口向所述存储模块提供所述信息处理命令，从而所述存储模块根据所述信息处理命令向所述主控制器输出对应的数据信息。
在一些实施例中，所述访问控制输入端口包括耦接到所述主控制器的命令/地址信号输入端口。
在一些实施例中，所述访问控制输出端口包括耦接到所述存储模块的命令/地址信号输出端口。
在一些实施例中，所述数据访问命令是指向所述预定存储区域的写入命令或读取命令，所述控制单元被配置为将所述写入命令或读取命令中包括的访问地址转换为对应的信息写入命令，并且基于所述信息写入命令来配置所述信息存储器。
在一些实施例中，所述数据访问命令是指向所述预定存储区域的读取命令，所述控制单元被配置为基于所述读取命令中包括的访问地址和所述信息存储器中存储的数据信息生成对应的信息读取命令，其中所生成的信息读取命令中的至少一部分包括指向所述预定存储区域的访问地址，从而在所述至少一部分信息读取命令被提供给所述存储模块后所述存储模块能够根据其访问地址将对应的数据信息经由所述数据总线输出给所述主控制器。
在一些实施例中，所述数据信息被以预设数据模式存储在所述预定存储区域中。
在一些实施例中，所述数据信息被加密地存储。
在一些实施例中，所述信息存储器被配置为存储访问控制规则的配置信息，其中所述访问控制规则用于监控对所述存储模块的访问。
在一些实施例中，所述装置被集成在寄存时钟驱动器中。
在一些实施例中，所述存储模块通过数据总线与数据缓冲器耦接到所述主控制器。
在本申请的另一方面，还提供了一种存储器系统，包括根据上述方面所述的装置以及存储模块。
在本申请的又一方面，还提供了一种用于对存储模块进行访问控制的方法，所述存储模块通过数据总线耦接到主控制器以与所述主控制器交互数据，并且所述装置具有可配置的信息存储器，其中所述方法包括：A)从所述主控制器接收数据访问命令；B)识别包括指向所述存储模块的预定存储区域的访问地址的数据访问命令，并且至少基于指向所述预定存储区域的访问地址来生成信息处理命令；以及C)基于所述信息处理命令配置所述信息存储器，或者向所述存储模块提供所述信息处理命令以使得所述存储模块根据所述信息处理命令输出对应的数据信息。
以上为本申请的概述，可能有简化、概括和省略细节的情况，因此本领域的技术人员应该认识到，该部分仅是示例说明性的，而不旨在以任何方式限定本申请范围。本概述部分既非旨在确定所要求保护主题的关键特征或必要特征，也非旨在用作为确定所要求保护主题的范围的辅助手段。
附图说明
通过下面说明书和所附的权利要求书并与附图结合，将会更加充分地清楚理解本申请内容的上述和其他特征。可以理解，这些附图仅描绘了本申请内容的若干实施方式，因此不应认为是对本申请内容范围的限定。通过采用附图，本申请内容将会得到更加明确和详细地说明。
图1是根据本申请一个实施例的存储器系统100；
图2示出了根据本申请一个实施例的访问地址与信息处理命令的转换表；
图3示出了利用图2所示的信息处理命令来配置信息存储器的一个示例；
图4示出了根据本申请一个实施例的访问地址与信息处理命令的转换表；
图5示出了利用图4所示的信息处理命令来读取信息存储器的一个示例；
图6示出了根据本申请一个实施例的访问地址与信息处理命令的转换表；
图7示出了利用图6所示的信息处理命令来读取信息存储器的一个示例；
图8示出了根据本申请一个实施例的访问地址与信息处理命令的转换表。
具体实施方式
在下面的详细描述中，参考了构成其一部分的附图。在附图中，类似的符号通常表示类似的组成部分，除非上下文另有说明。详细描述、附图和权利要求书中描述的说明性实施方式并非旨在限定。在不偏离本申请的主题的精神或范围的情况下，可以采用其他实施方式，并且可以做出其他变化。可以理解，可以对本申请中一般性描述的、在附图中图解说明的本申请内容的各个方面进行多种不同构成的配置、替换、组合，设计，而所有这些都明确地构成本申请内容的一部分。
图1示出了根据本申请一个实施例的存储器系统100。
如图1所示，该存储器系统100包括存储模块(DRAM)102，其在本实施例中被构造为存储模组，用于存储数据。在一些实施例中，存储模块102可以是符合JEDEC双倍速率同步动态随机存取存储器(SDRAM)标准的存储模块，例如包括JEDEC DDR1、DDR2、DDR3、DDR4、DDR5以及其他双倍速率存储器标准。此外，存储模块102也可以是符合其他标准或协议的内部存储器，例如SDRAM或RAMBUS内部存储器，也可以是符合未来存储器标准或协议的存储器。在一些实施例中，存储模块102可以包括易失性存储器(例如动态随机存储器)、非易失性存储器(快闪存储器，例如NAND或NOR快闪存储器)或者这两者的组合。在另一些实施例中，存储模块102还可以是采用不同的生产工艺制造的新型存储器，包括但不限于：磁阻式存储器、相变存储器、电阻式存储器、半浮栅存储器，或者任意类型的其他存储器。可以理解，存储模块102可以由一种类型的存储器组成，或者也可以包括前述或其他类型存储器的多种或全部，或者更多的其他类型存储器。
此外需要说明的是，在此所述的存储模块102可以是一颗存储器颗粒，也可以包括两颗或更多颗存储器颗粒。进一步地，存储模块102所包含的存储阵列或存储器颗粒的结构可以采用各种适合的互连结构。例如，多个存储器颗粒可以并联地构成一个存储模块；替代地，多个存储器颗粒也可以采用多级互连结构(例如两级)。例如，一个或多个存储器颗粒作为第一级存储，而另外的一个或多个存储器颗粒可以作为第二级存储，提供不同层级的存储。而较下层级的第二存储级可以通过第一级存储与存储模块整体的外部交互数据。
如图1所示，存储器系统100还包括用于对存储模块102进行访问控制的访问控制装置104。具体地，访问控制装置104耦接在主控制器106与存储模块102之间，其可以从主控制器106接收包括访问地址和访问类型的数据访问命令。例如，数据访问命令可以是对存储模块102中的一个或多个数据存储地址(即访问地址)进行访问(例如读取或写入)的命令。
访问控制装置104具有可配置的信息存储器108，其例如包括一个或多个寄存器或者其他类型的易失性或非易失性存储器。在一些实施例中，信息存储器可以集成在访问控制装置104中，或者也可以作为分离的部件耦接到访问控制装置104的其他部件。信息存储器可以用于存储访问控制规则的配置信息等数据信息，这样装置104对存储模块102的访问控制可以根据配置或修改访问控制规则来实现。例如，访问控制规则是用于监控对存储模块102的访问的规则，其可以包括允许或禁止对存储模块102中特定存储空间的访问的规则，或者可以包括允许或禁止来自主控制器106的特定应用程序或用户对存储模块102的访问的规则。在一些实施例中，信息存储器108也可以存储其他数据信息，例如在数据访问过程中的工作记录或错误记录，或者访问控制装置104运行过程中产生其他数据信息。
访问控制装置104还具有控制单元114，其是具有数据处理和/或运算能力的控制模块。在一些实施例中，具有数据处理和/或运算能力的模块可以由软件、硬件、固件或其组合来实现。
相应地，访问控制装置104可以具有访问控制输入端口(DCA)，其通过访问控制输入总线耦接到主控制器106以接收数据访问命令。访问控制装置104还具有访问控制输出端口(QCA)，其通过访问控制输出总线耦接到存储模块102，从而对存储模块102中被访问的存储单元进行寻址。对于例如符合DDR3或DDR4标准的存储器系统，访问控制装置104可以被集成在寄存时钟驱动器中。相应地，访问控制输入端口可以包括耦接到主控制器106的命令/地址信号输入端口，而访问控制输出端口可以包括耦接到主控制器106的命令/地址信号输出端口。换言之，访问控制输入端口和访问控制输出端口可以借用现有标准中的端口来实现，而无需增加额外的端口和总线，这提高了访问控制装置与现有存储器系统的兼容性。
在图1所示的实施例中，存储器系统100还具有数据缓冲器(DB)110，其耦接在存储模块102和主控制器106之间，用于在访问控制装置104的控制下在存储模块102和主控制器106之间交互数据。换言之，存储模块102和主控制器106通过数据缓冲器110与数据总线间接地耦接在一起。访问控制装置104可以通过数据缓冲器控制总线(BCOM总线)耦接到数据缓冲器110，以协调和控制数据缓冲器110对数据的缓冲。在一些替代的实施例中，存储器系统也可以不具有数据缓冲器，存储模块与主控制器通过数据总线耦接在一起并进行数据交互。符合DDR4标准的存储器系统包括例如澜起科技提供的M88DDR4DB02(数据缓冲器芯片)和M88DDR4RCD02(寄存时钟驱动器芯片)，关于这些芯片的技术信息，可以参考其产品技术手册，这些产品技术手册的全部内容通过引用方式并入本申请。
仍参见图1所示，访问控制装置104和数据缓冲器110均耦接到存储器接口112，从而经由存储器接口110与主控制器106进行信号和数据交互。
本申请的发明人发现，访问控制输入总线与数据总线是高速总线(相比于SMBus总线)，并且在主控制器106访问存储模块102的过程中，访问控制输入总线与数据总线通常始终保持可用，因为主控制器106需要经由其向访问控制装置104提供数据访问命令并写入/读出数据信息。因此，可以借用访问控制输入总线来提供特定的数据访问命令给访问控制装置104，从而访问控制装置104可以响应于该特定的数据访问命令来对信息存储器108进行处理。
发明人进一步发现，访问控制输入总线是从主控制器106至访问控制装置104的单向总线，而数据总线是主控制器106与存储模块102之间的双向总线。因此，可以借用访问控制输入总线向装置104提供用于配置信息存储器的信息处理命令，也即向其写入配置信息，或者写入其他数据信息；进一步地，可以借用访问控制输入总线来向访问控制装置104提供读取信息存储器的信息处理命令，并且借用数据总线从存储模块102向主控制器106输出对应的数据信息，其中该数据信息是访问控制装置104控制存储模块102根据信息处理命令输出的，也即读出数据信息。由于借用了访问控制输入总线来提供用于生成信息处理命令的特定的数据访问命令，因此这种特定的数据访问命令可以具有与普通的数据访问命令相同或相似的格式，但是访问控制装置104可以根据访问地址来识别这种特定多个数据访问命令，并生成对应的信息处理命令，这使得将其被和普通的数据访问命令区别开来。上述信息处理命令的识别、生成和执行可以通过控制单元114实现，具体参见下文中的描述。
参考图1所示的示例，对本申请的访问控制装置104进行进一步说明。
主控制器106向访问控制装置104提供的数据访问命令通常包括访问地址和访问类型，不同的访问地址对应于存储模块102中不同的存储区域。为了将用于信息存储器的特定数据访问命令与普通的数据访问命令区别开来，可以在存储模块102中设置一预定存储区域，特定的数据访问命令包括指向该预定存储区域的访问地址。当访问控制装置104接收到指向该预定存储区域的数据访问命令后，控制单元114可以根据对应的访问地址识别此次访问是用于信息存储器的特定数据访问命令，而非普通的数据访问命令。相应地，当访问控制装置104接收到指向除该预定存储区域之外的其他存储区域的数据访问命令后，其可以识别此次访问是普通的数据访问，因而可以按照现有的数据访问操作来进行响应。
进一步地，用于识别特定数据访问命令的该预定存储区域通常可以包括多个存储地址，因此可以对这些存储地址进行编码，以使得不同的存储(访问)地址对应于不同的特定数据访问命令。相应地，控制单元114可以对特定数据访问命令中包括的访问地址进行解码，并且将其转换为用于信息存储器的信息处理命令。信息处理命令可以根据需要来进行定义。在一些实施例中，信息处理命令可以包括信息写入命令，其用于向信息存储器写入配置信息等数据信息；信息处理命令可以包括信息读取命令，其用于从信息存储器读出数据信息。
为了转换和生成信息处理命令，控制单元114具有或可以访问例如访问地址与信息处理命令的转换表。这样，控制单元114可以对特定数据访问命令进行解码，至少基于数据访问命令中包括的访问地址来生成信息处理命令。可以理解，为了读出信息存储器中存储的数据信息，控制单元114还可以基于访问地址和信息存储器中存储的数据信息来生成信息读取命令，这将在下文中详述。
图2示出了根据本申请一个实施例的访问地址与信息处理命令的转换表。基于该转换表可以生成用于对信息存储器进行配置的信息写入命令。当装置接收到的数据访问命令是指向预定存储区域的写入命令时，控制单元可以根据该转换表生成对应的信息写入命令。
如图2所示，存储模块的存储体3的第522行被设置为用于识别数据访问命令的预定存储区域。当访问控制装置接收到指向该预定存储区域的写入命令时，其根据该写入命令包括的访问地址识别出该写入命令是为了对信息存储器进行配置的特定数据访问命令。可以理解，当访问命令装置接收到的数据访问命令并非指向存储体3的第522行时，而是存储模块102的预定存储区域之外的其他地址时，装置可以按照普通数据访问操作响应该数据访问命令。
进一步地，根据数据访问命令中访问地址指向不同的列，例如图2中示出的第0列至第579列，控制单元可以将该访问地址转换为对应于不同功能和配置操作的信息处理命令。例如，指向第522行第0列的数据访问命令可以被转换为开始对信息存储器中的配置规则0进行配置的命令，指向第522行第1列的数据访问命令可以被转换为开始对信息存储器中的配置规则1进行配置的命令，以此类推。再例如，指向第522行第100列的数据访问命令可以被转换为对信息存储器的配置结束的命令，而指向第522行第101列的数据访问命令可以被转换为配置确认可用的命令。此外，指向第522行第200列至第579列的数据访问命令可以分别被转换为对待写入的配置信息的不同数值设置为0或1的命令。可以理解，除了图2所示的信息处理命令外，还可以具有对应于其他操作的信息处理命令，例如用于跟踪设定、数据保护设定等的命令。本领域技术人员可以根据实际需要来增加、减少或修改这些信息处理命令，并且定义与这些信息处理命令对应的访问地址。
上述示例中，写入命令被转换为用于配置信息存储器的信息处理命令。在一些其他的实施例中，读取命令也可以被转换为用于配置信息存储器的信息处理命令，因为读取命令同样可以包括所需的访问地址。
图3示出了利用图2所示的信息处理命令来配置信息存储器的一个示例。
如图3所示，在步骤302，访问控制装置接收到指向存储体3的第522行第1列的写入命令，其识别出该写入命令指向存储模块的预定存储区域，并且根据图2所示的信息处理命令转换表将该写入命令转换为用于开始对配置规则1进行配置的信息处理命令。
接着，在步骤304，访问控制装置陆续接收到指向存储体3的第522行第200/202、204/205直至第578/579列的写入命令，其根据信息处理命令转换表将这些写入命令转换为向配置规则1中写入具体数值的配置信息的信息处理命令。
之后，在步骤306，访问控制装置接收到指向存储体3的第522行第100列的写入命令，该写入命令对应于配置结束的信息处理命令。
最后，在步骤308，访问控制装置接收到指向存储体3的第522行第101列的写入命令，该写入命令对应于确认将在步骤304中提供的配置信息写入信息存储器中的信息处理命令。在访问控制装置执行该信息处理命令后，配置信息被写入到对应的信息存储器中，从而完成了信息存储器的配置。
可以理解，信息处理命令可以根据具体的配置操作过程来进行定义。在一些替换实施例中，访问控制规则的配置或者其他配置信息的写入也可以不需要步骤308，替代地，访问控制装置可以在步骤304执行这些信息处理命令，从而将配置信息写入对应的信息存储器中。
需要说明的是，在配置过程中，由于访问控制装置仅需要根据经由访问控制输入端口接收的数据访问命令进行操作，而无需考虑经由数据总线进行的数据写入或读取，因此写入或读取的数据也不会影响配置信息的存储。相应地，与用于配置信息存储器的信息处理命令对应的存储模块的存储空间可以被设置为不用于存储数据。
图4示出了根据本申请一个实施例的访问地址与信息处理命令的转换表。基于该转换表可以生成用于对信息存储器进行读取的信息读取命令。当访问控制装置接收到的数据访问命令是指向预定存储区域的读取命令时，控制单元可以根据该转换表生成对应的信息读取命令。
如图4所示，存储体3的第520行被设置为用于识别数据访问命令的预定存储区域。当访问控制装置接收到指向该预定存储区域的读取命令时，其识别出该命令为用于读取数据信息的数据访问命令。可以理解，当访问控制装置接收到的数据访问命令并非指向存储体3的第520行时，而是存储模块的预定存储区域外的其他地址时，访问控制装置可以按照普通数据访问操作响应该数据访问命令。另外，由于图2所示的信息写入命令占用了存储体3第522行的地址，因此图4所示的信息读取命令不会采用与图2所示的地址相同的地址。
根据数据访问命令中访问地址指向不同的列，例如图4中示出的第0列至第579列，控制单元114可以将该访问地址转换为对应于用于数据信息读出操作的信息处理命令。例如，指向第520行第0列的数据访问命令可以被转换为读取状态寄存器0(某个信息存储器)内的数据信息的命令，指向第520行第1列的数据访问命令可以被转换为读取状态寄存器1(某个信息存储器)内的数据信息的命令，以此类推。再例如，指向第520行第101列的数据访问命令可以被转换为开始读取数据信息的命令，而指向第520行第102列的数据访问命令可以被转换为结束读取数据信息的命令。
在一些实施例中，在根据图4所示的信息读取命令确定哪个状态寄存器需要读出数据信息后，控制单元可以根据该状态寄存器中实际存储的数据信息生成一部分信息处理命令，这些信息处理命令指向存储模块中不同的地址。控制单元进而可以向存储模块提供这些信息处理命令，以使得存储模块输出这些地址中存储的数据来间接地输出状态寄存器中实际存储的数据信息。换言之，控制单元可以不依赖于是否接收数据访问命令而额外地基于存储的数据信息生成一个或多个信息处理命令，所生成的信息处理命令可以被直接提供给存储模块。可选地，控制单元可以不向存储模块提供访问控制装置接收到原数据访问命令。
在另一些替代的实施例中，主控制器可以向访问控制装置发送一定数量的特定的数据访问命令，在识别该数据访问命令后，控制单元可以相应地(每个数据访问命令对应于一个信息处理命令)生成相同数量的信息处理命令，并且每个信息处理命令被提供给存储模块以使其输出一个数据信息。
在另一些替代的实施例中，主控制器可以向访问控制装置发送一定数量的特定的数据访问命令，在识别该数据访问命令后，控制单元可以相应地(每个数据访问命令对应于一个信息处理命令)生成相同数量的信息处理命令，并且将接收到的数据访问命令和生成的信息处理命令依次提供给存储模块。这样，存储模块可以响应于原有的数据访问命令和生成的信息处理命令向主控制器输出数据。可以理解，主控制器可以识别(例如基于时序)分别与数据访问命令和信息处理命令对应的数据，并且仅抽取根据信息处理命令输出的数据。
仍参考图4所示，指向第520行第200列至第579列的数据访问命令对应于读取或输出对应状态寄存器中实际存储的数据信息的命令。在实际操作中，控制单元可以根据状态寄存器中存储的数据信息生成同一状态寄存器对应的多个信息处理命令中的一个(例如状态寄存器0中的内容A、B、C、D对应的第200、202、204、205列中的一个)，这些信息处理命令分别指向存储模块的预定存储区域中的某个特定存储地址。换言之，数据信息被以预设数据模式存储在存储模块的预定存储区域中，其中预定数据模式例如是具有特定值的4位、8位、16位、32位数据或其他位数据。存储模块可以输出预定数据模式来向主控制器提供对应的数据信息。这种以预定数据模式来提供数据信息的方式可以减少所需的信息读取命令，有利于提高读取效率。
在一些实施例中，数据信息可以被以明文形式不加密地存储。在另一些实施例中，数据信息可以被加密地存储。例如，信息存储器中存储的数据信息可以是加密后的数据，或者存储在存储模块中用于读出数据信息的数据模式也可以是加密后的数据。对应地，访问控制装置和/或主控制器中可以具有用于加密/解密的模块。在数据信息读取和写入过程中，其均可以被加密处理，这提高了数据信息处理的安全性。特别地，加密过程可以动态地配置，例如访问控制装置可以识别合法用户和非法用户，并且仅在用户通过验证(合法用户)后允许用户对数据信息进行配置或读取。
图5示出了利用图4所示的信息处理命令来读取信息存储器的一个示例。
如图5所示，在步骤502，访问控制装置接收到指向存储体3的第520行第0列的读取命令，其识别出该读取命令指向存储模块的预定存储区域，并且根据图4所示的信息处理命令转换表将该读取命令转换为用于开始读取状态寄存器0中数据信息的信息读取命令。
接着，在步骤504，访问控制装置接收到指向存储体3的第520行第101列的读取命令，其根据信息处理命令转换表将该读取命令转换为开始读取的信息读取命令。这时，数据信息的读取开始。
之后，在步骤506，访问控制装置基于状态寄存器0中的数据信息选择生成信息读取命令，其指向存储体3的第520行第200/202/204/205列中一个地址，例如指向存储体3的第520行第200列。生成的信息读取命令可以指示状态寄存器0中实际存储的数据信息A。进一步地，访问控制装置将该信息读取命令提供给存储模块，并且由该存储模块将数据信息A输出给主控制器。
最后，在步骤508，访问控制装置接收到指向存储体3的第520行第102列的读取命令，其根据信息处理命令转换表将该读取命令转换为结束读取的信息读取命令。这时，数据信息的读取结束。
在一些情况下，状态寄存器中的数据信息可能较大，无法通过列举方式列出所有可能的数据信息，或者以列举方式列出数据信息需要占用较多的存储空间。在一些实施例中，可以用连续读取的方式将信息存储器中实际存储的数据信息按位逐个读取出来。
图6示出了根据本申请一个实施例的访问地址与信息处理命令的另一转换表。基于该转换表可以生成用于对信息存储器进行读取的信息读取命令。
如图6所示，不同于图4所述的转换表列举诸多用于输出数据信息的信息读取命令，该转换表仅包括两个用于输出数据信息具体数值的信息读取命令，也即指向存储体3第520行第200列用于输出0的信息读取命令，以及指向存储体3第520行第202列用于输出1的信息读取命令。
假设每个状态寄存器是32位的寄存器，那么在输出状态寄存器中存储的数据信息时，可以根据状态寄存器中存储的数据信息生成连续的32个信息读取命令，从而利用这32个信息读取命令共同(时间上依次传送给存储模块)指示存储模块将对应的数据信息输出给主控制器。
为了实现连续读取，图6所示的状态表还提供了三个信息读取命令来控制数据信息的输出，也即分别指向存储体3第520行第101列、第102列和第103列的开始读取、连续读取和读取结束的信息处理命令。
图7示出了利用图6所示的信息处理命令来读取信息存储器的一个示例。
如图7所示，在步骤702，访问控制装置接收到指向存储体3的第520行第0列的读取命令，其识别出该读取命令指向存储模块的预定存储区域，并且根据图6所示的信息处理命令转换表将该读取命令转换为用于开始读取状态0中数据信息的信息处理命令。
接着，在步骤704，访问控制装置接收到指向存储体3的第520行第101列的读取命令，其根据信息处理命令转换表将该读取命令转换为开始读取的信息读取命令。这时，数据信息的读取开始。
之后，在步骤706，访问控制装置生成连续32个指向存储体3的第520行第102列的信息读取命令，其中每个信息读取命令是根据状态寄存器0中实际存储的数据信息生成的，其依序地指向存储体3第520行第200列或第202列。进一步地，访问控制装置将这些信息读取命令依序提供给存储模块，从而由其依序将对应的数据信息提供给主控制器。正如前述，为了生成这32个信息读取命令，主控制器可以向访问控制装置发送32个对应的数据访问命令，并且由控制单元基于这32个数据访问命令和状态寄存器中存储的数据信息生成32个信息读取命令；替代地，控制单元也可以仅根据状态寄存器中存储的数据信息生成32个信息读取命令，并且将这32个信息读取命令直接提供给存储模块。
最后，在步骤708，访问控制装置接收到指向存储体3的第520行第103列的读取命令，其根据信息处理命令转换表将该读取命令转换为结束读取的信息读取命令。这时，数据信息的读取结束。
图8示出了根据本申请一个实施例的访问地址与信息处理命令的又一转换表。基于该转换表可以生成用于对信息存储器进行读取的信息读取命令。
不同于图6所示的转换表重复使用两个用于输出数据信息具体数值的信息读取命令，图8所示的转换表将每个信息存储器中数据信息的每一位数据分别对应于不同的信息读取命令。
假设每个状态寄存器是32位的寄存器，如图8所示，寄存器的每一位对应于两个信息读取命令，例如第0位(bit0)数据为0和1分别对应于指向存储体3第520行第200列和第202列的信息读取命令，再例如第1位(bit1)数据为0和1分别对应于指向存储体3第520行第204列和第206列的信息读取命令，以此类推，直至第31位(bit31)数据为0和1分别对应于指向存储体3第520行第578列和第579列的信息读取命令。
那么在输出状态寄存器中存储的数据信息时，控制单元可以根据状态寄存器中存储的数据信息按位生成32个信息读取命令，从而利用这32个信息读取命令共同(时间上依次传送给存储模块)指示存储模块将对应的数据信息输出给主控制器。相比于图6和7所示的信息读取命令及读取过程，图8将数据信息的数据按位对应到分别的信息读取命令，这种命令设置方式可以确保数据信息数据的读取没有问题，用户也可以通过反复读取某一地址的数据来确认数据传输的准确性。此外，图8的命令设置方式特别适用于信息存储器中的部分位被利用来存储数据信息的情况，在读取数据信息时可以仅读取被利用的部分位。
可以看出，本申请实施例中利用数据访问命令的传输和处理机制来传输、读取和配置访问控制装置的信息存储器的方式可以很好地兼容现有存储模块的访问控制系统，并且可以在数据访问过程中动态地配置和读取数据信息。
此外，电路设计者可以根据访问和配置需要编码信息处理命令，这也提高了访问控制的灵活性和可配置性。可以理解，图2、图4、图6、图8中定义的信息处理命令的转换表仅仅是示例性的，电路设计者或使用者可以根据实际需要增加、减少或调整信息处理命令的类型和数量，并且调整其指向的存储模块中的预定存储区域的位置。需要说明的是，在图2、图4、图6以及图8所提供的转换表中，访问地址被按照顺序大体连续地编码，相邻或相近的访问地址对应的信息处理命令具有相关或相似的功能，或者指向相邻或相近的信息存储器。然而这种转换表的设置仅仅是示例性的，在其他的实施例中，访问地址可以被不连续地编码，例如一个或多个访问地址不对应任何的信息处理命令，或者两个相邻或相近的访问地址被对应了功能不同的信息处理命令。本领域技术人员可以根据需要进行调整和设置。事实上，无规律的转换有利于提高转换表的安全性，从而提高了整个存储器系统的安全性。在一些实施例中，转换表可以被预先集成在访问控制装置中，或者也可以通过总线写入到访问控制装置中。
应当注意，尽管在上文详细描述中提及了用于对存储模块进行访问控制的装置的若干模块或子模块，但是这种划分仅仅是示例性的而非强制性的。实际上，根据本申请的实施例，上文描述的两个或更多模块的特征和功能可以在一个模块中具体化。反之，上文描述的一个模块的特征和功能可以进一步划分为由多个模块来具体化。
本技术领域的一般技术人员可以通过研究说明书、公开的内容及附图和所附的权利要求书，理解和实施对披露的实施方式的其他改变。在权利要求中，措词“包括”不排除其他的元素和步骤，并且措辞“一”、“一个”不排除复数。在本申请的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。

Claims (18)

1.一种用于对存储模块进行访问控制的装置，其特征在于，所述存储模块通过数据总线耦接到主控制器以与所述主控制器交互数据，并且所述装置具有可配置的信息存储器，其中所述装置包括：
访问控制输入端口，所述装置经由所述访问控制输入端口从所述主控制器接收数据访问命令；
控制单元，所述控制单元被配置为识别包括指向所述存储模块的预定存储区域的访问地址的数据访问命令，并且至少基于指向所述预定存储区域的访问地址来生成信息处理命令，从而所述控制单元能够基于所述信息处理命令来配置所述信息存储器，或者向所述存储模块提供所述信息处理命令；以及
访问控制输出端口，所述装置经由所述访问控制输出端口向所述存储模块提供所述信息处理命令，从而所述存储模块根据所述信息处理命令向所述主控制器输出对应的数据信息。
2.根据权利要求1所述的装置，其特征在于，所述访问控制输入端口包括耦接到所述主控制器的命令/地址信号输入端口。
3.根据权利要求1所述的装置，其特征在于，所述访问控制输出端口包括耦接到所述存储模块的命令/地址信号输出端口。
4.根据权利要求1所述的装置，其特征在于，所述数据访问命令是指向所述预定存储区域的写入命令或读取命令，所述控制单元被配置为将所述写入命令或读取命令中包括的访问地址转换为对应的信息写入命令，并且基于所述信息写入命令来配置所述信息存储器。
5.根据权利要求1所述的装置，其特征在于，所述数据访问命令是指向所述预定存储区域的读取命令，所述控制单元被配置为基于所述读取命令中包括的访问地址和所述信息存储器中存储的数据信息生成对应的信息读取命令，其中所生成的信息读取命令中的至少一部分包括指向所述预定存储区域的访问地址，从而在所述至少一部分信息读取命令被提供给所述存储模块后所述存储模块能够根据其访问地址将对应的数据信息经由所述数据总线输出给所述主控制器。
6.根据权利要求5所述的装置，其特征在于，所述数据信息被以预设数据模式存储在所述预定存储区域中。
7.根据权利要求1或6所述的装置，其特征在于，所述数据信息被加密地存储。
8.根据权利要求1所述的装置，其特征在于，所述信息存储器被配置为存储访问控制规则的配置信息，其中所述访问控制规则用于监控对所述存储模块的访问。
9.根据权利要求1所述的装置，其特征在于，所述装置被集成在寄存时钟驱动器中。
10.根据权利要求1所述的装置，其特征在于，所述存储模块通过数据总线与数据缓冲器耦接到所述主控制器。
11.一种存储器系统，其特征在于，包括根据权利要求1至10中任一项所述的装置以及存储模块。
12.一种用于对存储模块进行访问控制的方法，其特征在于，所述存储模块通过数据总线耦接到主控制器以与所述主控制器交互数据，并且所述装置具有可配置的信息存储器，其中所述方法包括：
A)从所述主控制器接收数据访问命令；
B)识别包括指向所述存储模块的预定存储区域的访问地址的数据访问命令，并且至少基于指向所述预定存储区域的访问地址来生成信息处理命令；以及
C)基于所述信息处理命令配置所述信息存储器，或者向所述存储模块提供所述信息处理命令以使得所述存储模块根据所述信息处理命令输出对应的数据信息。
13.根据权利要求12所述的方法，其特征在于，所述数据访问命令是经由耦接到所述主控制器的命令/地址信号输入端口接收的。
14.根据权利要求12所述的方法，其特征在于，所述信息处理命令是经由耦接到所述存储模块的命令/地址输出端口输出的。
15.根据权利要求12所述的方法，其特征在于，所述数据访问命令是指向所述预定存储区域的写入命令，所述步骤C包括：
将所述写入命令中包括的访问地址转换为对应的信息写入命令，并且基于所述信息写入命令来配置所述信息存储器。
16.根据权利要求12所述的方法，其特征在于，所述数据访问命令是指向所述预定存储区域的读取命令，所述步骤C包括：
基于所述读取命令中包括的访问地址和所述信息存储器中存储的数据信息生成对应的信息读取命令，其中所生成的信息读取命令中的一部分包括指向所述预定存储区域的访问地址；
向所述存储模块提供包括指向所述预定存储区域的访问地址的信息读取命令；以及
由所述存储模块根据所述访问地址将对应的数据信息经由所述数据总线输出给所述主控制器。
17.根据权利要求12所述的方法，其特征在于，所述数据信息被以预设数据模式存储在所述预定存储区域中。
18.根据权利要求12所述的方法，其特征在于，所述信息存储器被配置为存储访问控制规则的配置信息，其中所述访问控制规则用于监控对所述存储模块的访问。
CN201910320442.7A 2019-04-19 2019-04-19 用于对存储模块进行访问控制的装置及方法 Active CN111831591B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910320442.7A CN111831591B (zh) 2019-04-19 2019-04-19 用于对存储模块进行访问控制的装置及方法
US16/847,623 US11487469B2 (en) 2019-04-19 2020-04-13 Apparatus and method for controlling access to memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910320442.7A CN111831591B (zh) 2019-04-19 2019-04-19 用于对存储模块进行访问控制的装置及方法

Publications (2)

Publication Number Publication Date
CN111831591A true CN111831591A (zh) 2020-10-27
CN111831591B CN111831591B (zh) 2022-06-07

Family

ID=72832399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910320442.7A Active CN111831591B (zh) 2019-04-19 2019-04-19 用于对存储模块进行访问控制的装置及方法

Country Status (2)

Country Link
US (1) US11487469B2 (zh)
CN (1) CN111831591B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113377704B (zh) * 2021-06-11 2022-04-12 上海壁仞智能科技有限公司 人工智能芯片以及数据操作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030101307A1 (en) * 2001-03-15 2003-05-29 Riccardo Gemelli System of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
CN101617372A (zh) * 2007-02-16 2009-12-30 莫塞德技术公司 具有动态多模式操作的非易失性存储器
US20100106926A1 (en) * 2008-10-25 2010-04-29 International Business Machines Corporation Second failure data capture problem determination using user selective memory protection to trace application failures
CN102216998A (zh) * 2008-12-16 2011-10-12 桑迪士克公司 对非易失性存储器的控制的数据访问
CN104636271A (zh) * 2011-12-22 2015-05-20 英特尔公司 访问命令/地址寄存器装置中存储的数据
CN104903868A (zh) * 2012-12-10 2015-09-09 谷歌公司 使用虚拟到物理映射以与数据存储装置进行直接用户空间通信
CN105868125A (zh) * 2015-01-23 2016-08-17 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法
US9817610B1 (en) * 2015-12-08 2017-11-14 Inphi Corporation Hybrid memory systems for autonomous non-volatile memory save and restore operations
CN107644173A (zh) * 2016-07-20 2018-01-30 澜起科技（上海）有限公司 用于控制应用程序访问存储器的方法和装置
US20180088862A1 (en) * 2016-09-23 2018-03-29 Advanced Micro Devices, Inc. Multi-purpose register pages for read training
US20180122434A1 (en) * 2016-11-02 2018-05-03 Samsung Electronics Co., Ltd. Memory device and memory system including the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030101307A1 (en) * 2001-03-15 2003-05-29 Riccardo Gemelli System of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
CN101617372A (zh) * 2007-02-16 2009-12-30 莫塞德技术公司 具有动态多模式操作的非易失性存储器
US20100106926A1 (en) * 2008-10-25 2010-04-29 International Business Machines Corporation Second failure data capture problem determination using user selective memory protection to trace application failures
CN102216998A (zh) * 2008-12-16 2011-10-12 桑迪士克公司 对非易失性存储器的控制的数据访问
CN104636271A (zh) * 2011-12-22 2015-05-20 英特尔公司 访问命令/地址寄存器装置中存储的数据
CN104903868A (zh) * 2012-12-10 2015-09-09 谷歌公司 使用虚拟到物理映射以与数据存储装置进行直接用户空间通信
CN105868125A (zh) * 2015-01-23 2016-08-17 澜起科技（上海）有限公司 缓冲存储器及用于控制内部存储器数据访问的装置和方法
US9817610B1 (en) * 2015-12-08 2017-11-14 Inphi Corporation Hybrid memory systems for autonomous non-volatile memory save and restore operations
CN107644173A (zh) * 2016-07-20 2018-01-30 澜起科技（上海）有限公司 用于控制应用程序访问存储器的方法和装置
US20180088862A1 (en) * 2016-09-23 2018-03-29 Advanced Micro Devices, Inc. Multi-purpose register pages for read training
US20180122434A1 (en) * 2016-11-02 2018-05-03 Samsung Electronics Co., Ltd. Memory device and memory system including the same

Also Published As

Publication number Publication date
CN111831591B (zh) 2022-06-07
US11487469B2 (en) 2022-11-01
US20200333984A1 (en) 2020-10-22

Similar Documents

Publication Publication Date Title
US9836415B2 (en) Buffer device, method and apparatus for controlling access to internal memory
TWI590250B (zh) 用於組態用於混合記憶體模組之記憶體之輸入／輸出之裝置及方法
US11347444B2 (en) Memory device for controlling operations according to different access units of memory
US8819377B2 (en) System and method of operating memory devices of mixed type
CN110008147B (zh) 存储器控制器以及用于对存储模块进行访问的方法
KR100875978B1 (ko) 메모리 카드 및 그것을 포함한 메모리 시스템
WO2008067652A1 (en) Address assignment and type recognition of serially interconnected memory devices of mixed type
JP2004280790A (ja) Ｅｃｃ制御装置
CN107919160B (zh) 测试单元阵列的方法及执行其的半导体器件
US10936212B2 (en) Memory controller, method for performing access control to memory module
US20140164683A1 (en) Nonvolatile memory apparatus, operating method thereof, and data processing system having the same
US20190213162A1 (en) Integrated circuit system
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
CN111831591B (zh) 用于对存储模块进行访问控制的装置及方法
CN103049408A (zh) 一种多接口sram读写控制电路及方法
US8045405B2 (en) Memory system, memory device and command protocol
US10983711B2 (en) Memory controller, method for performing access control to memory module
US11132313B2 (en) Data conversion control apparatus, memory device and memory system
US10929029B2 (en) Memory controller and method for accessing memory modules and processing sub-modules
US11226768B2 (en) Memory controller and method for accessing memory module
US10698781B2 (en) Semiconductor memory module, semiconductor memory system, and method of accessing semiconductor memory module
US10564896B2 (en) Data storage device and operating method thereof
US11062764B1 (en) Semiconductor devices
US11960736B2 (en) Memory controller and method for controlling access to a memory module
US11893240B2 (en) Reducing latency in pseudo channel based memory systems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant