CN111816228A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN111816228A
CN111816228A CN201911114663.5A CN201911114663A CN111816228A CN 111816228 A CN111816228 A CN 111816228A CN 201911114663 A CN201911114663 A CN 201911114663A CN 111816228 A CN111816228 A CN 111816228A
Authority
CN
China
Prior art keywords
signal
write
command
generate
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911114663.5A
Other languages
English (en)
Other versions
CN111816228B (zh
Inventor
金雄来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN111816228A publication Critical patent/CN111816228A/zh
Application granted granted Critical
Publication of CN111816228B publication Critical patent/CN111816228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1036—Read-write modes for single port memories, i.e. having either a random port or a serial port using data shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种半导体器件。该半导体器件包括模式控制电路、写入控制电路和内部数据发生电路。模式控制电路根据芯片选择信号的逻辑电平组合来激活形式输入模式，并且被配置为激活命令/地址信号以从命令/地址信号来产生操作设置信号。模式控制电路在形式输入模式被激活之后的写入模式中，根据芯片选择信号和命令/地址信号的逻辑电平组合来产生模式控制信号，其通过操作设置信号而被使能。写入控制电路产生写入使能信号，其根据模式控制信号的逻辑电平而被使能。内部数据发生电路根据写入使能信号来产生要被储存到核心电路中的内部数据。

Description

半导体器件
相关申请的交叉引用
本申请要求于2019年4月10日提交的申请号为10-2019-0042179的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本公开的实施例涉及储存经由命令/地址信号而输入的数据的半导体器件。
背景技术
通常，每个半导体器件(诸如动态随机存取存储器(DRAM)器件)可以包括由地址选择的多个存储体组，所述存储体组由单元阵列组成。每个存储体组可以包括多个存储体。半导体器件可以选择多个存储体组中的任何一个，并且可以执行用于经由输入/输出(I/O)线来输出数据的列操作，所述数据储存在所选的存储体组中所包括的单元阵列中。
发明内容
根据一个实施例，一种半导体器件包括模式控制电路、写入控制电路和内部数据发生电路。模式控制电路被配置为根据芯片选择信号的逻辑电平组合来激活形式输入模式(pattern input mode)，并且被配置为激活命令/地址信号以从命令/地址信号来产生操作设置信号。另外，模式控制电路被配置为：在形式输入模式被激活之后的写入模式中，根据芯片选择信号和命令/地址信号的逻辑电平组合来产生模式控制信号，其通过操作设置信号而被使能。写入控制电路被配置为产生写入使能信号，其根据模式控制信号的逻辑电平而被使能。内部数据发生电路被配置为根据写入使能信号来产生要被储存到核心电路中的内部数据。
根据另一实施例，一种半导体器件包括模式控制电路、写入控制电路和数据输入电路。模式控制电路被配置为根据芯片选择信号的逻辑电平组合来激活形式输入模式，并且被配置为激活命令/地址信号以从命令/地址信号来产生操作设置信号和突发设置信号。另外，模式控制电路被配置为：在形式输入模式被激活之后的第一写入模式和第二写入模式中，根据芯片选择信号和命令/地址信号的逻辑电平组合来产生第一模式控制信号和第二模式控制信号，其由操作设置信号而被使能。写入控制电路被配置为产生根据第一模式控制信号和第二模式控制信号的逻辑电平而被使能的写入使能信号。
附图说明
图1是示出根据本公开的实施例的半导体器件的配置的框图。
图2是示出图1的半导体器件中所包括的模式控制电路的配置的框图。
图3是示出图2的模式控制电路中所包括的标志信号发生电路的配置的电路图。
图4是示出图2的模式控制电路中所包括的写入控制信号发生电路的配置的电路图。
图5是示出根据本公开的实施例的输入到半导体器件中的命令/地址信号的逻辑电平的表。
图6是示出图2的模式控制电路中所包括的模式控制信号发生电路的配置的电路图。
图7是示出图1的半导体器件中所包括的写入控制电路的配置的框图。
图8是示出图1的半导体器件中所包括的数据输入电路的配置的框图。
图9是示出图8的数据输入电路中所包括的管道电路的配置的框图。
图10是示出图1的半导体器件中所包括的列控制电路的配置的框图。
图11是示出根据本公开的实施例的半导体器件的操作的时序图。
图12是示出根据本公开的另一实施例的半导体器件的配置的框图。
具体实施方式
本文中公开的具体结构或功能描述仅仅是说明性的，目的在于描述根据本公开的概念的实施例。根据本公开的概念的实施例可以以各种形式来实现，并且不能被解释为限于本文中阐述的实施例。
根据本公开的概念的实施例可以以各种方式修改并且具有各种形态。因此，在附图中示出了实施例，并且旨在在此详细地描述该实施例。然而，根据本公开的概念的实施例不被解释为限于指定的公开，而是包括不脱离本公开的精神和技术范围的所有改变、等同物或替代物。
尽管可以使用诸如“第一”和“第二”之类的术语来描述各种组件，但是这些组件一定不能被理解为限于以上术语。以上术语仅被用于区分一个组件和另一个组件。例如，在不脱离本公开的权利范围的情况下，第一组件可以被称为第二组件，并且同样地第二组件可以被称为第一组件。
在下文中，将参考附图来描述本公开的各种实施例。然而，本文中描述的实施例仅用于说明性目的，并不旨在限制本公开的范围。
如图1中所示的，根据实施例的半导体器件1可以包括内部时钟发生电路10、模式控制电路20、写入控制电路30、数据输入电路40、内部数据发生电路50、列控制电路60、以及核心电路70。
内部时钟发生电路10可以从时钟信号CLK产生第一内部时钟信号CLKR和第二内部时钟信号CLKF。内部时钟发生电路10可以缓冲时钟信号CLK以产生第一内部时钟信号CLKR，并且可以反相缓冲时钟信号CLK以产生第二内部时钟信号CLKF。第一内部时钟信号CLKR可以被产生为具有与时钟信号CLK相同的相位，并且第二内部时钟信号CLKF可以被产生为具有时钟信号CLK的相位的反相相位。时钟信号CLK可以是被周期性地触发以同步半导体器件1的操作的信号。
模式控制电路20可以根据芯片选择信号CS的逻辑电平组合来激活形式输入模式(pattern input mode)，并且可以激活第一命令/地址信号至第四命令/地址信号CA<1:4>以从第五命令/地址信号CA<5>产生操作设置信号(图2的WRX_CON)。模式控制电路20可以根据芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合来激活形式输入模式，以从第六命令地址信号CA<6>产生突发设置信号WRX_BL。模式控制电路20可以根据芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合来激活形式输入模式，并且可以在形式输入模式被激活之后的第一写入模式期间产生通过操作设置信号(图2的WRX_CON)而被使能的第一模式控制信号WRX。模式控制电路20可以根据芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合来激活形式输入模式，并且可以在形式输入模式被激活之后的第一写入模式期间产生通过操作设置信号(图2的WRX_CON)而按顺序被使能的第一模式控制信号WRX和第二模式控制信号IWRX。模式控制电路20可以根据芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合来激活形式输入模式，并且可以产生第一写入信号EWT16，其在形式输入模式被激活之后的第一写入模式期间被使能。模式控制电路20可以根据芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合来激活形式输入模式，并且可以产生第二写入信号EWT32，其在形式输入模式被激活之后的第二写入模式期间被使能。稍后将参考图5来详细描述用于激活形式输入模式、第一写入模式和第二写入模式的芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>的逻辑电平组合。也将参考图5来详细地描述用于产生操作设置信号(图2的WRX_CON)和突发设置信号WRX_BL的第一命令/地址信号至第六命令/地址信号CA<1:6>的比特位。
形式输入模式可以被设置为用于将第一内部数据ID1<1:16>和第二内部数据ID2<1:16>储存到核心电路70中的操作模式。通过对第一输入数据DC1<1:4>和第二输入数据DC2<1:4>进行解码而产生的第一内部数据ID1<1:16>和第二内部数据ID2<1:16>可以是在不使用由外部设备提供的外部数据ED<1:32>的情况下，通过第一命令/地址信号至第七命令/地址信号CA<1:7>来输入的。第一写入模式可以被设置为这样的操作模式，其用于将通过对经由第一命令/地址信号至第七命令/地址信号CA<1:7>输入的第一输入数据DC1<1:4>进行解码而产生的第一内部数据ID1<1:16>储存到核心电路70中。第一写入模式可以被设置为用于使用单次操作而将具有十六个比特位的第一内部数据ID1<1:16>储存到核心电路70中的操作模式。在第一写入模式中通过单次操作而被储存的数据的比特位的数量(即，十六)也可以被称为其突发长度(即，十六)。
第二写入模式可以被设置为这样的操作模式：其用于将通过对经由第一命令/地址信号至第七命令/地址信号CA<1:7>输入的第一输入数据DC1<1:4>和第二输入数据DC2<1:4>进行解码而产生的第一内部数据ID1<1:16>和第二内部数据ID2<1:16>储存到核心电路70中。第二写入模式可以设置为用于使用单次操作而将具有三十二个比特位的第一内部数据ID1<1:16>和第二内部数据ID2<1:16>储存到核心电路70中的操作模式。在第二写入模式中通过单次操作而被储存的数据的比特位的数量(即，三十二)也可以被称为其突发长度(即，三十二)。在一个实施例中，如果在第一写入模式中突发长度BL为“N”，则在第二写入模式中突发长度可以为“2N”。可以将外部数据ED<1:32>设置为经由数据输入/输出(I/O)焊盘而输入的信号。
写入控制电路30可以产生写入使能信号WEN，该写入使能信号WEN根据第一模式控制信号WRX和第二模式控制信号IWRX的逻辑电平而被使能。在突发设置信号WRX_BL被禁止的情况下，写入控制电路30可以产生在从第一模式控制信号WRX被使能的时间点开始的预定时段期间被使能的写入使能信号WEN。当突发设置信号WRX_BL被使能时，写入控制电路30可以产生根据第一模式控制信号WRX和第二模式控制信号IWRX的逻辑电平而被使能的写入使能信号WEN。
如本文中关于参数而使用的词“预定”(诸如预定时段)意指在参数被用在过程或算法中之前确定参数的值。对于一些实施例，在过程或算法开始之前确定参数的值。在其他实施例中，在过程或算法期间但在参数被用在过程或算法中之前确定参数的值。
数据输入电路40可以根据突发设置信号WRX_BL而与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步以从第一命令/地址信号至第七命令/地址信号CA<1:7>产生第一输入数据DC1<1:4>和第二输入数据DC2<1:4>。当突发设置信号WRX_BL被禁止时，数据输入电路40可以与第二内部时钟信号CLKF同步以从第一命令/地址信号至第四命令/地址信号CA<1:4>产生第一输入数据DC1<1:4>。当突发设置信号WRX_BL被使能时，数据输入电路40可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步以从第一命令/地址信号至第七命令/地址信号CA<1:7>产生第一输入数据DC1<1:4>和第二输入数据DC2<1:4>。稍后将参考图5来详细描述用于产生第一输入数据DC1<1:4>和第二输入数据DC2<1:4>的第一命令/地址信号至第七命令/地址信号CA<1:7>的比特位。
内部数据发生电路50可以在写入使能信号WEN被使能时从第一输入数据DC1<1:4>产生第一内部数据ID1<1:16>。内部数据发生电路50可以在写入使能信号WEN被使能时从第二输入数据DC2<1:4>产生第二内部数据ID2<1:16>。内部数据发生电路50可以在写入使能信号WEN被禁止时从第一外部数据至第十六外部数据ED<1:16>产生第一内部数据ID1<1:16>。内部数据发生电路50可以在写入使能信号WEN被禁止时从第十七外部数据至第三十二外部数据ED<17:32>产生第二内部数据ID2<1:16>。
列控制电路60可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地延迟第一写入信号EWT16和第二写入信号EWT32以产生第一列控制脉冲WTAYP和第二列控制脉冲IWTAYP。列控制电路60可以通过与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将第一写入信号EWT16和第二写入信号EWT32延迟与写入潜伏(write latency)相对应的延迟时间来产生第一列控制脉冲WTAYP和第二列控制脉冲IWTAYP。在列控制电路60中第一写入信号EWT16和第二写入信号EWT32的延迟时间可以根据实施例而被设置得不同。
当第一列控制脉冲WTAYP被使能时，核心电路70可以储存第一内部数据ID1<1:16>。当第二列控制脉冲IWTAYP被使能时，核心电路70可以储存第一内部数据ID1<1:16>和第二内部数据ID2<1:16>。虽然图1示出的是核心电路70被配置为在第一写入模式和第二写入模式中储存第一内部数据ID1<1:16>和第二内部数据ID2<1:16>的示例，但是核心电路70也可以在将核心电路70中所储存的第一内部数据ID1<1:16>和第二内部数据ID2<1:16>输出到外部设备的读取模式中操作。
参考图2，模式控制电路20可以包括第一输入缓冲器100、标志信号发生电路200、写入控制信号发生电路300和模式控制信号发生电路400。
第一输入缓冲器100可以与第一内部时钟信号CLKR同步地锁存芯片选择信号CS以产生上升芯片选择信号CSR。第一输入缓冲器100可以与第一内部时钟信号CLKR同步以从第一命令/地址信号至第六命令/地址信号CA<1:6>中的一些比特位产生第一上升命令信号至第四上升命令信号CAR<1:4>。第一输入缓冲器100可以与第二内部时钟信号CLKF同步以从第一命令/地址信号至第六命令/地址信号CA<1:6>中的任何比特位产生操作设置信号WRX_CON。第一输入缓冲器100可以与第二内部时钟信号CLKF同步以从第一命令/地址信号至第六命令/地址信号CA<1:6>中的任何比特位产生突发设置信号WRX_BL。稍后将参考图5详细描述用于产生第一上升命令信号至第四上升命令信号CAR<1:4>、操作设置信号WRX_CON和突发设置信号WRX_BL的第一命令/地址信号至第六命令/地址信号CA<1:6>的比特位。
标志信号发生电路200可以与第二内部时钟信号CLKF同步以产生标志信号WF，该标志信号WF在上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第一逻辑电平组合并且操作设置信号WRX_CON具有第一逻辑电平(例如，逻辑“高”电平)时被使能。稍后将参考图5来详细描述上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>的第一逻辑电平组合。
写入控制信号发生电路300可以产生第一写入控制信号EWT，其在上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>具有第二逻辑电平组合时被使能。写入控制信号发生电路300可以产生第一写入控制信号EWT和第二写入控制信号IEWT，其在上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第三逻辑电平组合时按顺序被使能。写入控制信号发生电路300可以产生第一写入信号EWT16，其在上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>具有第二逻辑电平组合时被使能。写入控制信号发生电路300可以产生第二写入信号EWT32，其在上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第三逻辑电平组合时被使能。稍后将参考图5来详细描述上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>的第二逻辑电平组合。稍后将参考图5来详细描述上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>的第三逻辑电平组合。
模式控制信号发生电路400可以与第一内部时钟信号CLKR同步以产生第一模式控制信号WRX，该第一模式控制信号WRX在标志信号WF和第一写入控制信号EWT二者均被使能时而被使能。模式控制信号发生电路400可以与第一内部时钟信号CLKR同步以产生第二模式控制信号IWRX，该第二模式控制信号IWRX在标志信号WF、突发设置信号WRX_BL和第二写入控制信号IEWT全部都被使能时而被使能。
参考图3，标志信号发生电路200可以包括第一操作信号发生电路210、第二操作信号发生电路220和标志信号输出电路230。
第一操作信号发生电路210可以被配置为执行反相操作、与非运算和或非运算。例如，第一操作信号发生电路210可以包括反相器IV21和IV22、与非门NAND21和NAND22、以及或非门NOR21。当上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第一逻辑电平组合时，第一操作信号发生电路210可以产生被使能为具有逻辑“高”电平的第一操作信号CASR。当上升芯片选择信号CSR具有逻辑“高”电平、第一上升命令信号CAR<1>具有逻辑“低”电平、第二上升命令信号CAR<2>具有逻辑“低”电平、第三上升命令信号CAR<3>具有逻辑“高”电平、且第四上升命令信号CAR<4>具有逻辑“高”电平时，第一操作信号发生电路210可以产生被使能为具有逻辑“高”电平的第一操作信号CASR。
第二操作信号发生电路220可以包括触发器“F/F”。第二操作信号发生电路220可以与第二内部时钟信号CLKF同步以锁存第一操作信号CASR。第二操作信号发生电路220可以与第二内部时钟信号CLKF同步以输出第一操作信号CASR的锁存信号作为第二操作信号CASF。
标志信号输出电路230可以被配置为执行与非运算和反相操作。例如，标志信号输出电路230可以包括与非门NAND23和反相器IV23。当操作设置信号WRX_CON具有第一逻辑电平(例如，逻辑“高”电平)时，标志信号输出电路230可以从第二操作信号CASF产生标志信号WF。当操作设置信号WRX_CON具有第一逻辑电平(例如，逻辑“高”电平)时，标志信号输出电路230可以缓冲第二操作信号CASF以产生标志信号WF。标志信号输出电路230可以对操作设置信号WRX_CON和第二操作信号CASF执行逻辑与运算以产生标志信号WF。
参考图4，写入控制信号发生电路300可以包括第一写入信号发生电路310、第二写入信号发生电路320、第一逻辑电路330和移位电路340。
第一写入信号发生电路310可以被配置为执行反相操作、与非运算和或非运算。例如，第一写入信号发生电路310可以包括反相器IV31、与非门NAND31和NAND32、以及或非门NOR31。当上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>具有第二逻辑电平组合时，第一写入信号发生电路310可以产生被使能为具有逻辑“高”电平的第一写入信号EWT16。当上升芯片选择信号CSR具有逻辑“高”电平、第一上升命令信号CAR<1>具有逻辑“低”电平、第二上升命令信号CAR<2>具有逻辑“高”电平、且第三上升命令信号CAR<3>具有逻辑“高”电平时，第一写入信号发生电路310可以产生被使能为具有逻辑“高”电平的第一写入信号EWT16。
第二写入信号发生电路320可以被配置为执行反相操作、与非运算和或非运算。例如，第二写入信号发生电路320可以包括反相器IV32、IV33和IV34、与非门NAND33和NAND34、以及或非门NOR32。当上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第三逻辑电平组合时，第二写入信号发生电路320可以产生被使能为具有逻辑“高”电平的第二写入信号EWT32。当上升芯片选择信号CSR具有逻辑“高”电平、第一上升命令信号CAR<1>具有逻辑“低”电平、第二上升命令信号CAR<2>具有逻辑“低”电平、第三上升命令信号CAR<3>具有逻辑“高”电平、并且第四上升命令信号CAR<4>具有逻辑“低”电平时，第二写入信号发生电路320可以产生被使能为具有逻辑“高”电平的第二写入信号EWT32。
第一逻辑电路330可以被配置为执行或非运算和反相操作。例如，第一逻辑电路330可以包括或非门NOR33和反相器IV35。当第一写入信号EWT16和第二写入信号EWT32中的任何一个被使能为具有逻辑“高”电平时，第一逻辑电路330可以产生被使能为具有逻辑“高”电平的第一写入控制信号EWT。当第二写入信号EWT32被使能为具有逻辑“高”电平时，第一逻辑电路330可以产生被使能为具有逻辑“高”电平的第一写入控制信号EWT。第一逻辑电路330可以对第一写入信号EWT16和第二写入信号EWT32执行逻辑或运算以产生第一写入控制信号EWT。
移位电路340可以将第二写入信号EWT32移位以产生第二写入控制信号IEWT。用于将第二写入信号EWT32移位的延迟时间可以根据实施例被设置得不同。
在下文中将参考图5来描述用于激活形式输入模式、第一写入模式和第二写入模式的芯片选择信号CS和第一命令/地址信号至第七命令/地址信号CA<1:7>的各种逻辑电平组合。
首先，用于激活形式输入模式“CAS”的芯片选择信号CS和第一命令/地址信号至第七命令/地址信号CA<1:7>的第一逻辑电平组合可以被设置为当与时钟信号CLK的上升沿同步地输入的芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“低”电平、逻辑“高”电平和逻辑“高”电平时的逻辑电平组合。在这种情况下，第五命令/地址信号至第七命令/地址信号CA<5:7>可以被用于产生第二输入数据DC2<1:3>。也就是说，用于激活形式输入模式“CAS”的上升芯片选择信号CSR和第一命令/地址信号至第四命令/地址信号CA<1:4>的第一逻辑电平组合可以被设置为当上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“低”电平、逻辑“高”电平和逻辑“高”电平时的逻辑电平组合。
接下来，用于激活第一写入模式“WL16”的芯片选择信号CS和第一命令/地址信号至第七命令/地址信号CA<1:7>的第二逻辑电平组合可以被设置为当与时钟信号CLK的上升沿同步地输入的芯片选择信号CS和第一命令/地址信号至第三命令/地址信号CA<1:3>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“高”电平和逻辑“高”电平时的逻辑电平组合。在这种情况下，第四命令/地址信号至第七命令/地址信号CA<4:7>可以具有“无关状态(X)”。也就是说，用于激活第一写入模式“WL16”的上升芯片选择信号CSR和第一命令/地址信号至第三命令/地址信号CA<1:3>的第二逻辑电平组合可以被设置为当上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“高”电平和逻辑“高”电平时的逻辑电平组合。
接下来，用于激活第二写入模式“WL32”的芯片选择信号CS和第一命令/地址信号至第七命令/地址信号CA<1:7>的第三逻辑电平组合可以被设置为当与时钟信号CLK的上升沿同步地输入的芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“低”电平、逻辑“高”电平和逻辑“低”电平时的逻辑电平组合。在这种情况下，第五命令/地址信号至第七命令/地址信号CA<5:7>可以具有“无关状态(X)”。也就是说，用于激活第二写入模式“WL32”的上升芯片选择信号CSR和第一命令/地址信号至第四命令/地址信号CA<1:4>的第三逻辑电平组合可以被设置为当上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>分别具有逻辑“高”电平、逻辑“低”电平、逻辑“低”电平、逻辑“高”电平和逻辑“低”电平时的逻辑电平组合。
以下将参考图5来描述用于产生操作设置信号WRX_CON和突发设置信号WRX_BL的第一命令/地址信号至第七命令/地址信号CA<1:7>的比特位。
在形式输入模式“CAS”被激活之后，可以在时钟信号CLK的下降沿经由第五命令/地址信号CA<5>来输入操作设置信号WRX_CON。当操作设置信号WRX_CON被产生为具有逻辑“高”电平时，可以执行形式输入模式。如果操作设置信号WRX_CON被产生为具有逻辑“低”电平，则可以在不执行形式输入模式的情况下执行正常的写入操作。
在形式输入模式“CAS”被激活之后，可以在时钟信号CLK的下降沿经由第六命令/地址信号CA<6>来输入突发设置信号WRX_BL。当突发设置信号WRX_BL被产生为具有逻辑“低”电平时，半导体器件1可以执行用于将在第一写入模式“WL16”中从第一输入数据DC1<1:4>产生的具有十六个比特位的第一内部数据ID1<1:16>储存在核心电路70中的操作。当突发设置信号WRX_BL被产生为具有逻辑“高”电平时，半导体器件1可以执行用于将具有三十二个比特位的第一内部数据ID1<1:16>和第二内部数据ID2<1:16>储存在核心电路70中的操作。第一内部数据ID1<1:16>和第二内部数据ID2<1:16>是在第二写入模式“WL32”中从第一输入数据DC1<1:4>和第二输入数据DC2<1:4>产生的。
在下文中将参考图5来描述用于产生第一输入数据DC1<1:4>和第二输入数据DC2<1:4>的第一命令/地址信号至第七命令/地址信号CA<1:7>的比特位。
首先，第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第一输入数据DC1<1:4>的第一比特位DC1<1>的比特位可以被设置为第一命令/地址信号CA<1>，其在形式输入模式“CAS”中与时钟信号CLK的下降沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第一输入数据DC1<1:4>的第二比特位DC1<2>的比特位可以被设置为第二命令/地址信号CA<2>，其在形式输入模式“CAS”中与时钟信号CLK的下降沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第一输入数据DC1<1:4>的第三比特位DC1<3>的比特位可以被设置为第三命令/地址信号CA<3>，其在形式输入模式“CAS”中与时钟信号CLK的下降沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第一输入数据DC1<1:4>的第四比特位DC1<4>的比特位可以被设置为第四命令/地址信号CA<4>，其在形式输入模式“CAS”中与时钟信号CLK的下降沿同步地输入。
接下来，第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第二输入数据DC2<1:4>的第一比特位DC2<1>的比特位可以被设置为第五命令/地址信号CA<5>，其在形式输入模式“CAS”中与时钟信号CLK的上升沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第二输入数据DC2<1:4>的第二比特位DC2<2>的比特位可以被设置为第六命令/地址信号CA<6>，其在形式输入模式“CAS”中与时钟信号CLK的上升沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第二输入数据DC2<1:4>的第三比特位DC2<3>的比特位可以被设置为第七命令/地址信号CA<7>，其在形式输入模式“CAS”中与时钟信号CLK的上升沿同步地输入。第一命令/地址信号至第七命令/地址信号CA<1:7>中的用于产生第二输入数据DC2<1:4>的第四比特位DC2<4>的比特位可以被设置为第七命令/地址信号CA<7>，其在形式输入模式“CAS”中与时钟信号CLK的下降沿同步地输入。
参考图6，模式控制信号发生电路400可以包括第一预控制信号发生电路410、第二逻辑电路420、突发控制信号发生电路430、第二预控制信号发生电路440和第三逻辑电路450。
第一预控制信号发生电路410可以包括触发器“F/F”。第一预控制信号发生电路410可以与第一内部时钟信号CLKR同步以锁存标志信号WF。第一预控制信号发生电路410可以与第一内部时钟信号CLKR同步以从标志信号WF的锁存信号来产生第一预控制信号WFR。
第二逻辑电路420可以被配置为执行与非运算和反相操作。例如，第二逻辑电路420可以包括与非门NAND41和反相器IV41。当第一写入控制信号EWT被使能为具有逻辑“高”电平时，第二逻辑电路420可以缓冲第一预控制信号WFR以产生第一模式控制信号WRX。第二逻辑电路420可以对第一写入控制信号EWT和第一预控制信号WFR执行逻辑与运算以产生第一模式控制信号WRX。
突发控制信号发生电路430可以包括触发器“F/F”。突发控制信号发生电路430可以与第一预控制信号WFR同步以锁存突发设置信号WRX_BL。突发控制信号发生电路430可以与第一预控制信号WFR同步以从突发设置信号WRX_BL的锁存信号产生突发控制信号BL_CON。
第二预控制信号发生电路440可以包括触发器“F/F”。第二预控制信号发生电路440可以与第一预控制信号WFR同步以锁存突发控制信号BL_CON。第二预控制信号发生电路440可以与第一预控制信号WFR同步以从突发控制信号BL_CON的锁存信号产生第二预控制信号WFD。
第三逻辑电路450可以被配置为执行与非运算和反相操作。例如，第三逻辑电路450可以包括与非门NAND42和反相器IV42。当第二写入控制信号IEWT被使能为具有逻辑“高”电平时，第三逻辑电路450可以缓冲第二预控制信号WFD以产生第二模式控制信号IWRX。第三逻辑电路450可以对第二写入控制信号IEWT和第二预控制信号WFD执行逻辑与运算以产生第二模式控制信号IWRX。
参考图7，写入控制电路30可以包括潜伏控制电路500、选择/传输电路600和使能信号发生电路700。
潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将第一模式控制信号WRX延迟写入潜伏时间以产生第一写入潜伏信号WRX_WL。潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将第二模式控制信号IWRX延迟写入潜伏时间以产生第二写入潜伏信号IWRX_WL。潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将突发设置信号WRX_BL延迟写入潜伏时间以产生突发移位信号BL_SFT。写入潜伏控制信号WL<1:M>可以被设置为包括关于写入潜伏时间的信息的信号，并且写入潜伏控制信号WL<1:M>中所包括的比特位的数量“M”可以根据实施例被设置得不同。写入潜伏控制信号WL<1:M>可以被设置为由半导体器件1中所包括的模式寄存器组(MRS)而产生的信号。
选择/传输电路600可以将第一写入潜伏信号WRX_WL和第二写入潜伏信号IWRX_WL移位。选择/传输电路600可以根据突发移位信号BL_SFT来输出第一写入潜伏信号WRX_WL的移位信号和第二写入潜伏信号IWRX_WL的移位信号中的一个作为结束信号WRX_END。当突发移位信号BL_SFT具有逻辑“低”电平时，选择/传输电路600可以输出第一写入潜伏信号WRX_WL的移位信号作为结束信号WRX_END。当突发移位信号BL_SFT具有逻辑“高”电平时，选择/传输电路600可以输出第二写入潜伏信号IWRX_WL的移位信号作为结束信号WRX_END。
使能信号发生电路700可以产生这样的写入使能信号WEN，其在第一写入潜伏信号WRX_WL被输入到使能信号发生电路700时被使能，且在结束信号WRX_END被输入到使能信号发生电路700时被禁止。当输入到使能信号发生电路700的第一写入潜伏信号WRX_WL具有逻辑“高”电平时，使能信号发生电路700可以产生被使能为具有逻辑“高”电平的写入使能信号WEN。当输入到使能信号发生电路700的结束信号WRX_END具有逻辑“高”电平时，使能信号发生电路700可以产生被禁止为具有逻辑“低”电平的写入使能信号WEN。
参考图8，数据输入电路40可以包括管道控制电路810、第二输入缓冲器820和管道电路830。
管道控制电路810可以包括输入控制信号发生电路811和输出控制信号发生电路812。
输入控制信号发生电路811可以产生输入控制信号PIN，其在标志信号WF被输入到输入控制信号发生电路811时被使能。当输入到输入控制信号发生电路811的标志信号WF具有逻辑“高”电平时，输入控制信号发生电路811可以产生被使能为具有逻辑“高”电平的输入控制信号PIN。
输出控制信号发生电路812可以产生输出控制信号POUT，其在第一写入潜伏信号WRX_WL被输入到输出控制信号发生电路812时被使能。当输入到输出控制信号发生电路812的第一写入潜伏信号WRX_WL具有逻辑“高”电平时，输出控制信号发生电路812可以产生被使能为具有逻辑“高”电平的输出控制信号POUT。
如上所述，管道控制电路810可以根据标志信号WF和第一写入潜伏信号WRX_WL来产生被顺序地使能的输入控制信号PIN和输出控制信号POUT。
第二输入缓冲器820可以与第一内部时钟信号CLKR同步以从第五命令/地址信号至第七命令/地址信号CA<5:7>来产生第一内部命令/地址信号ICAR<1:3>。第二输入缓冲器820可以与第二内部时钟信号CLKF同步以从第一命令/地址信号至第四命令/地址信号CA<1:4>和第七命令/地址CA<7>来产生第二内部命令/地址信号ICAF<1:5>。
当输入控制信号PIN被输入时，管道电路830可以锁存第一内部命令/地址信号ICAR<1:3>和第二内部命令/地址信号ICAF<1:5>。当输出控制信号POUT被输入且突发设置信号WRX_BL被禁止为具有逻辑“低”电平时，管道电路830可以从第二内部命令/地址信号ICAF<1:5>的第一比特位至第四比特位ICAF<1:4>的数据产生第一输入数据DC1<1:4>。当输出控制信号POUT被输入时且当突发设置信号WRX_BL被使能为具有逻辑“高”电平时，管道电路830可以从第一内部命令/地址信号ICAR<1:3>和第二内部命令/地址信号ICAF<1:5>产生第一输入数据DC1<1:4>和第二输入数据DC2<1:4>。
参考图9，管道电路830可以包括第一锁存器831、第二锁存器832、第三锁存器833、第四锁存器834、第五锁存器835、第六锁存器836、第七锁存器837和第八锁存器838。
当输入到第一锁存器831的输入控制信号PIN具有逻辑“高”电平时，第一锁存器831可以锁存第二内部命令/地址信号ICAF<1:5>的第一比特位ICAF<1>。当输入到第一锁存器831的输出控制信号POUT具有逻辑“高”电平时，第一锁存器831可以输出第二内部命令/地址信号ICAF<1:5>的第一比特位ICAF<1>的锁存信号作为第一输入数据DC1<1:4>的第一比特位DC1<1>。
当输入到第二锁存器832的输入控制信号PIN具有逻辑“高”电平时，第二锁存器832可以锁存第二内部命令/地址信号ICAF<1:5>的第二比特位ICAF<2>。当输入到第二锁存器832的输出控制信号POUT具有逻辑“高”电平时，第二锁存器832可以输出第二内部命令/地址信号ICAF<1:5>的第二比特位ICAF<2>的锁存信号作为第一输入数据DC1<1:4>的第二比特位DC1<2>。
当输入到第三锁存器833的输入控制信号PIN具有逻辑“高”电平时，第三锁存器833可以锁存第二内部命令/地址信号ICAF<1:5>的第三比特位ICAF<3>。当输入到第三锁存器833的输出控制信号POUT具有逻辑“高”电平时，第三锁存器833可以输出第二内部命令/地址信号ICAF<1:5>的第三比特位ICAF<3>的锁存信号作为第一输入数据DC1<1:4>的第三比特位DC1<3>。
当输入到第四锁存器834的输入控制信号PIN具有逻辑“高”电平时，第四锁存器834可以锁存第二内部命令/地址信号ICAF<1:5>的第四比特位ICAF<4>。当输入到第四锁存器834的输出控制信号POUT具有逻辑“高”电平时，第四锁存器834可以输出第二内部命令/地址信号ICAF<1:5>的第四比特位ICAF<4>的锁存信号作为第一输入数据DC1<1:4>的第四比特位DC1<4>。
当输入到第五锁存器835的输入控制信号PIN具有逻辑“高”电平时，第五锁存器835可以锁存第一内部命令/地址信号ICAR<1:3>的第一比特位ICAR<1>。当输入到第五锁存器835的输出控制信号POUT具有逻辑“高”电平时，并且当突发设置信号WRX_BL被使能为具有逻辑“高”电平时，第五锁存器835可以输出第一内部命令/地址信号ICAR<1:3>的第一比特位ICAR<1>的锁存信号作为第二输入数据DC2<1:4>的第一比特位DC2<1>。
当输入到第六锁存器836的输入控制信号PIN具有逻辑“高”电平时，第六锁存器836可以锁存第一内部命令/地址信号ICAR<1:3>的第二比特位ICAR<2>。当输入到第六锁存器836的输出控制信号POUT具有逻辑“高”电平时，并且当突发设置信号WRX_BL被使能为具有逻辑“高”电平时，第六锁存器836可以输出第一内部命令/地址信号ICAR<1:3>的第二比特位ICAR<2>的锁存信号作为第二输入数据DC2<1:4>的第二比特位DC2<2>。
当输入到第七锁存器837的输入控制信号PIN具有逻辑“高”电平时，第七锁存器837可以锁存第一内部命令/地址信号ICAR<1:3>的第三比特位ICAR<3>。当输入到第七锁存器837的输出控制信号POUT具有逻辑“高”电平时，并且当突发设置信号WRX_BL被使能为具有逻辑“高”电平时，第七锁存器837可以输出第一内部命令/地址信号ICAR<1:3>的第三比特位ICAR<3>的锁存信号作为第二输入数据DC2<1:4>的第三比特位DC2<3>。。
当输入到第八锁存器838的输入控制信号PIN具有逻辑“高”电平时，第八锁存器838可以锁存第二内部命令/地址信号ICAF<1:5>的第五比特位ICAF<5>。当输入到第八锁存器838的输出控制信号POUT具有逻辑“高”电平，并且当突发设置信号WRX_BL被使能为具有逻辑“高”电平时，第八锁存器838可以输出第二内部命令/地址信号ICAF<1:5>的第五比特位ICAF<5>的锁存信号作为第二输入数据DC2<1:4>的第四比特位DC2<4>。
参考图10，列控制电路60可以包括第一列控制信号发生电路910和第二列控制信号发生电路920。
第一列控制信号发生电路910可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将第一写入信号EWT16延迟写入潜伏时间以产生第一列控制脉冲WTAYP。
第二列控制信号发生电路920可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将第二写入信号EWT32延迟写入潜伏时间以产生第二列控制脉冲IWTAYP。
下面将参考图11、结合第一写入模式和第二写入模式被顺序地执行的示例来描述在图1至图10中示出的半导体器件1的操作。
在描述半导体器件1的操作之前，内部时钟发生电路10可以从时钟信号CLK产生第一内部时钟信号CLKR和第二内部时钟信号CLKF。在这种情况下，第一内部时钟信号CLKR可以被产生为具有与时钟信号CLK相同的相位，并且第二内部时钟信号CLKF可以被产生为具有时钟信号CLK的相位的反相相位。
首先，在下文中将描述用于在形式输入模式之后激活第一写入模式的操作。
在时间点“T1”，模式控制电路20的第一输入缓冲器100可以从芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>产生上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>。在这种情况下，由于上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>被产生为具有第一逻辑电平组合，所以形式输入模式可以被激活。第一输入缓冲器100可以从第五命令/地址信号CA<5>产生具有逻辑“高”电平的操作设置信号WRX_CON。第一输入缓冲器100可以从第六命令/地址信号CA<6>产生具有逻辑“低”电平的突发设置信号WRX_BL。
因为上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第一逻辑电平组合，所以第一操作信号发生电路210可以产生被使能为具有逻辑“高”电平的第一操作信号CASR。
在时间点“T2”，第二操作信号发生电路220可以与第二内部时钟信号CLKF同步以锁存第一操作信号CASR，并且从第一操作信号CASR的锁存信号产生具有逻辑“高”电平的第二操作信号CASF。
因为操作设置信号WRX_CON具有逻辑“高”电平，所以标志信号输出电路230可以从第二操作信号CASF产生具有逻辑“高”电平的标志信号WF。
因为突发设置信号WRX_BL被禁止为具有逻辑“低”电平，所以数据输入电路40可以与第二内部时钟信号CLKF同步以从第一命令/地址信号至第四命令/地址信号CA<1:4>产生第一输入数据DC1<1:4>。
在时间点“T3”，模式控制电路20的第一输入缓冲器100可以从芯片选择信号CS和第一命令/地址信号至第三命令/地址信号CA<1:3>产生上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>。在这种情况下，因为上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>被产生为具有第二逻辑电平组合，所以第一写入模式可以被激活。
因为上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>具有第二逻辑电平组合，所以第一写入信号发生电路310可以产生被使能为具有逻辑“高”电平的第一写入信号EWT16。
第一逻辑电路330可以产生第一写入控制信号EWT，该第一写入控制信号EWT通过具有逻辑“高”电平的第一写入信号EWT16而被使能为具有逻辑“高”电平。
第一预控制信号发生电路410可以与第一内部时钟信号CLKR同步，以锁存标志信号WF并且从标志信号WF的锁存信号来产生具有逻辑“高”电平的第一预控制信号WFR。
因为第一写入控制信号EWT被使能为具有逻辑“高”电平，所以第二逻辑电路420可以缓冲第一预控制信号WFR以产生具有逻辑“高”电平的第一模式控制信号WRX。
接下来，在下文中将描述用于在第一写入模式之后激活第二写入模式的操作。
在时间点“T4”，模式控制电路20的第一输入缓冲器100可以从芯片选择信号CS和第一命令/地址信号至第四命令/地址信号CA<1:4>产生上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>。在这种情况下，因为上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>被产生为具有第一逻辑电平组合，所以形式输入模式可以被激活。第一输入缓冲器100可以从第五命令/地址信号CA<5>产生具有逻辑“高”电平的操作设置信号WRX_CON。第一输入缓冲器100可以从第六命令/地址信号CA<6>产生具有逻辑“高”电平的突发设置信号WRX_BL。
因为上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第一逻辑电平组合，所以第一操作信号发生电路210可以产生被使能为具有逻辑“高”电平的第一操作信号CASR。
因为突发设置信号WRX_BL被使能为具有逻辑“高”电平，所以数据输入电路40可以与第一内部时钟信号CLKR同步以从第五命令/地址信号至第七命令/地址信号CA<5:7>产生第二输入数据DC2<1:3>。
在时间点“T5”，第二操作信号发生电路220可以与第二内部时钟信号CLKF同步，以锁存第一操作信号CASR并且从第一操作信号CASR的锁存信号产生具有逻辑“高”电平的第二操作信号CASF。
因为操作设置信号WRX_CON具有逻辑“高”电平，所以标志信号输出电路230可以从第二操作信号CASF产生具有逻辑“高”电平的标志信号WF。
因为突发设置信号WRX_BL被使能为具有逻辑“高”电平，所以数据输入电路40可以与第二内部时钟信号CLKF同步，以从第一命令/地址信号至第四命令/地址信号CA<1:4>产生第一输入数据DC1<1:4>，并且从第七命令/地址信号CA<7>产生第二输入数据DC2<4>。
在时间点“T6”，模式控制电路20的第一输入缓冲器100可以从芯片选择信号CS和第一命令/地址信号至第三命令/地址信号CA<1:3>产生上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>。在这种情况下，因为上升芯片选择信号CSR和第一上升命令信号至第三上升命令信号CAR<1:3>被产生为具有第三逻辑电平组合，所以第二写入模式可以被激活。
因为上升芯片选择信号CSR和第一上升命令信号至第四上升命令信号CAR<1:4>具有第三逻辑电平组合，所以第二写入信号发生电路320可以产生第二写入信号EWT32。
第一逻辑电路330可以从具有逻辑“高”电平的第二写入信号EWT32产生被使能为具有逻辑“高”电平的第一写入控制信号EWT。
第一预控制信号发生电路410可以与第一内部时钟信号CLKR同步，以锁存标志信号WF并且从标志信号WF的锁存信号产生具有逻辑“高”电平的第一预控制信号WFR。
因为第一写入控制信号EWT被使能为具有逻辑“高”电平，所以第二逻辑电路420可以缓冲第一预控制信号WFR以产生具有逻辑“高”电平的第一模式控制信号WRX。
突发控制信号发生电路430可以与第一预控制信号WFR同步以从突发设置信号WRX_BL产生具有逻辑“高”电平的突发控制信号BL_CON。
第二预控制信号发生电路440可以与第一预控制信号WFR同步以从突发控制信号BL_CON产生具有逻辑“高”电平的第二预控制信号WFD。
在时间点“T7”，移位电路340可以将在“T6”产生的第二写入信号EWT32移位以产生第二写入控制信号IEWT。
因为第二写入控制信号IEWT被使能为具有逻辑“高”电平，所以第三逻辑电路450可以缓冲第二预控制信号WFD以产生具有逻辑“高”电平的第二模式控制信号IWRX。
在时间点“T8”，潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将在“T3”产生的第一模式控制信号WRX延迟写入潜伏时间，以产生具有逻辑“高”电平的第一写入潜伏信号WRX_WL。
因为第一写入潜伏信号WRX_WL具有逻辑“高”电平，所以使能信号发生电路700可以产生被使能为具有逻辑“高”电平的写入使能信号WEN。
因为写入使能信号WEN被使能为具有逻辑“高”电平，所以内部数据发生电路50可以从在“T2”产生的第一输入数据DC1<1:4>产生第一内部数据ID1<1:16>。
列控制电路60可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将在“T3”产生的第一写入信号EWT16延迟与写入潜伏相对应的时间，以产生被使能为具有逻辑“高”电平的第一列控制脉冲WTAYP。
因为第一列控制脉冲WTAYP被使能为具有逻辑“高”电平，所以核心电路70可以储存第一内部数据ID1<1:16>。
在“T9”，选择/传输电路600可以输出第一写入潜伏信号WRX_WL作为结束信号WRX_END。
因为结束信号WRX_END具有逻辑“高”电平，所以使能信号发生电路700可以产生被禁止为具有逻辑“低”电平的写入使能信号WEN。
在时间点“T10”，潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将在“T6”产生的第一模式控制信号WRX延迟写入潜伏时间，以产生具有逻辑“高”电平的第一写入潜伏信号WRX_WL。
因为第一写入潜伏信号WRX_WL具有逻辑“高”电平，所以使能信号发生电路700可以产生被使能为具有逻辑“高”电平的写入使能信号WEN。
因为写入使能信号WEN被使能为具有逻辑“高”电平，所以内部数据发生电路50可以从在“T4”产生的第一输入数据DC1<1:4>产生第一内部数据ID1<1:16>。
列控制电路60可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将在“T6”产生的第一写入信号EWT16延迟与写入潜伏相对应的时间，以产生被使能为具有逻辑“高”电平的第一列控制脉冲WTAYP。
因为第一列控制脉冲WTAYP被使能为逻辑“高”电平，所以核心电路70可以储存第一内部数据ID1<1:16>。
在时间点“T11”，潜伏控制电路500可以根据写入潜伏控制信号WL<1:M>来将在“T7”产生的第二模式控制信号IWRX延迟写入潜伏时间，以产生具有逻辑“高”电平的第二写入潜伏信号IWRX_WL。
因为第二写入潜伏信号IWRX_WL具有逻辑“高”电平，所以使能信号发生电路700可以产生被使能为具有逻辑“高”电平的写入使能信号WEN。
因为写入使能信号WEN被使能为具有逻辑“高”电平，所以内部数据发生电路50可以从在“T5”产生的第二输入数据DC2<1:4>产生第二内部数据ID2<1:16>。
列控制电路60可以与第一内部时钟信号CLKR和第二内部时钟信号CLKF同步地将在“T6”处产生的第二写入信号EWT32延迟与写入潜伏相对应的时间，以产生被使能为具有逻辑“高”电平的第二列控制脉冲IWTAYP。
因为第二列控制脉冲IWTAYP被使能为逻辑“高”电平，所以核心电路70可以储存第二内部数据ID2<1:16>。
在时间点“T12”，选择/传输电路600可以输出第二写入潜伏信号IWRX_WL作为结束信号WRX_END。
因为结束信号WRX_END具有逻辑“高”电平，所以使能信号发生电路700可以产生被禁止为具有逻辑“低”电平的写入使能信号WEN。
如上所述，根据实施例的半导体器件可以根据命令/地址信号的逻辑电平组合，在形式输入模式之后激活用于储存从命令/地址信号产生的内部数据的第一写入模式和第二写入模式，从而减少用外部数据激活第一写入模式和第二写入模式的功耗。
参考图12，根据另一个实施例的半导体器件1000可以包括命令控制电路1101、潜伏/突发控制电路1102、操作控制电路1103、输入/输出(I/O)控制电路1104、数据I/O电路1105和DRAM核心1106。
命令控制电路1101可以包括输入驱动电路1111、芯片选择信号缓冲器1112、命令/地址缓冲器1113、命令解码器1114和掉电控制电路1115。输入驱动电路1111可以接收并驱动芯片选择信号CS，以将芯片选择信号CS传送至掉电控制电路115。芯片选择信号缓冲器1112可以根据芯片选择参考电压VREF_CS来缓冲并接收芯片选择信号CS。命令/地址缓冲器1113可以根据命令/地址参考电压VREF_CA来缓冲并接收命令/地址信号CA<0:6>。命令解码器1114可以根据通过芯片选择信号缓冲器1112缓冲的芯片选择信号CS来对通过命令/地址缓冲器1113缓冲的命令/地址信号CA<0:6>进行解码，以产生半导体器件1000的操作所需的各种命令。掉电控制电路1115可以根据由输入驱动电路1111驱动的芯片选择信号CS和由命令解码器1114产生的命令来控制掉电模式。
命令控制电路1101可以具有与图1中所示的半导体器件1所包括的模式控制电路20基本相同的配置，除了其I/O信号之外。因此，可以用模式控制电路20来替换命令控制电路1101。
潜伏/突发控制电路1102可以包括突发长度信息发生器1121、写入潜伏控制器1122和突发长度控制电路1123。突发长度信息发生器1121可以根据由命令解码器1114产生的命令来产生控制突发长度操作所需的信息。写入潜伏控制器1122可以根据经由命令解码器1114传送的命令根据写入潜伏执行控制操作。突发长度控制电路1123可以包括信息储存电路1125，其用于储存从突发长度信息发生器1121输出的信息。突发长度控制电路1123可以包括突发长度控制器1126，其用于根据经由命令解码器1114传送的命令、从写入潜伏控制器1122输出的信号、以及从突发长度信息发生器1121输出的信息来控制突发长度操作。突发长度控制电路1123可以包括突发结束控制器1127，其用于根据经由命令解码器1114传送的命令、从写入潜伏控制器1122输出的信号、以及从突发长度信息发生器1121输出的信息来控制突发结束操作。
操作控制电路1103可以包括读取/写入控制器1131、地址控制器1132、自动预充电控制器1133和行路径控制器1134，以产生用于控制读取操作和写入操作的读取/写入控制信号RD/WR_Control、以及用于控制激活操作、预充电操作和刷新操作的行路径控制信号ACT/PCG/REF_Control。如果时钟信号CK_t和CK_c被激活，则读取/写入控制器1131可以根据从潜伏/突发控制电路1102输出的信号和从地址控制器1132输出的信号来控制读取操作和写入操作。地址控制器1132可以根据从潜伏/突发控制电路1102输出的信号来控制地址的产生。如果时钟信号CK_t和CK_c被激活，则自动预充电控制器1133可以根据从潜伏/突发控制电路1102输出的信号来控制自动预充电操作。行路径控制器1134可以根据通过命令解码器1114传送的命令来控制行路径。
潜伏/突发控制电路1102和操作控制电路1103可以具有与图1所示的半导体器件1所包括的写入控制电路30和列控制电路60基本相同的配置，除了它们的I/O信号之外。因此，可以用写入控制电路30和列控制电路60来分别替换潜伏/突发控制电路1102和操作控制电路1103。
I/O控制电路1104可以包括第一时钟缓冲器1141、时钟使能信号发生器1142、第二时钟缓冲器1143、第一分频器1144、第二分频器1145、内部时钟驱动器1146、I/O控制器1147和数据路径控制器1148。第一时钟缓冲器1141可以接收和缓冲时钟信号CK_t和CK_c。时钟使能信号发生器1142可以在第一时钟缓冲器1141所缓冲的时钟信号CK_t和CK_c被激活之后产生时钟使能信号。第二时钟缓冲器1143可以接收并缓冲用于输入和输出数据的数据时钟信号WCK和WCKB。第一分频器1144可以对通过第二时钟缓冲器1143缓冲的数据时钟信号WCK和WCKB进行分频。第二分频器1145可以接收第一分频器1144的输出信号并对其进行分频。内部时钟驱动器1146可以接收第一分频器1144的输出信号并对其进行分频以产生内部数据时钟信号IWCK[0:3]。I/O控制器1147可以接收通过第二分频器1145分频的信号和由内部时钟驱动器1146产生的内部数据时钟信号IWCK[0:3]以控制数据的输入和输出。数据路径控制器1148可以根据从I/O控制器1147输出的信号和由内部时钟驱动器1146产生的内部数据时钟信号IWCK[0:3]来控制在数据的输入和输出中使用的数据路径。
数据I/O电路1105可以包括接收器1151、解串器1152、写入驱动器1153、写入多路复用器1154、读取多路复用器1155、读取驱动器1156、串行器1157和发送器1158。接收器1151可以与内部数据时钟信号IWCK[0:3]同步以根据数据参考电压VREF_DQ来接收传输数据DQ。解串器1152可以将经由接收器1151串行输入的传输数据DQ转换为并行数据。写入驱动器1153可以驱动并行数据以将被驱动的并行数据传送到写入多路复用器1154。写入多路复用器1154可以使用I/O线利用多路复用技术将由写入驱动器1153驱动的数据传送到DRAM核心1106。读取多路复用器1155可以在读取操作期间使用多路复用技术通过I/O线将从DRAM核心1106输出的数据输出到读取驱动器1156。读取驱动器1156可以驱动通过读取多路复用器1155从DRAM核心1106输出的数据，以将被驱动的数据输出到串行器1157。串行器1157可以将从读取驱动器1156输出的数据转换为串行数据。发送器1158可以输出由串行器1157转换的串行数据作为传输数据DQ。
I/O控制电路1104和数据I/O电路1105可以分别具有与图1所示的半导体器件1中所包括的数据输入电路40和内部数据发生电路50基本相同的配置，除了它们的I/O信号之外。因此，可以用数据输入电路40和内部数据发生电路50来分别替换I/O控制电路1104和数据I/O电路1105。
DRAM核心1106可以根据读取/写入控制信号RD/WR_Control来执行用于经由数据I/O电路1105来输出或接收数据的读取操作或写入操作。DRAM核心1106可以根据行路径控制信号ACT/PCG/REF_Control来执行激活操作、预充电操作或刷新操作。
DRAM核心1106可以具有与图1所示的半导体器件1中所包括的核心电路70基本相同的配置，除了其I/O信号之外。因此，可以用核心电路70来替换DRAM核心1106。

Claims (24)

1.一种半导体器件，包括：
模式控制电路，其被配置为根据芯片选择信号的逻辑电平组合来激活形式输入模式，被配置为激活命令/地址信号以从所述命令/地址信号产生操作设置信号，以及被配置为在所述形式输入模式被激活之后的写入模式中，根据所述芯片选择信号和所述命令/地址信号的逻辑电平组合来产生模式控制信号，所述模式控制信号通过所述操作设置信号而被使能；
写入控制电路，其被配置为产生根据所述模式控制信号的逻辑电平而被使能的写入使能信号；以及
内部数据发生电路，其配置为根据所述写入使能信号来产生要被储存在核心电路中的内部数据。
2.根据权利要求1所述的半导体器件，其中，所述内部数据发生电路被配置为当所述写入使能信号被使能时将外部数据输出作为所述内部数据，并且被配置为当所述写入使能信号被禁止时将输入数据输出作为所述内部数据。
3.根据权利要求1所述的半导体器件，还包括：
所述模式控制电路，其被配置为从所述命令/地址信号产生突发设置信号；以及
数据输入电路，其被配置为：根据所述突发设置信号而与第一内部时钟信号和第二内部时钟信号同步以从所述命令/地址信号产生第一输入数据和第二输入数据。
4.根据权利要求1所述的半导体器件，其中，所述形式输入模式是用于通过对根据所述命令/地址信号而输入的输入数据进行解码而将所述内部数据储存在所述核心电路中的操作模式。
5.根据权利要求1所述的半导体器件，其中，当与时钟信号的上升沿同步地输入的所述芯片选择信号和所述命令/地址信号具有第一逻辑电平组合时，所述形式输入模式被激活。
6.根据权利要求1所述的半导体器件，其中，从与时钟信号的下降沿同步地输入的命令/地址信号中的任何比特位产生所述操作设置信号。
7.根据权利要求1所述的半导体器件，其中，从与时钟信号的下降沿同步地输入的命令/地址信号中的至少两个比特位产生所述输入数据。
8.根据权利要求1所述的半导体器件，其中，所述模式控制电路包括：
输入缓冲器，其被配置为与第一内部时钟信号同步地锁存所述芯片选择信号以产生上升芯片选择信号，被配置为与所述第一内部时钟信号同步以从所述命令/地址信号产生上升命令信号，以及被配置为与第二内部时钟信号同步以从所述命令/地址信号中的任何比特位产生所述操作设置信号；
标志信号发生电路，其配置为与所述第二内部时钟信号同步以产生标志信号，当所述上升芯片选择信号和所述上升命令信号具有第一逻辑电平组合并且所述操作设置信号具有第一逻辑电平时，所述标志信号被使能；
写入控制信号发生电路，其被配置为产生写入控制信号，当所述上升芯片选择信号和所述上升命令信号具有第二逻辑电平组合时，所述写入控制信号被使能；以及
模式控制信号发生电路，其被配置为：当所述标志信号和所述写入控制信号二者都被使能时，与所述第一内部时钟信号同步以产生所述模式控制信号。
9.根据权利要求8所述的半导体器件，其中，所述标志信号发生电路包括：
第一操作信号发生电路，其被配置为产生第一操作信号，当所述上升芯片选择信号和所述上升命令信号具有第一逻辑电平组合时，所述第一操作信号被使能；
第二操作信号发生电路，其被配置为与所述第二内部时钟信号同步以锁存所述第一操作信号，以及被配置为输出所述第一操作信号的锁存信号作为第二操作信号；以及
标志信号输出电路，其被配置为：当所述操作设置信号具有所述第一逻辑电平时，从所述第二操作信号产生所述标志信号。
10.根据权利要求8所述的半导体器件，其中，所述模式控制信号发生电路包括：
预控制信号发生电路，其被配置为：与所述第一内部时钟信号同步以锁存所述标志信号，以及从被锁存的标志信号产生预控制信号；以及
逻辑电路，其被配置为：当所述写入控制信号被使能时，缓冲所述预控制信号以产生所述模式控制信号。
11.根据权利要求1所述的半导体器件，其中，所述写入控制电路包括：
潜伏控制电路，其被配置为将所述模式控制信号延迟写入潜伏时间以产生写入潜伏信号；
选择/传输电路，其被配置为将所述写入潜伏信号移位以输出经移位的写入潜伏信号作为结束信号；以及
使能信号发生电路，其被配置为产生所述写入使能信号，当所述写入潜伏信号被输入时所述写入使能信号被使能，并且当所述结束信号被输入时所述写入使能信号被禁止。
12.一种半导体器件，包括：
模式控制电路，其被配置为根据芯片选择信号的逻辑电平组合来激活形式输入模式，被配置为激活命令/地址信号以从所述命令/地址信号产生操作设置信号和突发设置信号，以及被配置为在所述形式输入模式被激活之后的第一写入模式和第二写入模式中，根据所述芯片选择信号和所述命令/地址信号的逻辑电平组合来产生第一模式控制信号和第二模式控制信号，所述第一模式控制信号和所述第二模式控制信号通过所述操作设置信号而被使能；以及
写入控制电路，其被配置为产生写入使能信号，所述写入使能信号根据所述第一模式控制信号的逻辑电平和所述第二模式控制信号的逻辑电平而被使能。
13.根据权利要求12所述的半导体器件，还包括：
数据输入电路，其被配置为：根据所述突发设置信号而与第一内部时钟信号和第二内部时钟信号同步，以从所述命令/地址信号产生第一输入数据和第二输入数据。
14.根据权利要求12所述的半导体器件，还包括：
内部数据发生电路，其被配置为当所述写入使能信号被使能时将外部数据输出作为内部数据，以及被配置为当所述写入使能信号被禁止时将输入数据输出作为所述内部数据。
15.根据权利要求12所述的半导体器件，其中，所述形式输入模式是用于通过对根据所述命令/地址信号而输入的第一输入数据和第二输入数据进行解码来将第一内部数据和第二内部数据储存在核心电路中的操作模式。
16.根据权利要求12所述的半导体器件，其中，当与时钟信号的上升沿同步地输入的所述芯片选择信号和所述命令/地址信号具有第一逻辑电平组合时，所述形式输入模式被激活。
17.根据权利要求12所述的半导体器件，
其中，当与时钟信号的上升沿同步地输入的所述芯片选择信号和所述命令/地址信号具有第二逻辑电平组合时，所述第一写入模式被激活；以及
其中，当与所述时钟信号的上升沿同步地输入的所述芯片选择信号和所述命令/地址信号具有第三逻辑电平组合时，所述第二写入模式被激活。
18.根据权利要求12所述的半导体器件，其中，所述模式控制电路包括：
第一输入缓冲器，其被配置为与第一内部时钟信号同步地锁存所述芯片选择信号以产生上升芯片选择信号，被配置为与所述第一内部时钟信号同步以从所述命令/地址信号产生上升命令信号，被配置为与第二内部时钟信号同步以从所述命令/地址信号中所包括的一比特位来产生所述操作设置信号，以及被配置为与所述第二内部时钟信号同步以从所述命令/地址信号中所包括的另一比特位来产生所述突发设置信号；
标志信号发生电路，其配置为与所述第二内部时钟信号同步以产生标志信号，当所述上升芯片选择信号和所述上升命令信号具有第一逻辑电平组合并且所述操作设置信号具有第一逻辑电平时，所述标志信号被使能；
写入控制信号发生电路，其被配置为产生第一写入控制信号，当所述上升芯片选择信号和所述上升命令信号具有第二逻辑电平组合时，所述第一写入控制信号被使能；以及被配置为产生所述第一写入控制信号和第二写入控制信号，当所述上升芯片选择信号和所述上升命令信号具有第三逻辑电平组合时，所述第一写入控制信号和所述第二写入控制信号被顺序地使能；以及
模式控制信号发生电路，其被配置为：当所述标志信号和所述第一写入控制信号二者都被使能时，与所述第一内部时钟信号同步以产生所述第一模式控制信号；以及被配置为：当所述标志信号、所述突发设置信号和所述第二写入控制信号被使能时，与所述第一内部时钟信号同步以产生所述第二模式控制信号。
19.根据权利要求18所述的半导体器件，其中，所述标志信号发生电路包括：
第一操作信号发生电路，其被配置为产生第一操作信号，当所述上升芯片选择信号和所述上升命令信号具有第一逻辑电平组合时所述第一操作信号被使能；
第二操作信号发生电路，其被配置为与所述第二内部时钟信号同步以锁存所述第一操作信号，以及被配置为输出所述第一操作信号的锁存信号作为第二操作信号；以及
标志信号输出电路，其被配置为当所述操作设置信号具有所述第一逻辑电平时从所述第二操作信号产生所述标志信号。
20.根据权利要求18所述的半导体器件，其中，所述写入控制信号发生电路包括：
第一写入信号发生电路，其被配置为产生第一写入信号，当所述上升芯片选择信号和所述上升命令信号具有所述第二逻辑电平组合时，所述第一写入信号被使能；
第二写入信号发生电路，其被配置为产生第二写入信号，当所述上升芯片选择信号和所述上升命令信号具有所述第三逻辑电平组合时，所述第二写入信号被使能；
第一逻辑电路，其被配置为产生所述第一写入控制信号，当所述第一写入信号和所述第二写入信号中的一个被使能时，所述第一写入控制信号被使能；以及
移位电路，其被配置为将所述第二写入信号移位写入潜伏时间以产生所述第二写入控制信号。
21.根据权利要求18所述的半导体器件，其中，所述模式控制信号发生电路包括：
第一预控制信号发生电路，其被配置为：与所述第一内部时钟信号同步以锁存所述标志信号，并且从被锁存的标志信号产生第一预控制信号；
第二逻辑电路，其被配置为：当所述第一写入控制信号被使能时，缓冲所述第一预控制信号以产生所述第一模式控制信号；
突发控制信号发生电路，其被配置为：与所述第一预控制信号同步地锁存所述突发设置信号以产生突发控制信号；
第二预控制信号发生电路，其被配置为：与所述第一预控制信号同步地锁存所述突发控制信号以产生第二预控制信号；以及
第三逻辑电路，其被配置为：当所述第二写入控制信号被使能时缓冲所述第二预控制信号以产生所述第二模式控制信号。
22.根据权利要求12所述的半导体器件，其中，所述写入控制电路包括：
潜伏控制电路，其被配置为：将所述第一模式控制信号和所述第二模式控制信号延迟写入潜伏时间以产生第一写入潜伏信号和第二写入潜伏信号，以及被配置为：将所述突发设置信号延迟所述写入潜伏时间以产生突发移位信号；
选择/传输电路，其被配置为：根据所述突发移位信号来移位所述第一写入潜伏信号和所述第二写入潜伏信号，以及被配置为：输出所述第一写入潜伏信号的经移位的信号和所述第二写入潜伏信号的经移位的信号中的任何一个作为结束信号；以及
使能信号发生电路，其被配置为产生所述写入使能信号，当所述第一写入潜伏信号被输入时所述写入使能信号被使能，以及当所述结束信号被输入时所述写入使能信号被禁止。
23.根据权利要求12所述的半导体器件，其中，数据输入电路包括：
管道控制电路，其被配置为产生输入控制信号和输出控制信号，所述输入控制信号和所述输出控制信号根据标志信号和第一写入潜伏信号而被顺序地使能；
第二输入缓冲器，其被配置为与第一内部时钟信号同步以从所述命令/地址信号产生第一内部命令/地址信号，以及被配置为与第二内部时钟信号同步以从所述命令/地址信号产生第二内部命令/地址信号；以及
管道电路，其被配置为：当所述输入控制信号被输入时，锁存所述第一内部命令/地址信号和所述第二内部命令/地址信号，以及被配置为：根据所述突发设置信号的逻辑电平来从所述第一内部命令/地址和所述第二内部命令/地址产生第一输入数据和第二输入数据。
24.根据权利要求23所述的半导体器件，其中，所述管道电路被配置为：当所述突发设置信号被禁止时，从所述第一内部命令/地址信号产生所述第一输入数据；以及被配置为：当所述突发设置信号被使能时，从所述第一内部命令/地址信号和所述第二内部命令/地址信号产生所述第一输入数据和所述第二输入数据。
CN201911114663.5A 2019-04-10 2019-11-14 半导体器件 Active CN111816228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190042179A KR20200119669A (ko) 2019-04-10 2019-04-10 반도체장치
KR10-2019-0042179 2019-04-10

Publications (2)

Publication Number Publication Date
CN111816228A true CN111816228A (zh) 2020-10-23
CN111816228B CN111816228B (zh) 2024-02-13

Family

ID=72747847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911114663.5A Active CN111816228B (zh) 2019-04-10 2019-11-14 半导体器件

Country Status (3)

Country Link
US (1) US10983728B2 (zh)
KR (1) KR20200119669A (zh)
CN (1) CN111816228B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11972832B2 (en) * 2021-07-19 2024-04-30 Changxin Memory Technologies, Inc. Command decoder circuit, memory, and electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166993A (en) * 1999-06-22 2000-12-26 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JP2002056695A (ja) * 2000-08-10 2002-02-22 Toshiba Corp 同期型半導体記憶装置
US20020040420A1 (en) * 2000-09-29 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Simply interfaced semiconductor integrated circuit device including logic circuitry and embedded memory circuitry
US20090040850A1 (en) * 2007-08-10 2009-02-12 Fujitsu Limited Semiconductor memory, test method of semiconductor memory and system
US20100329039A1 (en) * 2009-06-26 2010-12-30 Hynix Semiconductor Inc. Data buffer control circuit and semiconductor memory apparatus including the same
CN103093805A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 地址译码方法及使用该方法的半导体存储器件
CN104901673A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统
CN107093445A (zh) * 2011-03-04 2017-08-25 瑞萨电子株式会社 半导体器件
US20170372760A1 (en) * 2016-06-27 2017-12-28 SK Hynix Inc. Semiconductor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7130226B2 (en) * 2005-02-09 2006-10-31 Micron Technology, Inc. Clock generating circuit with multiple modes of operation
KR20120003675A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 메모리 장치에서의 테스트 모드 제어회로 및 테스트 모드 진입 방법
KR102491579B1 (ko) 2016-01-22 2023-01-25 삼성전자주식회사 메모리 장치, 메모리 모듈 및 메모리 시스템

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166993A (en) * 1999-06-22 2000-12-26 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JP2002056695A (ja) * 2000-08-10 2002-02-22 Toshiba Corp 同期型半導体記憶装置
US20020040420A1 (en) * 2000-09-29 2002-04-04 Mitsubishi Denki Kabushiki Kaisha Simply interfaced semiconductor integrated circuit device including logic circuitry and embedded memory circuitry
US20090040850A1 (en) * 2007-08-10 2009-02-12 Fujitsu Limited Semiconductor memory, test method of semiconductor memory and system
US20100329039A1 (en) * 2009-06-26 2010-12-30 Hynix Semiconductor Inc. Data buffer control circuit and semiconductor memory apparatus including the same
CN107093445A (zh) * 2011-03-04 2017-08-25 瑞萨电子株式会社 半导体器件
CN103093805A (zh) * 2011-11-08 2013-05-08 海力士半导体有限公司 地址译码方法及使用该方法的半导体存储器件
CN104901673A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 半导体器件和包括半导体器件的半导体系统
US20170372760A1 (en) * 2016-06-27 2017-12-28 SK Hynix Inc. Semiconductor devices

Also Published As

Publication number Publication date
KR20200119669A (ko) 2020-10-20
US20200326886A1 (en) 2020-10-15
US10983728B2 (en) 2021-04-20
CN111816228B (zh) 2024-02-13

Similar Documents

Publication Publication Date Title
CN111192611B (zh) 半导体器件
US6771552B2 (en) Semiconductor memory device and control method
US9552255B2 (en) Memory device with parallel odd and even column access and methods thereof
CN110931061B (zh) 半导体器件
CN111312308B (zh) 半导体器件和包括其的半导体系统
US10762935B2 (en) Semiconductor devices
US9368175B2 (en) Semiconductor memory device receiving multiple commands simultaneously and memory system including the same
US10204665B2 (en) Memory device with interleaved bank access
CN111383677B (zh) 半导体器件
CN113808631A (zh) 用于数据选通写入定时的设备、系统和方法
US10847206B2 (en) Semiconductor devices for executing a column operation
CN111816228B (zh) 半导体器件
CN111145808B (zh) 半导体器件
CN113838496A (zh) 包括等待时间设定电路的半导体存储器件
US7715270B2 (en) Address synchronous circuit capable of reducing current consumption in DRAM
CN117116313A (zh) 用于输入缓冲器启用时钟同步的设备和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant