CN111800144A

CN111800144A - 一种基于片上变压器的隔离传输电路

Info

Publication number: CN111800144A
Application number: CN202010676698.4A
Authority: CN
Inventors: 涂才根; 张胜; 谭在超; 罗寅; 丁国华; 宋毅龙; 向伟荣
Original assignee: Qingdao Aerospace Semiconductor Research Institute Co ltd; Suzhou Covette Semiconductor Co ltd
Current assignee: Qingdao Aerospace Semiconductor Research Institute Co ltd; Suzhou Covette Semiconductor Co ltd
Priority date: 2020-07-14
Filing date: 2020-07-14
Publication date: 2020-10-20

Abstract

本发明涉及一种基于片上变压器的隔离传输电路，所述传输电路包括编码模块，解码模块，驱动模块和两组变压器，其中TA/GND1‑RA/RX组成一组变压器，TB/GND1‑RB/RX组成另一组变压器；该方案大大降低了方案的成本，减少了体积，片上空心变压器，具有高耦合系数、低功耗、高传输速率、可集成的优势。

Description

一种基于片上变压器的隔离传输电路

技术领域

本发明涉及一种传输电路，具体涉及一种基于片上变压器的隔离传输电路，属于集成电路技术领域。

背景技术

电子产品在应用上为确保安全或是其他原因，输入和输出是需要隔离处理的，应用方案中，为了使输入和输出信号联动处理，必须存在隔离通信机制。传统的隔离通信采用分立元件设计，例如ACDC开关电源应用中常见的光耦+TL431元件。采用分立元件，一方面增加方案的成本，另一方面限制方案的体积，不利于小型化趋势，虽然本领域的技术人员一直尝试新的方案，但是效果均不太理想。

发明内容

本发明正是针对现有技术中存在的问题，提供一种基于片上变压器的隔离传输电路，该方案涉及一种基于硅片上制造的空心变压器进行隔离传输的电路系统，可以替代传统的分立元件隔离传输，大大降低了方案的成本及体积。片上空心变压器，具有高耦合系数、低功耗、高传输速率、可集成的优势。

为了实现上述目的，本发明的技术方案如下，一种基于片上变压器的隔离传输电路，其特征在于，所述传输电路包括编码模块，解码模块，驱动模块和两组变压器，其中TA/GND1-RA/RX组成一组变压器，TB/GND1-RB/RX组成另一组变压器，变压器原边部分，虚线右侧为变压器次边部分，图示架构上共包含四部分，编码模块利用振荡器和逻辑门组合生成连串脉冲信号；编码模块将IC接收的输入方波编码成连串脉冲，脉冲经过驱动放大之后传输给变压器的初级端，在变压器的次极端会耦合连串脉冲信号，该信号经由解码模块解码后，重新得到类似IC输入方波一样的方波信号。

作为本发明的一种改进，所述解码模块包含衰减单元、放大单元以及解码单元，衰减单元为输入部分，主要衰减掉不需要的杂波，不让其被检测；放大单元用于放大没有被衰减单元过滤掉的信号；解码单元将有用的信号进行逻辑组合后，解码成IC后续模块可以处理的信号；衰减单元RA或RB接收到的很低的连串脉冲过滤掉，只需要传输高的连串脉冲；放大单元的功能是指的将衰减模块输出的模拟信号放大为数字信号，解码单元的功能是指将连串脉冲解码为最终的方波信号PWM2。

作为本发明的一种改进，衰减单元目的是衰减掉不需要的相对较低的干扰脉冲，仅保留脉冲相对较高的脉冲。衰减单元为一放大倍数低于1的运放，运放的输入为RA/RB，两个串联的二极管接法的三极管，运放的输出为三极管Q1/Q2，Q1/Q2会产生电流脉冲，从而改变负载电阻下端的电压，得到输出VA/VB.该模块精度要求高，两路输入和两路输出需要高度匹配。采用该设计，RA/RB上接收到的较高电平，反映到输出VA/VB上会产生电压差；而RA/RB上接收到的较低电平(干扰信号)，进衰减后不能再输出VA/VB上产生明显的电压差，从而被过滤。

作为本发明的一种改进，所述放大单元包括两个电压比较器，这两个比较器为同结构的迟滞比较器，且有两个输出端。例如对于CMP1，其功能为：1、VA<＝VB时，Y1为低电平，Y2为高电平；2、VA>VB时，Y1为高电平，Y2为低电平。

作为本发明的一种改进，所述解码模块主要处理VA与VB的电压关系，若VA<VB，OUT1为低电平，OUT2为高电平，PWM2为低电平；若VA>VB，OUT1为高电平，OUT2为低电平，PWM2为高电平，且PWM2具有锁存功能。目的是衰减掉不需要的相对较低的干扰脉冲，仅保留脉冲相对较高的脉冲。解码模块由三组锁存器组成，将放大模块输出的连串的高低电平，经由锁存器所存，得到PWM方波信号。

作为本发明的一种改进，片上变压器由于仅仅用金属层绕制，通常的感量都在几nH至几十nH之间，因此编码模块需内置振荡器，通常频率在几MHz至几十MHz，从而保证最终驱动变压器原边电感的时间较短，防止变压器磁饱和，通常编码后得到的高频连串脉冲的高电平时间在几ns至几十ns之间。本文说的片上变压器是指：将变压器制作在硅片上，通过底层金属和顶层金属各自绕线圈组成变压器。

相对于现有技术，本发明具有如下优点，该技术方案片上变压器隔离传输具有高耦合系数、低功耗、高传输速率、可集成的优势；2)该方案中巧妙的编码、解码模块保障了变压器的准确传输；3)该方案中解码模块采用了干扰信号衰减、有效信号放大，很好地保证了变压器两侧信号的正常传输；4)该技术方案片上集成，大大降低成本；利用硅片金属层间的耐压可以提高变压器两端的耐压，传输速度快。

附图说明

图1为本发明整体结构示意图；

图2为波形关系示意图；

图3为解码模块示意图；

图4为逻辑关系示意图。

具体实施方式：

为了加深对本发明的理解，下面结合附图对本实施例做详细的说明。

实施例1：参见图1本发明提供的片上变压器隔离通信的核心架构如图1所示，虚线左侧为变压器原边部分，虚线右侧为变压器次边部分，图示架构上共包含四部分，编码模块，解码模块，驱动模块和两组变压器，其中TA/GND1-RA/RX组成一组变压器，TB/GND1-RB/RX组成另一组变压器，编码模块利用振荡器和逻辑门组合生成连串脉冲信号；编码模块将IC接收的输入方波编码成连串脉冲，脉冲经过驱动放大之后传输给变压器的初级端，在变压器的次极端会耦合连串脉冲信号，该信号经由解码模块解码后，重新得到类似IC输入方波一样的方波信号，所述解码模块包含衰减单元、放大单元以及解码单元，衰减单元为输入部分，主要衰减掉不需要的杂波，不让其被检测；放大单元用于放大没有被衰减单元过滤掉的信号；解码单元将有用的信号进行逻辑组合后，解码成IC后续模块可以处理的信号；衰减单元RA或RB接收到的很低的连串脉冲过滤掉，只需要传输高的连串脉冲；放大单元的功能是指的将衰减模块输出的模拟信号放大为数字信号，解码单元的功能是指将连串脉冲解码为最终的方波信号PWM2，衰减单元目的是衰减掉不需要的相对较低的干扰脉冲，仅保留脉冲相对较高的脉冲。衰减单元为一放大倍数低于1的运放，运放的输入为RA/RB，两个串联的二极管接法的三极管，运放的输出为三极管Q1/Q2，Q1/Q2会产生电流脉冲，从而改变负载电阻下端的电压，得到输出VA/VB.该模块精度要求高，两路输入和两路输出需要高度匹配。采用该设计，RA/RB上接收到的较高电平，反映到输出VA/VB上会产生电压差；而RA/RB上接收到的较低电平(干扰信号)，进衰减后不能再输出VA/VB上产生明显的电压差，从而被过滤，所述放大单元包括两个电压比较器，这两个比较器为同结构的迟滞比较器，且有两个输出端。例如对于CMP1，其功能为：1、VA<＝VB时，Y1为低电平，Y2为高电平；2、VA>VB时，Y1为高电平，Y2为低电平，所述解码模块主要处理VA与VB的电压关系，若VA<VB，OUT1为低电平，OUT2为高电平，PWM2为低电平；若VA>VB，OUT1为高电平，OUT2为低电平，PWM2为高电平。且PWM2具有锁存功能。参考图3。目的是衰减掉不需要的相对较低的干扰脉冲，仅保留脉冲相对较高的脉冲。解码模块由三组锁存器组成，将放大模块输出的连串的高低电平，经由锁存器所存，得到PWM方波信号，片上变压器由于仅仅用金属层绕制，通常的感量都在几nH至几十nH之间，因此编码模块需内置振荡器，通常频率在几MHz至几十MHz，从而保证最终驱动变压器原边电感的时间较短，防止变压器磁饱和，通常编码后得到的高频连串脉冲的高电平时间在几ns至几十ns之间。本文说的片上变压器是指：将变压器制作在硅片上，通过底层金属和顶层金属各自绕线圈组成变压器。在图1中，用变压器的符号形象地表示。

工作原理：编码器将输入的PWM方波信号编码成高频的连串脉冲信号，高频连串脉冲信号经过驱动放大，直接送至变压器绕组原边，变压器次边绕组会感应得到高频连串脉冲信号，经过解码模块解码，最终得到PWM方波信号。片上变压器由于仅仅用金属层绕制，通常的感量都在几nH至几十nH之间，因此编码模块需内置振荡器，通常频率在几MHz至几十MHz，从而保证最终驱动变压器原边电感的时间较短，防止变压器磁饱和，通常编码后得到的高频连串脉冲的高电平时间在几ns至几十ns之间。

图2显示了各主要信号的波形关系，从PWM1方波至TA/TB的波形关系，很容易通过编码模块的逻辑功能获得，从RA/RB到PWM2需要解码模块解码得到。且图中显示，当RA为高的连串脉冲时，RB会由于干扰或寄生原因存在较低的连串脉冲，这就要求解码模块需要对这种低的连串脉冲有过滤功能。

图3显示解码模块的结构，包含三大功能——衰减、放大、解码。衰减功能就是将图2中的RA或RB接收到的很低的连串脉冲过滤掉，只需要传输高的连串脉冲；放大功能是指的将衰减模块输出的模拟信号放大为数字信号，解码功能是指将连串脉冲解码为最终的方波信号PWM2.

衰减模块中，RA、RB、RX对地的结构都是两个BE结外加一根电阻，因此，静态时，RA、RB、RX三者的电压相等，对于RA和RB，与VDD间的结构一致，因此静态时，VA、VB电压相等。假如某时刻，RA接收到一个高脉冲，则会触发Q1产生较大电流，从而将VB电压下拉，此时VA电压将大于VB电压；同理，RB接收一个高脉冲，VA电压将小于VB电压，当RA或RB接收完脉冲回归静态，VA与VB电压再次相等。如图2，正常工作时，如RA接收连串高脉冲时，RB也接收连串低脉冲，经过衰减模块的处理，连串低脉冲的干扰将被屏蔽。

放大模块，即两个电压比较器，图中所示，这两个比较器为同结构的迟滞比较器，且有两个输出端。例如对于CMP1，其功能为：1、VA<＝VB时，Y1为低电平，Y2为高电平；2、VA>VB时，Y1为高电平，Y2为低电平。

解码模块主要处理VA与VB的电压关系，若VA<VB，OUT1为低电平，OUT2为高电平，PWM2为低电平；若VA>VB，OUT1为高电平，OUT2为低电平，PWM2为高电平。且PWM2具有锁存功能。RA、RB、OUT1、OUT2、PWM2的逻辑关系如图4所示。

需要说明的是上述实施例，并非用来限定本发明的保护范围，在上述技术方案的基础上所作出的等同变换或替代均落入本发明权利要求所保护的范围。

Claims

1.一种基于片上变压器的隔离传输电路，其特征在于，所述传输电路包括编码模块，解码模块，驱动模块和两组变压器，其中TA/GND1-RA/RX组成一组变压器，TB/GND1-RB/RX组成另一组变压器，编码模块利用振荡器和逻辑门组合生成连串脉冲信号；编码模块将IC接收的输入方波编码成连串脉冲，脉冲经过驱动放大之后传输给变压器的初级端，在变压器的次极端会耦合连串脉冲信号，该信号经由解码模块解码后，重新得到类似IC输入方波一样的方波信号。

2.根据权利要求1所述的基于片上变压器的隔离传输电路，其特征在于，所述解码模块包含衰减单元、放大单元以及解码单元，衰减单元RA或RB接收到的很低的连串脉冲过滤掉，只需要传输高的连串脉冲；放大单元的功能是指的将衰减模块输出的模拟信号放大为数字信号，解码单元的功能是指将连串脉冲解码为最终的方波信号PWM2。

3.根据权利要求2所述的基于片上变压器的隔离传输电路，其特征在于，衰减单元设置为一放大倍数低于1的运放，运放的输入为RA/RB，两个串联的二极管接法的三极管，运放的输出为三极管Q1/Q2，Q1/Q2会产生电流脉冲，从而改变负载电阻下端的电压，得到输出VA/VB。

4.根据权利要求3所述的基于片上变压器的隔离传输电路，其特征在于，所述放大单元包括两个电压比较器，这两个比较器为同结构的迟滞比较器，且有两个输出端。

5.根据权利要求3或4所述的基于片上变压器的隔离传输电路，其特征在于，所述解码模块主要处理VA与VB的电压关系，若VA<VB，OUT1为低电平，OUT2为高电平，PWM2为低电平；若VA>VB，OUT1为高电平，OUT2为低电平，PWM2为高电平，且PWM2具有锁存功能。

6.根据权利要求3或4所述的基于片上变压器的隔离传输电路，其特征在于，解码模块由三组锁存器组成，将放大模块输出的连串的高低电平，经由锁存器所存，得到PWM方波信号。

7.根据权利要求3或4所述的基于片上变压器的隔离传输电路，其特征在于，片上变压器由于仅仅用金属层绕制，通常的感量都在几nH至几十nH之间，因此编码模块需内置振荡器，通常频率在几MHz至几十MHz，从而保证最终驱动变压器原边电感的时间较短，防止变压器磁饱和，通常编码后得到的高频连串脉冲的高电平时间在几ns至几十ns之间。