CN106487352B - 数字可变电容电路、谐振电路、放大电路和发送器 - Google Patents

数字可变电容电路、谐振电路、放大电路和发送器 Download PDF

Info

Publication number
CN106487352B
CN106487352B CN201610679821.1A CN201610679821A CN106487352B CN 106487352 B CN106487352 B CN 106487352B CN 201610679821 A CN201610679821 A CN 201610679821A CN 106487352 B CN106487352 B CN 106487352B
Authority
CN
China
Prior art keywords
circuit
capacitor
terminal
variable capacitance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610679821.1A
Other languages
English (en)
Other versions
CN106487352A (zh
Inventor
沟神正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106487352A publication Critical patent/CN106487352A/zh
Application granted granted Critical
Publication of CN106487352B publication Critical patent/CN106487352B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/48—One-port networks simulating reactances
    • H03H11/481—Simulating capacitances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H03H19/006—Switched capacitor networks simulating one-port networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/09—A balun, i.e. balanced to or from unbalanced converter, being present at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/237—A parallel resonance being added in series in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/243—A series resonance being added in series in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/399—A parallel resonance being added in shunt in the output circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明的目的是提供一种具有高性能的数字可变电容电路、谐振电路、放大电路和发送器。根据这个实施例的数字可变电容电路(50)是包括并联连接在两个输出端子(OUTP和OUTN)之间的多个单位电容单元(51‑0至51‑n)的数字可变电容电路，其中，单位电容单元(51)包括：第一电容器(Cu1)，其具有连接到一个输出端子(OUTP)的一端；第二电容器(Cu2)，其与所述第一电容器(Cu1)串联连接在所述两个输出端子之间；以及(NMOS)晶体管(M1)，其与所述第二电容器(C2)并联连接并且根据数字控制信号加以控制。

Description

数字可变电容电路、谐振电路、放大电路和发送器
相关申请的交叉引用
本申请是基于并且要求2015年8月26日提交的日本专利申请No.2015-166736的优先权权益，该专利申请的公开的全部内容以引用方式并入本文。
技术领域
本发明涉及数字可变电容电路、谐振电路、放大电路和发送器。
背景技术
日本未审专利申请公开No.2007-149925公开了包括多个电容单元的数字可变电容电路。开关MOS晶体管与电容单元中的每个的接地侧串联连接。提供高电平电势的P沟道MOS晶体管和提供低电平电势的N沟道MOS晶体管连接到开关MOS晶体管的栅极端子。由于开关MOS晶体管的栅极端子的电势电平变成低电平，因此可变电阻元件的电阻值增大。
然而，在日本未审专利申请公开No.2007-149925中公开的数字可变电容电路中，当向输出端子供应具有大电压幅值的信号时，会出现击穿电压或泄漏电流的问题。
根据对说明书和附图的描述，将清楚现有技术的其他问题和本发明的新颖特性。
发明内容
根据一个实施例，一种数字可变电容电路包括并联连接的多个电容单元，其中，所述电容单元中的每个包括：第一电容器，其具有与一个输出端子连接的一端；阻抗元件，其与所述第一电容器串联连接在两个输出端子之间；以及晶体管，其与所述阻抗元件并联连接并且根据数字控制信号加以控制。
根据该实施例，可以提供具有高性能的数字可变电容电路、谐振电路、放大电路和发送器。
附图说明
根据下面结合附图对某些实施例的描述，将更清楚以上和其他方面、优点和特征，其中：
图1是包括数字可变电容电路的通信设备的构造的示图；
图2是通信设备中使用的HPA电路的构造的电路图；
图3是示出根据比较例的数字可变电容电路的整体构造示图的示图；
图4是示出图3中示出的数字可变电容电路的单位电容单元的电路图；
图5是示出当晶体管M1处于截止状态时电流-电压波形的示图；
图6是根据第一实施例的数字可变电容电路的电路图；
图7是示出图6中示出的数字可变电容电路的单位电容单元的电路图；
图8是示出通过比较数字可变电容电路的电容性能而得到的模拟结果的示图；
图9是根据第二实施例的数字可变电容电路的电路图；
图10是示出图9中示出的数字可变电容电路的单位电容单元的电路图；
图11是示出根据第三实施例的数字可变电容电路的电路图；
图12是示出图11中示出的数字可变电容电路的单位电容单元的电路图；
图13是示出根据第四实施例的数字可变电容电路的单位电容单元的电路图；
图14是示出应用根据这个实施例的数字电容电路的LAN电路的电路图；
图15是示出应用根据这个实施例的数字电容电路的VCO电路的电路图；以及
图16是示出厚膜晶体管和薄膜晶体管的剖视构造的示图。
具体实施方式
第一实施例
为了描述的清晰起见，可酌情省略或简化下面的描述和附图。另外，作为执行各种处理的功能框图的附图中示出的各元件可由CPU、存储器和硬件中的其他电路形成并且可通过软件中加载在存储器中的程序来实现。因此，本领域的技术人员应该理解，这些功能块可用仅硬件、仅软件、或其组合以各种方式来实现，而没有任何限制。在整个附图中，用相同的参考标号指代相同的部件并且将酌情省略重复的描述。
近年来，已经广泛使用了用于可穿戴产品的与低功耗无线通信标准蓝牙(注册商标)低能(下文中，它将被称为BLE)相符的射频集成电路(RFIC)。另外，智能仪表(电力、气体)产品的开发重点放在实现物联网(IoT)社会。据此，推进了与IEEE 802.15.4g相符的Sub-GHz RFIC的开发。
需要与BLE相符的RFIC和与气体仪表相符的Sub-GHz RFIC特别地用其电池长时间段地操作。当前，商业可用的是假定由具有高驱动电压的锂离子电池(大约3.0V)进行驱动的RFIC产品。然而，锂离子电池比其他电池更昂贵，较不经济。为了增强经济性，需要采用具有低驱动电压的碱性电池(大约1.6V)。因为今后一直有广泛使用与BLE或Sub-GHz相符的RFIC产品的趋势，所以低电压将变成关键产品要求之一。
图1示出根据这个实施例的通信设备1的构造示例。图1是示出通信设备1的构造的电路图。通信设备1包括RFIC 100、微控制单元(MCU)/微处理单元(MPU)200、天线301和电池400。RFIC 100是Sub-GHz RFIC。另外，使用根据这个实施例的数字可变电容电路(下文中，它还将被称为可变电容电路)作为RFIC 100，如随后将描述的。
MCU/MPU 200生成将由RFIC 100发送的数据。另外，MCU/MPU200根据由RFIC解调的数据来执行处理。MCU/MPU 200经由预定接口连接到RFIC 100。
RFIC 100是Sub-GHz无线通信设备。RFIC 100包括控制器11、MAC调制解调器12、接收器20和发送器40。RFIC 100还包括RF输入端子21和22和RF输出端子45。
通信设备1包括电池400。也就是说，由电池400驱动通信设备1。因此，电池400向RFIC 100、MCU/MPU 200等供电。电池400是例如碱性电池。
接收器20包括无线接收系统(RX)的电路。具体地，接收器20包括内部匹配电路23、LAN电路24、混合器25、IFA电路26、低通滤波器(LPF)27、模数(A/D)转换器28、电压控制振荡器(VCO)电路42和锁相环(PLL)电路41。
发送器40包括无线电发送系统(TX)的电路。具体地讲，发送器40包括PLL电路41、VCO电路42、HPA电路43和带阻滤波器44。PLL电路41和VCO电路42被接收器20和发送器40共享。
天线301将高频信号作为无线电波发送到空间并且从空间接收作为高频信号的无线电波，以执行无线电通信。RFIC 100对天线301接收的接收信号和天线301发送的发送信号执行处理。随后，将描述这个处理。
RFIC 100经由发送路径TX路径和接收路径RX路径连接到天线301。具体地讲，在接收路径RX路径中设置电容器303。天线301接收的接收信号经由电容器303输入RF输入端子21。另外，RF输入端子21连接到地。
在发送路径TX路径中设置电容器304和匹配电路305。RFIC 100生成的发送信号经由匹配电路305和电容器304被供应到天线301。另外，在天线301和RFIC 100之间设置RF开关302。RF开关302切换高频信号的发送路径(TX路径)和接收路径(RX路径)。
现在，将给出对发送处理的描述。发送数据的指令从MCU/MPU200输出到RFIC 100。然后，控制器11执行信号处理，以对来自MCU/MPU 200的指令执行RFIC控制。MAC调制解调器12随后生成发送信号数据。PLL电路41和VCO电路42调制发送信号数据和载波。例如，发送信号数据被ΔΣ调制并且在载波上发送调制后的数据。VCO电路42随后将已经调制的发送信号输出到HPA电路43。
HPA电路43放大经PLL电路41和VCO电路42调制的发送信号并且将放大后的信号输出到带阻滤波器44。因此，发送功率被放大。带阻滤波器44去除发送信号中不必要的频带分量。已经经过带阻滤波器44的发送信号被输入到RF输出端子45。
来自RF输出端子45的发送信号经由匹配电路305和电容器304被供应到RF开关302。匹配电路305匹配阻抗，以将从HPA电路43输出的高功率发送信号无损失地传播到天线301。当执行发送时，RF开关302经由发送路径TX路径连接天线301和RF输入端子21。来自RFIC 100的发送信号因此被供应到天线301。天线301根据发送信号来发射电磁波。因此，可以用无线电发送数据。
接下来，将给出对接收处理的描述。当天线301接收到无线电波时，根据天线301已经接收到的无线电波的接收信号通过接收路径RX路径传播。也就是说，接收信号经由电容器303输入到RF输入端子21。内部匹配电路23就布置在LNA电路24之前。内部匹配电路23执行阻抗匹配。因此，可以无损失地供应来自天线301的电力。低噪声放大器(LAN)电路24是接收系统的一级放大器，放大天线301接收到的接收信号。
混合器25解调天线接收到的接收信号。也就是说，混合器25从高频信号提取已经在载波上发送的数据。随后，混合器25将根据已经提取的数据的电流输出到IFA电路26。混合器25使用从VCO电路42输出的本地信号来执行解调处理。本地信号是具有与高频信号的载波频率相同的频率的信号。
中频放大器(IFA)电路是例如跨阻抗(transimpedance)放大器。IFA电路26对来自混合器25的输出电流执行电流-电压转换。也就是说，由于混合器25的输出是电流并且LPF27的输入是电压，因此IFA电路26执行电流-电压转换。
LPF 27抑制来自天线301的接收信号中包括的除了期望波外的分量。也就是说，除了期望波之外，接收信号还包括对于接收不必要的干扰信号。LPF 27只允许低频带频率从中经过，由此抑制干扰信号。A/D转换器28AD转换已经经过LPF 27的接收信号。由于MAC调制解调器12是数字信号处理电路，因此A/D转换器28生成数字接收信号并且将生成的信号输出到MAC调制解调器12。
当平衡-不平衡转换器(balun)和电容器并联谐振时，可实现增强HPA电路43的效率和功率输出。电容器需要具有可变功能，以符合每个国家的通信标准。图2示出HPA电路43和带阻滤波器44的电路构造示例。
HPA电路43包括放大器47、平衡-不平衡转换器48和电容器C1。在平衡-不平衡转换器(balun)48中，电感器L1和电感器L2彼此耦合。带阻滤波器44包括电容器C2和电感器L3。电感器L2和电容器C1是并联谐振电路。另外，电容器C2和电感器L3是串联谐振电路。电感器L1和L2和电容器C1是平衡-不平衡转换器谐振电路。匹配电路305包括外部电容器CEXT1和外部电感器LEXT1。
从VCO电路42输出的发送信号被输入到放大器47。放大器47放大发送信号并且将放大后的信号输出到平衡-不平衡转换器48。平衡-不平衡转换器48将来自放大器47的差分信号转换成单端信号。在平衡-不平衡转换器48中，电感器L2和电感器L1彼此耦合。电感器L2和电容器C1是并联谐振电路。因此，输入到平衡-不平衡转换器48的发送信号以低损耗输出。
电容器C1和电感器L2并联连接在RF输出端子45a和RF输出端子45b之间。也就是说，电容器C1的一端连接到RF输出端子45a，其另一端连接到RF输出端子45b。电感器L2的一端连接到RF输出端子45a，其另一端连接到RF输出端子45b。
另外，带阻滤波器44与电容器C1并联连接在RF输出端子45a和RF输出端子45b之间。电感器L3和电容器C2串联连接在RF输出端子45a和RF输出端子45b之间。具体地讲，电感器L3的一端连接到RF输出端子45a，其另一端连接到电容器C2的一端。电容器C2的另一端连接到RF输出端子45b。
另外，在RFIC 100的外部，在RF输出端子45a和RF输出端子45b之间布置匹配电路305。RF输出端子45a经由外部电感器LEXT1连接到RF开关302。RF输出端子45b连接到地。外部电感器LEXT1的一端连接到RF输出端子45a并且其另一端连接到外部电容器CEXT1的一端。外部电容器CEXT1的另一端连接到地和RF输出端子45b。
通过并联谐振电感器L2和电容器C1，平衡-不平衡转换器48中的衰减率变成在谐振频率中最小。因此，可以提高效率和功率输出。由于所定义的谐振频率的频带在不同国家有所不同，因此需要提供调节谐振频率的频带的功能。通过使电容器可变来调节谐振频率。也就是说，通过采用可变电容器作为电容器C1，通信设备1可在各种国家使用。因此，可以采用根据这个实施例的可变电容电路作为电容器C1。
另一方面，当发送功率高时，RFIC端(例如，RF输出端子45a)上的电压幅值增大，这样会造成可变电容电路故障。在低电源电压操作中，特别地，以上故障问题变成更严重。在下面的描述中，将讨论图1中示出的RFIC 100在日本使用的示例。
根据ARIB STD-T108，天线310端的最大发送功率被限定为13dBm或更小。当RF开关302中的损耗是2.5dB时，需要输出功率等于或小于RFIC 100的RF输出端子45中的15.5dBm。由于期望增大智能仪表网络中从仪表到集线器的距离，因此需要尽可能地增加发送输出。因此，需要RFIC 100中的最大发送输出是15.5dBm。当用Pout指代发送功率并且用ZRFOUT指代图2中的RFOUT端的阻抗时，用以下表达式(1)表达RFOUT端的电压幅值VRFOUT。
Figure BDA0001081246690000081
考虑例如输出功率是15.5dBm并且RFOUT端的阻抗是100欧的情况。此时，根据表达式(1)，RFOUT端的电压幅值是1.88V峰值电压。当发送输出是15.5dBm时，RFIC端的电压幅值变成极大。电压幅值的增大会导致形成电容器C1或电容器C2的可变电容电路故障。在低电源电压操作中，可变电容电路的故障问题变成更严重。在这个实施例中，防止由于大电压幅值而导致可变电容电路50故障并且根据这个实施例的可变电容电路50进一步应用于低电源电压。
图3是示出根据比较例的可变电容电路50的整体构造。在可变电容电路50中，n个单位电容51并联连接。符号n是等于或大于2的整数。图3示出单位电容单元51-0至51-n并联连接在两个输出端子OUTP和OUTN之间的构造。可变电容电路50的电容值是并联连接的多个单位电容单元51-0至51-n的组合电容值。
在图3中，用输出端子OUTP和OUTN指代各个单位电容单元51-0至51-n的输出端子。也就是说，单位电容单元51-0至51-n具有两个公共输出端子OUTP和OUTN。输出端子OUTP对应于图2中示出的RF输出端子45a并且输出端子OUTN对应于RF输出端子45b。由于单位电容单元51-0至51-n中的每个具有单端输出，因此输出端子OUTN连接到地。数字使能控制信号(下文中，它将被简称为控制信号)被输入到各个单位电容单元51-0至51-n的控制输入端子b0-bn。
由控制信号独立地控制多个单位电容单元51-0至51-n。因此，可变电容电路50的整体电容值变成可变。单位电容单元51-0至51-n具有相同构造，除了向其输入控制信号之外。图4示出单位电容单元51的构造。虽然图4中示出包括控制输入端子b0的单位电容单元51-0的构造，但其他单位电容单元51-1至51-n也具有与单位电容单元51-0的构造相同的构造。因此，将省略对单位电容单元51-1至51-n的构造的描述。
如图4中所示，单位电容单元51包括第一电容器Cu1、NMOS(金属氧化物半导体)晶体管M1、电阻器R1、传输栅极TG1和非电路NT1。NMOS晶体管M1和传输栅极TG1均用作开关。
第一电容器Cu1和NMOS晶体管M1串联连接在输出端子OUTP和输出端子OUTN之间。具体地讲，第一电容器Cu1的一端连接到输出端子OUTP。第一电容器Cu1的另一端连接到NMOS晶体管M1的漏极端子。NMOS晶体管M1的源极端子连接到输出端子OUTN。用第一中间端子N1指代第一电容器Cu1和NMOS晶体管M1之间的端子。
控制输入端子b0连接到NMOS晶体管M1的栅极端子。使可变电容电路50的电容值可变的控制信号被连接到控制输入端子b0。因此，NMOS晶体管M1用作因控制信号而导通或截止的开关。
另外，偏置电压输入端子VB经由传输栅极TG1和电阻器R1连接到第一中间端子N1。第一中间端子N1连接到NMOS晶体管M1的漏极端子。另外，传输栅极TG1的负控制端子连接到控制输入端子b0。传输栅极TG1的正控制端子连接到非电路NT1的输出。控制输入端子b0连接到非电路NT1的输入侧。
因此，通过控制信号来控制传输栅极TG1的导通/截止。当传输栅极TG1导通时，偏置电压经由电阻器R1被供应到第一中间端子N1和NMOS晶体管M1的漏极端子。
当输入到控制输入端子b0的控制信号是高时，NMOS晶体管M1的开关电阻变成零并且传输栅极TG1的状态变成高阻抗状态。单位电容单元51因此处于开(启动)状态并且单位电容单元51的电容值变成等于第一电容器Cu1的电容值(下文中，将用Cu指代)。当控制信号是低时，NMOS晶体管M1的开关电阻变成无限大，传输栅极TG1被短路，并且NMOS晶体管M1的漏极DC电压变成偏置电压。单位电容单元51因此处于关(OFF)状态。
当在单位电容单元51处于关状态的状态下向输出端子OUTP和OUTN施加大电压幅值时，NMOS晶体管M1会故障，因此不能满足击穿电压规范。图5示出向处于截止状态的NMOS晶体管M1的漏极端子施加电压波形和电流波形的图像示图。
当单位电容单元51的状态变成关状态时，向可变电容电路50施加的电压幅值被原样施加到NMOS晶体管M1的漏极电压。这是因为，由于NMOS晶体管M1的截止电阻无限大，因此电压没有被分压并且被原样传播。此时，通过以下表达式(2)示出NMOS晶体管M1的漏极电压V(D)。
V B+Vrf≥V(D)≥VB-Vrf…(2)
符号Vrf指代电压幅值。现在，将讨论NMOS晶体管M1的漏极电压的电压操作范围。通过截止晶体管的元件击穿电压Vmax来确定NMOS晶体管M1的漏极电压的最大值。另一方面，在没有出现NMOS晶体管M1变成导通的故障的条件下，确定NMOS晶体管M1的漏极电压的最小值。当用VTH指代所使用的NMOS晶体管M1的阈值电压时，NMOS晶体管M1的漏极电压的最小值变成-VTH。因此，通过以下表达式(3)表达NMOS晶体管M1的漏极电压的电压操作范围。
Vmax≥V(D)≥-VTH…(3)
为了满足表达式(3)并且使电压幅值最大，需要如以下表达式(4)和(5)中所示地设置偏置电压VB和可容许最大电压幅值Vrf。
Figure BDA0001081246690000111
Figure BDA0001081246690000112
考虑例如应用图3和图4中示出的可变电容电路50作为图2中示出的电容器C1并且RFIC 100输出15.5dBm的功率的情况。假设此时，当NMOS晶体管M1处于截止状态时的击穿电压规范是2.0V并且阈值电压VTH是0.3V。根据表达式(4)和(5)，偏置电压VB变成0.85V并且可容许最大电压幅值变成1.15V峰值电压。
如上所述，当输出功率是15.5dBm时，RFOUT端的电压幅值是1.88V峰值电压。此时，根据表达式(2)，最大电压是2.73V并且最小电压是-1.03V。这因此造成NMOS晶体管M1的元件击穿电压并且当它处于截止状态时的开关的故障。
为了执行在以上的可变电容电路中的高输出发送，可以将高击穿电压MOS晶体管用于NMOS晶体管M1。当使用高击穿电压MOS晶体管时，晶体管的元件击穿电压和阈值电压高于当使用薄膜MOS晶体管时的晶体管的元件击穿电压和阈值电压。
当例如高击穿电压MOS晶体管的击穿电压是4.1V并且阈值电压是0.5V时，例如偏置电压VB变成1.8V并且可容许最大电压幅值具有2.3V峰值电压。通过使用高击穿电压MOS晶体管，RFIC 100能够发送15.5dBm的功率。然而，当电源电压变成等于或小于1.8V时，变成不可以生成偏置电压VB，由此减小电源电压变成十分困难。也就是说，变成不可以使用1.6V的碱性电池。
因此，在根据比较例的可变电容电路中，难以实现15.5dBm的高发送输出和低电源电压操作二者。需要提供在这样的条件下正常操作的新电路构造。通过使用根据这个实施例的可变电容电路，可以提供能够实现高发送输出和低电源电压操作二者的通信设备。
参照图6和图7，将描述根据这个实施例的可变电容电路。图6是示意性示出可变电容电路50的构造的电路图。图7是示出单位电容单元51的构造的电路图。在下面的描述中，将描述可变电容电路50是图2中示出的电容器C1的示例。
如图6中所示，可变电容电路50包括多个单位电容单元51-0至51-n。多个单位电容单元51-0至51-n并联连接在两个输出端子OUTP和OUTN之间。可变电容电路50的电容值是并联连接的多个单位电容单元51-0至51-n的组合电容值。
在图6中，用输出端子OUTP和OUTN指示单位电容单元51-0至51-n中的每个的输出端子。也就是说，单位电容单元51-0至51-n具有两个公共输出端子OUTP和OUTN。
输出端子OUTP对应于图2中示出的RF输出端子45a并且输出端子OUTN对应于RF输出端子45b。因此，平衡-不平衡转换器48的输出电压V(OUT)被供应到输出端子OUTP。输出端子OUTN连接到地。数字使能控制信号(下文中，它将被简称为控制信号)被输入到各个单位电容单元51-0至51-n的各个控制输入端子b0至bn。
通过控制信号独立地控制多个单位电容单元51-0至51-n。因此，可变电容电路50的整体电容值变成可变。单位电容单元51-0至51-n具有相同构造，除了待向其输入的控制信号之外。图7示出单位电容单元51的构造。虽然图7中示出包括控制输入端子b0的单位电容单元51-0的构造，但其他单位电容单元51-1至51-n具有与单位电容单元51-0的构造相同的构造。因此，将省略对单位电容单元51-1至51-n的构造的描述。
如图7中所示，单位电容单元51包括第一电容器Cu1、第二电容器Cu2、和NMOS晶体管M1。NMOS晶体管M1用作开关。
第一电容器Cu1和第二电容器Cu2串联连接在输出端子OUTP和输出端子OUTN之间。具体地讲，第一电容器Cu1的一端连接到输出端子OUTP并且第一电容器Cu1的另一端连接到第二电容器Cu2的一端。第二电容器Cu2的另一端连接到输出端子OUTN。第一电容器Cu1和第二电容器Cu2之间的端子被称为第一中间端子N1。
NMOS晶体管M1和第二电容器Cu2并联连接在第一中间端子N1和输出端子OUTN之间。具体地讲，NMOS晶体管M1的漏极端子连接到第一中间端子N1。NMOS晶体管的源极端子连接到输出端子OUTN。因此，NMOS晶体管的源极端子连接到第二电容器Cu2的另一端。
NMOS晶体管M1的栅极端子连接到控制输入端子b0。控制信号被输入到控制输入端子b0。因此，NMOS晶体管M1用作通过控制信号而导通或截止的开关。
当单位电容单元51处于关(禁用)状态时，施加到NMOS晶体管M1的漏极电压被进行电容分压。因此，可以衰减电压。现在，将描述单位电容单元的启动操作。当输入控制输入端子b0的控制信号是高时，NMOS晶体管M1的开关电阻变成零。因此，单位电容单元51是处于开(启动)状态。因此，单位电容单元51的整体电容值变成等于第一电容器Cu1的电容值Cu。
当控制信号是低时，NMOS晶体管M1变成截止并且NMOS晶体管M1的开关电阻变成无限大。单位电容单元51因此处于关(禁用)状态。单位电容单元51的电容值变成两个串联电容的组合电容值。当用Cu指代第一电容器Cu1的电容值并且用M·Cu指代第二电容器Cu2的电容值时，单位电容单元51的电容值变成M/(1+M)·Cu。也就是说，单位电容单元51的电容值变为第一电容器Cu1和第二电容器Cu2的串联组合电容。
当用V(OUT)指代向单位电容单元51施加的电压时，通过以下表达式(6)表达NMOS晶体管M1的漏极电压V(D)。
Figure BDA0001081246690000151
如上所述，已经被电容分压的电压V(D)被输出到漏极端子。在比较例中，V(OUT)直接输出到漏极端子。因此，在根据第一实施例的可变电容电路50中，可抑制施加到NMOS晶体管M1的电压。因此，可以防止NMOS晶体管M1的开关故障。另外，可以使用具有低击穿电压的元件作为NMOS晶体管M1。因此，可以通过薄膜MOS晶体管形成NMOS晶体管M1。因此可以降低电源电压。因此可以通过碱性电池驱动RFIC 100。
将描述根据第一实施例的构造的另一个优点。作为电容电路的一个电容性能的质量因子大于比较例中的质量因子。图8示出第一实施例中和比较例中的可变电容电路50的质量因子和组合电容值的模拟结果。在图8中，水平轴指示组合电容值并且垂直轴指示质量因子。在图8中，用A指示第一实施例的模拟结果并且用B指示比较例的模拟结果。图8示出三位可变电容电路的模拟结果。另外，最大组合电容值是固定的。
根据图8，实施例的构造中的质量因子性能优于比较例中的质量因子性能。当电容小时，特别地，前者的质量因子性能显著优于后者的质量因子性能。这是因为，当NMOS晶体管M1处于截止状态时的NMOS晶体管M1的开关电阻有限并且质量因子极大地取决于电阻分量。现在，将得到当三位可变电容电路50的所有单位电容单元51为关时的质量因子。
用ROFF指代当NMOS晶体管M1处于截止状态时的开关电阻。当用Qconv指代比较例的构造中的质量因子时，得到以下表达式(7)。
Figure BDA0001081246690000161
以类似方式，当用Qprop1指代第一实施例的构造的质量因子时，得到以下表达式(8)。
Figure BDA0001081246690000162
由于ROFF是截止开关电阻，因此它具有高电阻。根据表达式(7)和(8)，可明白，第一实施例中的质量因子大于比较例中的质量因子。
如上所述，在这个实施例中，施加到NMOS晶体管M1的漏极端子的AC电压比输出AC电压大1/(1+M)倍。因此，可以减小漏端的电压幅值。因此可以实现高输出发送并且防止可变电容电路故障。另外，可以减小在NMOS晶体管M1处于截止状态时的泄漏电流。即使当使用具有小电容的可变电容电路50时，可提高质量因子性能。如上所述，根据这个实施例，可以提供具有高性能的可变电容电路50。
可以使用图2中示出的电容器C1和电容器C2中的根据这个实施例的可变电容电路50。根据以上构造，不需要使用高击穿电压元件作为也在输出大电压幅值的RFIC 100中的MOS晶体管M1。因此，可以通过具有低击穿电压的薄膜MOS晶体管来形成NMOS晶体管M1。由于可使用与主电路相同的薄膜MOS晶体管，因此不需要提供额外电源和额外电压源电路。
第二实施例
参照图9和图10，将描述根据这个实施例的可变电容电路50。图9是示出可变电容电路50的构造的电路图并且图10是示出可变电容电路50的单位电容单元51的构造的电路图。
在第二实施例中，向图7中示出的单位电容单元51，添加电阻器R1、传输栅极TG1、非电路NT1和偏置电压输入端子VB。由于可变电容电路50和单位电容单元51的基本构造与第一实施例中的基本构造类似，因此将省略对其的描述。
偏置电压输入端子VB经由传输栅极TG1和电阻器R1连接到第一中间端子N1。第一中间端子N1是连接在第一电容器Cu1和第二电容器Cu2之间的端子。偏置电压输入端子VB连接到传输栅极TG1。因此，偏置电压被输入到传输栅极TG1。电阻器R1的一端连接到传输栅极TG1的输出并且电阻器R1的另一端连接到第一中间端子N1。因此，传输栅极TG1的输出侧经由电阻器R1连接到NMOS晶体管M1的漏极端子。
传输栅极TG1的负控制端子连接到控制输入端子b0。传输栅极TG1的正控制端子连接到非电路NT1的输出。控制端子b0连接到非电路NT1的输入侧。因此，传输栅极TG1用作因控制信号而导通或截止的开关。当传输栅极TG1导通时，偏置电压被供应到第一中间端子N1并且经由电阻器R1供应到NMOS晶体管M1的漏极端子。
接下来，将描述单位电容单元51的启动操作。当图10中示出的单位电容单元51处于开(启动)状态时，NMOS晶体管M1处于导通状态并且开关电阻变成零。在这种情况下，控制输入端子b0的控制信号是高并且非电路NT1的输出是低。因此，传输栅极TG1处于高阻抗状态。偏置电压没有被供应到NMOS晶体管M1的漏极端子。因此，单位电容单元51的电容值是Cu。
另一方面，当单位电容单元处于关(禁用)状态时，NMOS晶体管M1处于截止状态并且开关电阻变成无限大。在这种情况下，控制输入端子b0的控制信号是低并且非电路NT1的输出是高。因此，传输栅极TG1处于导通状态。因此，偏置电压被供应到NMOS晶体管M1的漏极端子。因此，单位电容单元51的电容值变成两个串联电容的组合电容。也就是说，单位电容单元51的电容值变成M/(1+M)·Cu。
在根据第二实施例的构造中，当单位电容单元51处于关状态时，NMOS晶体管M1的漏极电势的电平移位达对应于偏置电压的量。因此，可以接受比第一实施例中的幅值大的幅值。在下面的描述中，将考虑当单位电容单元51关时的漏极电压。
DC偏置电压变成VB并且信号电压幅值变成相比于表达式(6)所表示的电压幅值而言电压衰减的幅值。当用Vrf指代施加到可变电容电路50的电压幅值时，得到以下的表达式(9)。
Figure BDA0001081246690000181
类似于比较例，得到偏置电压和使电压幅值最大的可允许最大电压幅值。通过截止晶体管的元件击穿电压Vmax来确定NMOS晶体管M1的漏极电压的最大值。另一方面，在没有出现MOS开关变成导通的故障的条件下，确定NMOS晶体管M1的漏极电压的最小值并且变成-VTH。因此，使用表达式(9)，通过下面的表达式(10)和(11)来分别表达最大幅值和偏置电压。
Figure BDA0001081246690000182
Figure BDA0001081246690000183
根据第一实施例的最大幅值变得等于NMOS晶体管M1的阈值电压。因此，在第二实施例中，根据表达式(10)，可以接受比第一实施例中的幅值大(1+M)/2·(1+Vmax/VTH)倍的幅值。因此，可以使可允许电压幅值更大，由此可执行更高的输出发送。
第三实施例
参照图11和图12，将描述根据这个实施例的可变电容电路50。图11是示出可变电容电路50的构造的电路图并且图12是示出可变电容电路50的单位电容单元51的构造的电路图。
通过采用根据第二实施例的可变电容电路50中的差分电容，得到根据这个实施例的可变电容电路50。因此，输出端子OUTN没有连接到地。也就是说，输出端子OUTN是负差分输出并且输出端子OUTP是正差分输出。
首先，第一电容器Cu1、第二电容器Cu2和第三电容器Cu3串联连接在输出端子OUTP和输出端子OUTN之间。另外，添加电阻器R2。由于除了Cu3和电阻器R2外的构造类似于图10的构造，因此将省略对其的描述。
第一电容器Cu1对应于图10中示出的第一电容器Cu1并且第二电容器Cu2对应于图10中示出的第二电容器Cu2。因此，在第三实施例中，向第二电容器Cu2的输出端子OUTN侧添加第三电容器Cu3。
具体地讲，第一电容器Cu1的一端连接到输出端子OUTP并且第一电容器Cu1的另一端连接到第二电容器Cu2的一端。第三电容器Cu3的一端连接到第二电容器Cu2的另一端并且第三电容器Cu3的另一端连接到输出端子OUTN。第一电容器Cu1和第二电容器Cu2之间的端子被称为第一中间端子N1并且第二电容器Cu2和第三电容器Cu3之间的端子被称为第二中间端子N2。
NMOS晶体管M1与第二电容器Cu2并联连接。因此，NMOS晶体管M1的漏极端子连接到第一中间端子N1并且其源极端子连接到第二中间端子N2。
传输栅极TG1的输出经由电阻器R2连接到第二中间端子N2。因此，当传输栅极TG1导通时，偏置电压经由电阻器R2被供应到第二中间端子N2。
控制端子b0连接到NMOS晶体管M1的栅极端子和非电路NT1的输入。偏置电压输入端子VB经由传输栅极TG1和电阻器R1连接到NMOS晶体管M1的漏极端子。另外，偏置电压输入端子VB经由传输栅极TG1和电阻器R2连接到NMOS晶体管M1的源极端子。另外，传输栅极TG1的正控制端子连接到非电路NT1的输出并且其负控制端子连接到控制端子b0。
用Cu指代第一电容器Cu1和第三电容器Cu3的电容值并且用1/2·M·Cu指代第二电容器Cu2的电容值。
接下来，将给出对根据第三实施例的启动操作的描述。当图12中示出的单位电容单元51处于开(启动)状态时，NMOS晶体管M1处于导通状态并且开关电阻变成零。在这种情况下，控制端子b0的控制信号是高并且非电路NT1的输出是低。因此，传输栅极TG1处于高阻抗状态。因此，输入到偏置电压输入端子VB的偏置电压没有被供应到NMOS晶体管M1的漏极端子。单位电容单元51的差分组合电容值变成1/2·Cu。也就是说，第一电容器Cu1和第三电容器Cu3经由处于导通状态的NMOS晶体管M1串联连接。因此，第一电容器Cu1和第三电容器Cu3的串联组合电容值变成单位电容单元51的电容值。
另一方面，当单位电容单元处于关(禁用)状态时，NMOS晶体管M1处于截止状态并且开关电阻变成无限大。在这种情况下，控制端子b0的控制信号是低并且非电路NT1的输出是高。因此，传输栅极TG1处于导通状态。因此，偏置电压经由电阻器R1和R2被供应到NMOS晶体管M1的漏极端子和源极端子中的每个。因此，单位电容单元51的电容值变成第一电容器Cu1、第二电容器Cu2和第三电容器Cu3的串联组合电容值并且变成(M/(1+2M)·Cu)。
在这个实施例中，漏极和施加到NMOS晶体管M1的电压之间的信号电压可衰减。当图12中示出的单位电容单元51处于禁用状态时，单位电容单元51可被视为其中第一电容器Cu1、第二电容器Cu2和第三电容器Cu3串联连接的电路。当用V(OUT)指代施加到可变电容电路50的电压时，漏极和源极之间的电压具有与表达式(6)中的值相同的值。
另一方面，当使用通用差分可变电容电路时，处于禁用状态的漏极和源极之间的电压变成V(OUT)。因此，根据第三实施例的构造，可以使漏极和源极之间的电压信号衰减。因此，可以防止晶体管的元件击穿电压和MOS开关的故障。
虽然通过采用在第二实施例的构造中的差分电容来得到根据这个实施例的可变电容电路50，但可通过采用在第一实施例的构造中的差分电容来得到可变电容电路50。在后一种情况下，在图7的构造中添加第三电容器Cu3。也就是说，第三电容器Cu3布置在第二电容器Cu2和输出端子OUTN之间。
第四实施例
参照图13，将描述根据这个实施例的可变电容电路。图13是示出可变电容电路50的单位电容单元51的构造的电路图。在这个实施例中，用阻抗元件zb取代根据第二实施例的单位电容单元51的第二电容器Cu2。由于其他构造类似于第二实施例中的其他构造，因此将省略对其的描述。
第一电容器Cu1和阻抗元件zb串联连接在输出端子OUTP和输出端子OUTN之间。因此，当单位电容单元51处于关(禁用)状态时，NMOS晶体管M1截止。因此，可以说，单位电容单元51是其中第一电容器Cu1和阻抗元件zb串联连接的电路。因此，NMOS晶体管M1的漏极端子电压被第一电容器Cu1和固定阻抗zb分压并且电压被衰减。因此，可以得到与第二实施例中的效果类似的效果。
阻抗元件zb可以是例如电阻器。在低频模拟电路等中，可使用电阻器作为阻抗元件zb。虽然已经用图13中的阻抗元件zb取代根据第二实施例的第二电容器Cu2，但可用阻抗元件zb取代根据第一实施例或第三实施例的第二电容器Cu2。
可酌情组合以上阐述的第一实施例至第四实施例。
(应用可变电容电路的示例)
虽然在以上实施例中已经描述了可变电容电路50应用于HPA电路43的电容器C1的示例，但可变电容电路50也可应用于其他电容器。可以将例如可变电容电路50应用于图2中示出的带阻滤波器44的电容器C2。
除了放大电路之外，可将可变电容电路50用于匹配电路、负载电路、前端电路和谐振电路。负载电路包括例如在图2中的放大器47之后设置的电路。因此，电容器C1和电容器C2中的一个或多个可以是可变电容电路50。前端电路包括第一级LAN电路24和接收器20中的第一级LAN电路24之前设置的电路。例如，图1中示出的内部匹配电路23是前端电路。内部匹配电路23的电容器可以是可变电容电路50。因此，可以解决元件击穿电压的问题并且防止可变电容电路的故障。
此外，可变电容电路50也可应用于平衡-不平衡转换器谐振电路。当图2中示出的电感器L1和L2和电容器C1例如是平衡-不平衡转换器谐振电路时，可将可变电容电路50用于电容器C1。此外，可变电容电路50可并联连接到输入侧上的电感器L1。可供选择地，可变电容电路50可并联连接到电感器L1和电感器L2二者。因此，可以解决元件击穿电压的问题并且防止可变电容电路的故障。
另外，可变电容电路50也可应用于其中电感器和电容器串联连接的串联谐振电路。当图2中示出的电感器L3和电容器C2例如是串联谐振电路时，可将可变电容电路50用于电容器C2。因此，可以解决元件击穿电压的问题并且防止可变电容电路的故障。
另外，可变电容电路50也可应用于其中电容器和电感器串联连接的并联谐振电路。当图2中示出的电感器L2和电容器C1例如是并联谐振电路时，可将可变电容电路50用于电容器C1。在振荡电路中，可使用并联谐振电路作为负载。在使用并联谐振电路作为负载电路的振荡电路中，可输出大电压幅值。
另外，可变电容电路50也可应用于包括输出大电压幅值的系统构造的LNA电路24和VCO电路42。类似于HPA电路43，可以解决元件击穿电压的问题并且防止也在LNA电路24和VCO电路42中的可变电容电路的故障。
图14示出LAN电路24的构造示例。LAN电路24包括电感器L11、电容器C11、NMOS晶体管M11和NMOS晶体管M12。电感器L11和电容器C11并联连接。另外，NMOS晶体管M11的漏极端子连接到电容器C11的一端。另外，NMOS晶体管M12的漏极端子连接到电容器C11的另一端。NMOS晶体管M11和M12的源极端子连接到地。
输出端子OUTP连接到电容元件C11的一端并且输出端子OUTN连接到另一端。以上阐述的可变电容电路50可用于LAN电路24的电容器C11。当LAN电路24是例如差分输出时，可将根据第三实施例的可变电容电路50用于电容器C11。
图15示出VCO电路42的构造示例。VCO电路42包括电感器L21、电容器C21、NMOS晶体管M21和NMOS晶体管M22。电感器L21和电容器C21并联连接。另外，NMOS晶体管M21的漏极端子连接到电容器C21的一端。另外，NMOS晶体管M22的漏极端子连接到电容器C21的另一端。NMOS晶体管M21和M22的源极端子连接到地。另外，NMOS晶体管M21的栅极端子连接到中间端子N22。中间端子N22是设置在NMOS晶体管M22的漏极端子和电容器C21之间的端子。NMOS晶体管M22的栅极端子连接到中间端子N21。中间端子N21是设置在NMOS晶体管M22的漏极端子和电容器C21之间的端子。
输出端子OUTP连接到电容元件C21的一端并且输出端子OUTN连接到其另一端。可将以上阐述的可变电容电路50用于VCO电路42的电容器C21。当VCO电路42是例如差分输出电路时，可使用根据第三实施例的可变电容电路50作为电容器C21。
如上所述，可将可变电容电路50用于各种电路(诸如，串联谐振电路、并联谐振电路、平衡-不平衡转换器谐振电路、负载电路、振荡电路、前端电路等)中使用的电容器。在这个实施例中，可以使施加到单位电容单元51的NMOS晶体管M1的信号电压衰减。因此，可以抑制NMOS晶体管M1的击穿电压和泄漏电流的问题。可以防止数字可变电容器的故障。可使用具有低击穿电压的低击穿电压元件作为NMOS晶体管M1。可以输出大输出幅值。相比于将高击穿电压MOS晶体管用于NMOS晶体管M1的情况，可以提高电容性能(质量因子)。即使在高输出发送的情况下，不可使用高击穿电压MOS晶体管，由此可以减小电源电压。
如上所述，可以设置具有高性能的可变电容电路50。另外，可提高各种电路(诸如，串联谐振电路、并联谐振电路、平衡-不平衡转换器谐振电路、负载电路、振荡电路和前端电路)的性能。可变电容电路50适于无线电通信中的发送器。可变电容电路50适于电池驱动的发送器等，因为可变电容电路50的电源电压可减小。具体地讲，可变电容电路50适于Sub-GHz无线电通信中使用的RFIC或符合BLE的RFIC。也就是说，由于可通过碱性电池驱动包括可变电容电路50的发送器，因此可提高经济性。
(MOS晶体管的构造)
如上所述，可使用其击穿电压低的元件作为NMOS晶体管M1。因此，可以使用具有低击穿电压的薄膜晶体管作为NMOS晶体管M1。图16示出厚膜晶体管和薄膜晶体管的剖视构造。
如图16中所示，在衬底90上形成薄膜晶体管98和厚膜晶体管99。薄膜晶体管98布置在薄膜晶体管形成区域901中。另外，作为高击穿电压MOS晶体管的厚膜晶体管99布置在厚膜晶体管形成区域902中。薄膜晶体管98和厚膜晶体管99是MOS晶体管并且栅极绝缘膜94的厚度在薄膜晶体管98和厚膜晶体管99之间变化。
薄膜MOS晶体管98和厚膜晶体管99中的每个包括N型源极91、N型漏极92、栅极93和栅极绝缘膜94。栅极绝缘膜94布置在源极91和漏极92之间的衬底90上。另外，栅极93布置在栅极绝缘膜94上。薄膜MOS晶体管98的栅极绝缘膜被称为栅极绝缘膜94a并且厚膜MOS晶体管99的栅极绝缘膜被称为栅极绝缘膜94b。
栅极绝缘膜94a比栅极绝缘膜94b薄。因此，薄膜MOS晶体管98的击穿电压低于厚膜晶体管99的击穿电压。换句话讲，厚膜晶体管99是高击穿电压元件并且薄膜晶体管98是低击穿电压元件。可变电容电路50的NMOS晶体管M1由薄膜晶体管98形成。
因此，使用可变电容电路50(例如，诸如图2中示出的HPA电路43、VCO电路42、LNA电路24等的晶体管)的电路可以由薄膜晶体管98形成。因此，可以减小电源电压并且通过碱性电池(1.6V)驱动RFIC 100。可变电容电路50因此适于符合IEEE 802.15.4g的Sub-GHz RFIC和符合BLE的RFIC。通过将可变电容电路50用于通信设备1，通信设备1可符合各个国家的标准。只有需要高击穿电压的电路(例如，阻带滤波器44和内部匹配电路23的晶体管)可由厚膜晶体管99形成。
虽然已经基于实施例具体描述了本发明人做出的本发明，但无须说，本发明不限于以上阐述的实施例并且可在不脱离本发明的精神的情况下按各种方式变化。
虽然已经依据若干实施例描述了本发明，但本领域的技术人员应该认识到，可在权利要求书的精神和范围内以各种修改形式实践本发明并且本发明不限于上述的示例。
另外，权利要求书的范围不受上述实施例限制。
此外，要注意，申请人的意图是，即使随后在审查期间进行修改，也涵盖所有权利要求要素的等同物。

Claims (11)

1.一种数字可变电容电路，所述数字可变电容电路包括并联连接在两个输出端子之间的多个电容单元，其中，所述多个电容单元中的一个电容单元包括：
第一电容器，所述第一电容器具有与所述两个输出端子中的一个连接的一端；
阻抗元件，所述阻抗元件与所述第一电容器串联连接在所述两个输出端子之间；
晶体管，所述晶体管与所述阻抗元件并联连接并且根据数字控制信号来控制；
偏置电压供应端子，所述偏置电压供应端子被供应偏置电压；
传输栅极，将所述偏置电压供应端子连接到所述第一电容器的另一端，并且连接到所述晶体管的漏极端子；
控制输入端子，连接到所述晶体管的栅极端子，并且连接到所述传输栅极；以及
非电路，位于所述传输栅极与所述晶体管的所述栅极端子之间，
其中所述传输栅极连接到所述非电路的输出，并且所述控制端子连接到所述非电路的输入。
2.根据权利要求1所述的数字可变电容电路，其中，所述阻抗元件是第二电容器。
3.根据权利要求1所述的数字可变电容电路，还包括：
包括所述传输栅极的开关，所述传输栅极根据所述数字控制信号向所述第一电容器和所述阻抗元件之间的中间端子供应所述偏置电压；以及
电阻器，所述电阻器布置在所述中间端子和所述偏置电压供应端子之间。
4.根据权利要求1所述的数字可变电容电路，其中：
所述多个电容单元中的一个电容单元还包括第三电容器，
所述第一电容器、所述阻抗元件和所述第三电容器依次串联连接在所述两个输出端子之间；以及
通过所述两个输出端子执行差分运算。
5.根据权利要求4所述的数字可变电容电路，还包括：
包括所述传输栅极的开关，所述传输栅极根据所述数字控制信号向第一中间端子和第二中间端子供应所述偏置电压；
第一电阻器，所述第一电阻器布置在所述第一中间端子和所述偏置电压供应端子之间；以及
第二电阻器，所述第二电阻器连接在所述第二中间端子和所述偏置电压供应端子之间，其中：
所述第一中间端子是所述第一电容器和所述阻抗元件之间的中间端子，以及
所述第二中间端子是所述第三电容器和所述阻抗元件之间的中间端子。
6.一种平衡-不平衡转换器谐振电路，包括：
根据权利要求1所述的数字可变电容电路；
第一电感器；以及
第二电感器，所述第二电感器与所述第一电感器耦合，
其中，所述数字可变电容电路与所述第一电感器和所述第二电感器中的一个并联连接。
7.一种串联谐振电路，包括：
根据权利要求1所述的数字可变电容电路；以及
电感器，所述电感器与所述数字可变电容电路串联连接。
8.一种并联谐振电路，包括：
根据权利要求1所述的数字可变电容电路；以及
电感器，所述电感器与所述数字可变电容电路并联连接。
9.一种振荡电路，所述振荡电路使用根据权利要求8所述的并联谐振电路作为负载。
10.一种放大电路，包括：
根据权利要求6所述的平衡-不平衡转换器谐振电路；
根据权利要求7所述的串联谐振电路；以及
根据权利要求8所述的并联谐振电路。
11.一种发送器，包括根据权利要求1所述的数字可变电容电路。
CN201610679821.1A 2015-08-26 2016-08-17 数字可变电容电路、谐振电路、放大电路和发送器 Active CN106487352B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-166736 2015-08-26
JP2015166736A JP6595844B2 (ja) 2015-08-26 2015-08-26 デジタル可変容量回路、共振回路、増幅回路、及び送信機

Publications (2)

Publication Number Publication Date
CN106487352A CN106487352A (zh) 2017-03-08
CN106487352B true CN106487352B (zh) 2021-08-27

Family

ID=58097017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610679821.1A Active CN106487352B (zh) 2015-08-26 2016-08-17 数字可变电容电路、谐振电路、放大电路和发送器

Country Status (3)

Country Link
US (2) US9843344B2 (zh)
JP (1) JP6595844B2 (zh)
CN (1) CN106487352B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10230362B2 (en) * 2016-12-23 2019-03-12 Microsoft Technology Licensing, Llc Enhanced resonant circuit amplifier
US10498296B2 (en) 2017-03-20 2019-12-03 Texas Instruments Incorporated Differential amplifier with variable neutralization
CN114785297A (zh) * 2022-04-18 2022-07-22 深圳飞骧科技股份有限公司 功率放大器及其输入匹配网络

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662281A (zh) * 2009-09-10 2010-03-03 上海交通大学 电感电容数控振荡器
CN102208286A (zh) * 2009-11-27 2011-10-05 三星电机株式会社 高功率可调电容器
CN102986139A (zh) * 2010-07-15 2013-03-20 高通股份有限公司 具有单个初级绕组和多个次级绕组的宽带平衡-不平衡转换器
CN103404032A (zh) * 2011-03-03 2013-11-20 高通股份有限公司 在低相位噪声vco 中的温度补偿和粗调组开关

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327463B1 (en) * 1998-05-29 2001-12-04 Silicon Laboratories, Inc. Method and apparatus for generating a variable capacitance for synthesizing high-frequency signals for wireless communications
JP3923285B2 (ja) * 2001-07-24 2007-05-30 日本電波工業株式会社 水晶発振器
JP4899449B2 (ja) 2005-11-28 2012-03-21 セイコーエプソン株式会社 デジタル可変容量回路
JP5257719B2 (ja) 2009-07-02 2013-08-07 株式会社村田製作所 無線通信用高周波回路及び無線通信機
FR2985876B1 (fr) * 2012-01-17 2014-02-14 St Microelectronics Sa Dispositif a capacite variable
CN103401554B (zh) * 2013-07-30 2016-02-10 江苏物联网研究发展中心 一种应用于gnss接收机的宽带lc振荡器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101662281A (zh) * 2009-09-10 2010-03-03 上海交通大学 电感电容数控振荡器
CN102208286A (zh) * 2009-11-27 2011-10-05 三星电机株式会社 高功率可调电容器
CN102986139A (zh) * 2010-07-15 2013-03-20 高通股份有限公司 具有单个初级绕组和多个次级绕组的宽带平衡-不平衡转换器
CN103404032A (zh) * 2011-03-03 2013-11-20 高通股份有限公司 在低相位噪声vco 中的温度补偿和粗调组开关

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"5GHz压控振荡器及预分频器的设计与研究";朱霖;《中国优秀硕士学位论文全文数据库 信息科技辑》;20140115(第01期);第I135-520页 *
"A nanowatt successive approximation ADC with a calibrated capacitor array for biomedical applications";Karim Abdelhalim等;《2007 50th Midwest Symposium on Circuits and Systems》;20080415;第136-139页 *

Also Published As

Publication number Publication date
US10291266B2 (en) 2019-05-14
CN106487352A (zh) 2017-03-08
US9843344B2 (en) 2017-12-12
US20180054222A1 (en) 2018-02-22
JP6595844B2 (ja) 2019-10-23
US20170063405A1 (en) 2017-03-02
JP2017046155A (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
US9246436B2 (en) Low power radio receiver
US9083293B2 (en) Signal transceiver
US9379764B2 (en) Transceiver front end with low loss T/R switch
US9240770B2 (en) Harmonic cancellation circuit for an RF switch branch
CN110572167B (zh) 射频前端发射电路、射频前端接收电路和射频前端电路
CN110995310B (zh) 一种射频前端电路及其控制方法
CN106487352B (zh) 数字可变电容电路、谐振电路、放大电路和发送器
EP3188424B1 (en) Transmitter output driver circuits for high data rate applications, and methods of their operation
US10263649B2 (en) Fully integrated power amplifier employing transformer combiner with enhanced back-off efficiency
CN110492859B (zh) 电流传送器电路和方法
US8521221B2 (en) Dual mode RF transceiver and receiving method of the same
US11349469B2 (en) High power radio frequency switches with low leakage current and low insertion loss
US9473081B2 (en) Circuits and methods for reducing supply sensitivity in a power amplifier
US9590561B2 (en) Power amplifier
Lu et al. 17.4 A sub-mW antenna-impedance detection using electrical balance for single-step on-chip tunable matching in wearable/implantable applications
US8886147B2 (en) Concurrent impedance and noise matching transconductance amplifier and receiver implementing same
US9621139B2 (en) Single phase differential conversion circuit, balun, switch, and communication device
US10243518B2 (en) Single input, dual output path low-noise amplifier
US11303246B1 (en) Voltage controlled oscillation device and wireless transceiver
US9331635B2 (en) Quadrature modulator
US20230136392A1 (en) Front-End Module Providing Enhanced Switching Speed
US8781410B2 (en) Radio communication device, transmission circuit and buffer circuit
CN112994728A (zh) 一种差动收发机的共埠架构及其差动收发机
US9800219B2 (en) Apparatus for performing capacitor amplification in an electronic device
CN112994727A (zh) 采用独立差动单端转换器的收发机结构及差动收发机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant