CN111800131A - 校准来自一组模数转换器的adc输出代码的校准电路和方法 - Google Patents

校准来自一组模数转换器的adc输出代码的校准电路和方法 Download PDF

Info

Publication number
CN111800131A
CN111800131A CN202010168577.9A CN202010168577A CN111800131A CN 111800131 A CN111800131 A CN 111800131A CN 202010168577 A CN202010168577 A CN 202010168577A CN 111800131 A CN111800131 A CN 111800131A
Authority
CN
China
Prior art keywords
code
adc
calibration
adc output
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010168577.9A
Other languages
English (en)
Other versions
CN111800131B (zh
Inventor
R·本嘉拉姆
M·苏亚德瓦拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN202311764659.XA priority Critical patent/CN117674846A/zh
Publication of CN111800131A publication Critical patent/CN111800131A/zh
Application granted granted Critical
Publication of CN111800131B publication Critical patent/CN111800131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H03M1/1042—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables the look-up table containing corrected values for replacing the original digital values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明题为“校准来自一组模数转换的ADC输出代码的校准电路和方法”。本发明涉及校准电路以及用于校准来自一组模数转换器的ADC输出代码的方法，该校准电路被配置为连接至一组模数转换器(ADC)并从每个ADC接收ADC输出代码，其中ADC输出代码具有误差。本发明技术的各种实施方案可提供用于连续逼近寄存器模数转换器(SAR ADC)的方法和设备。该设备可提供被配置为校正系统失配的第一数字校准电路和被配置为校正随机失配的第二数字校准电路。第一数字校准电路和第二数字校准电路共同解决SAR ADC输出中的缺失代码。

Description

校准来自一组模数转换器的ADC输出代码的校准电路和方法
相关申请的交叉引用
本申请要求于2019年4月3日提交的印度临时专利申请号201911013432的权益，其内容以引用方式并入本文。
技术领域
本发明涉及校准电路以及用于校准来自一组模数转换器的ADC输出代码的方法，该校准电路被配置为连接至一组模数转换器(ADC)并从每个ADC接收ADC输出代码，其中ADC输出代码具有误差。
背景技术
在SAR ADC(连续逼近寄存器模数转换器)中，电容器的系统失配和随机失配导致积分非线性(INL)和差分非线性(DNL)(缺失代码)。通常，SAR ADC公式可由以下表示：
Figure BDA0002408303190000011
其中Ci为切换位bi的电容，并且CT为总电容。换句话讲，
Figure BDA0002408303190000012
(假设理想情况下，其中Ci＝2*Ci-1，C0为单位电容)。在具有
Figure BDA0002408303190000013
的SAR ADC的情况下，其中Ci＝2*Ci-1-ΔCi，SAR ADC具有负DNL并且具有由图9表示的ADC输出曲线。这种非线性对信噪比(SNR)产生负面影响，这可能在成像系统中使用时导致图像伪影。因此，可能期望解决缺失代码以减少非线性并改善SNR。
发明内容
本发明涉及校准电路，该校准电路被配置为连接至一组模数转换器(ADC)并从每个ADC接收ADC输出代码，其中ADC输出代码具有误差，以及用于校准来自一组模数转换器的ADC输出代码的方法。
本发明技术的各种实施方案可提供用于连续逼近寄存器模数转换器(SAR ADC)的方法和设备。该设备可提供被配置为校正系统失配的第一数字校准电路和被配置为校正随机失配的第二数字校准电路。第一数字校准电路和第二数字校准电路共同解决SAR ADC输出中的缺失代码。
通过本发明解决的技术问题是，常规系统使用亚基数SAR ADC来解决缺失代码，这需要针对每个ADC的校准存储器，因此增加了系统的功率消耗并增加了所需的芯片面积。
根据一个方面，校准电路被配置为连接至一组模数转换器(ADC)并从每个ADC接收ADC输出代码，其中所述ADC输出代码具有误差，包括：第一校准子电路，所述第一校准子电路被配置为对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在每个ADC输出之间共享的第一误差类型；以及第二校准子电路，所述第二校准子电路连接至所述第一校准电路并且被配置为对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在不同ADC输出代码之间发生的第二误差类型；其中所述校准电路根据所述第一校准和所述第二校准生成校正的ADC输出代码。
在上述校准电路的一个实施方案中，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
在上述校准电路的一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值以及预定的第二值进行比较；计算所述总ADC代码长度和所述预定的第一值之间的差值；以及将随机数添加至所述总ADC代码长度，其中所述随机数在零至所述计算的差值的范围内。
在上述校准电路的一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值以及预定的第三值进行比较；以及计算所述总ADC代码长度和所述预定的第一值之间的差值；以及从所述总ADC代码长度中减去随机数，其中所述随机数在零至所述计算的差值的范围内。
在上述校准电路的一个实施方案中，第一校准子电路包括：逻辑电路，所述逻辑电路被配置为接收启动信号并且响应于所述启动信号来发起所述第一校准；以及第一控制电路，所述第一控制电路与所述逻辑电路通信并被配置为：接收所述ADC输出代码；以及从所述ADC输出代码中减去切换点代码以生成减去的代码。
在上述校准电路的一个实施方案中，第一校准子电路还包括：计数器，所述计数器与所述逻辑电路通信并被配置为基于所述减去的代码和使能信号来确定代码计数；缺失代码生成器，所述缺失代码生成器与所述逻辑电路通信并被配置为将所述代码计数与平均代码计数进行比较以确定缺失代码计数；以及权重生成器，所述权重生成器与所述逻辑电路通信并被配置为将权重分配到所述缺失代码计数并根据所分配的权重校正所述ADC输出代码。
根据另一个方面，用于校准来自一组模数转换器(ADC)的ADC输出代码的方法包括：对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在所有ADC输出代码之间共有的第一误差类型；对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在所述ADC输出代码之间不同的第二误差类型；根据所述第一校准和所述第二校准生成校正的ADC输出代码。
在上述方法的一个实施方案中，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
在上述方法的一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值、预定的第二值以及预定的第三值进行比较；计算所述总ADC代码长度和所述预定的第一值之间的差值；如果所述总ADC代码长度为小于所述第一值并且大于或等于所述第二值，则将随机数添加至所述总ADC代码长度；以及如果所述总ADC代码长度为大于所述第一值并且小于或等于所述第三值，则从所述总ADC代码长度中减去第二随机数；其中所述随机数在零至所述计算的差值的范围内。
在一个实施方案中，上述方法还包括生成计数值并利用计数值以在切换点处加载ADC。
通过本发明实现的技术效果是提供一种分别解决每个ADC的系统失配和随机失配的校准电路。由于系统失配对于所有ADC是公共的，因此不需要用于每个ADC的存储器，从而减少了所需的存储器的量，功率消耗和芯片面积。
附图说明
当结合以下示例性附图考虑时，可参照具体实施方式更全面地了解本技术。在以下附图中，通篇以类似附图标记指代各附图中的类似元件和步骤。
图1是根据本发明技术的各种实施方案的系统的框图。
图2是根据本发明技术的示例性实施方案的SAR ADC系统的框图；
图3是根据本发明技术的示例性实施方案的SAR ADC的电路图；
图4代表性地示出了不进行校准的常规SAR ADC的DNL曲线；
图5代表性地示出了根据本发明技术的示例性实施方案的具有校准的图3的SARADC的DNL曲线；
图6是根据本发明技术的示例性实施方案的第一校准电路的框图；
图7是根据本发明技术的示例性实施方案的第一校准电路的功能图；
图8是根据本发明技术的示例性实施方案的用于操作第一校准电路的时序图；并且
图9是示出负差分非线性的SAR ADC输出曲线。
具体实施方式
本技术可在功能块部件和各种加工步骤方面进行描述。此类功能块可通过被配置成执行指定功能并且实现各种结果的任何数量的部件来实现。例如，本发明技术可采用可执行多种功能的各种控制器、放大器、信号转换器、驱动器、开关装置、电流源、电压源、逻辑门、半导体器件诸如晶体管、电容器等。此外，本发明技术可集成在任何数量的电子系统(诸如成像系统、机动车、航空、“智能设备”、便携式设备和消费性电子产品)中，并且所描述的系统仅为本发明技术的示例性应用。
参见图1和图2，本发明技术的实施方案可结合在任何系统中，诸如成像系统100。在示例性实施方案中，成像系统100可包括像素阵列135，一组模数转换器(ADC)105，列控制和读出电路110，控制电路125，行控制电路130，校准电路115和图像信号处理器120。
像素阵列135可以包括被布置成行和列的单个像素140，并且像素阵列135可以包括任何数量的行和列，例如数百或数千的行和列。
控制电路125可连接在列控制和读出电路110与行控制电路130之间，并且可被配置为选择性地激活待经由行控制电路130读出的连续像素行。
在示例性实施方案中，行控制电路130可从控制电路125接收行地址，并且通过行控制路径将对应的行控制信号诸如复位控制信号、行选择控制信号、电荷传输控制信号和读出控制信号提供给像素140。
在示例性实施方案中，列控制和读出电路110可被配置为控制来自像素阵列135的读出像素数据，取样和/或暂时存储从像素阵列135读出的像素数据。根据示例性实施方案，列控制和读出电路110可包括一组锁存器电路205，诸如锁存器电路230(1):230(3)，其与全局ADC控制器240结合操作以临时存储数据，选择性地启用/禁用来自该组ADC 105的相应ADC，和/或控制向校准电路115的信号流。在示例性实施方案中，列控制和读出电路110还可包括ADC控制器240。
根据示例性实施方案，每个锁存器电路230(1):230(3)可根据ADC控制器240操作。每个锁存器电路230可连接至来自该组ADC 105的相应ADC。每个锁存器电路230可包括任何合适的锁存器电路，诸如触发器电路等。
ADC控制器240可包括ADC逻辑电路(未示出)和ADC计数器(未示出)。第一逻辑电路可生成各种操作信号，诸如指示校准切换点已完成的信号(即，“cal_sw_pt_done”)。此外，ADC计数器可同时向每个锁存器电路230提供计数值。
ADC控制器240可包括适于生成指定事件的信号和/或计数值的任何数量的电路和/或系统。例如，ADC控制器可包括逻辑电路，逻辑门电路，常规计数器电路等。
在示例性实施方案中，该组ADC 105接收模拟信号VIN，诸如来自像素阵列135的模拟像素信号，并且将模拟信号转换为对应的数字输出DOUT。根据各种实施方案，该组ADC 105可包括多个模数转换器235(1):235(3)，其中像素阵列135的每个列与来自该组ADC 105的一个ADC 235相关联。
根据本发明技术的各种实施方案，并且参见图2和图3，来自该组ADC 105的每个ADC 235可包括连续逼近寄存器模数转换器(SAR ADC)。根据各种实施方案，每个ADC 235可被配置为基数-2SAR ADC。在示例性实施方案中，每个ADC 235可包括选择性地操作以生成ADC输出的多个切换电容器320。每个ADC 235还可包括锁存器比较器315，该锁存器比较器包括放大器305和锁存器310，放大器和锁存器一起操作以放大切换电容器320上的电压并生成对应的数字输出DOUT(即，数字代码)，其中数字输出DOUT用多个位表示。每个ADC 235可被配置为生成任意数量的输出位。例如，所需的输出位的数量可与切换电容器320的数量成比例。
校准电路115可被配置为校准ADC输出。例如，校准电路115可被配置为补偿由于电容器失配和非线性而产生的数字输出DOUT中的缺失代码，并生成校正的数字输出DOUT_C。根据示例性实施方案，校准电路115可被配置为执行第一校准以补偿系统失配并且执行第二校准以补偿随机失配。在示例性实施方案中，校准电路115在第二校准的时间之前执行第一校准。
参见图2，图6和图7，根据各种实施方案，校准电路115可包括第一校准电路220，该第一校准电路被配置为识别导致非线性的缺失代码，生成每个缺失代码的权重，并且根据权重生成第一校正的数字输出DOUT_C。
第一校准电路220可包括校准控制器605，代码生成器610，代码计数器615，缺失代码生成器620和权重生成器625。校准控制器605可被配置为接收、生成和/或传输信号。例如，校准控制器605可包括被配置为生成切换点代码S<2:0>的切换代码计数器(未示出)。校准电路605还可在接收校准启动信号(“cal_start”)时生成校准使能信号(“cal_en”)。校准启动信号可发起校准控制器605以将各种信号传输至ADC控制器240，代码生成器610，代码计数器615和缺失代码生成器620。校准控制器605还可传输指示第一校准已完成的信号(“cal_done”)。
在示例性实施方案中，校准控制器605可从ADC控制器240接收切换点信号(“cal_sw_pt_done”)并将校准使能信号(“cal_en”)传输至ADC控制器240。校准控制器605可生成校准使能信号并将其传输至代码计数器615和缺失代码生成器620。校准控制器605可将切换点信号(“cal_sw_pt_done”)传输到权重生成器620和缺失代码生成器620。校准控制器605还可将切换点代码S<2:0>传输至代码生成器610。在示例性实施方案中，切换点代码S<2:0>可表示为具有0至7的对应十进制值的3位二进制代码。
代码生成器610可被配置为以串行方式从ADC锁存器230接收数字输出DOUT。例如，第一校准电路220可接收第一数字输出DOUT_1，然后第二数字输出DOUT_2，然后第三数字输出DOUT_3等。每个数字输出DOUT可以被表示为在13位的情况下具有多个位(B<12:0>)的代码。代码生成器610可包括减法电路700和一组切换控制代码705。该组切换控制代码705可包括7个代码，每个代码以基于切换点代码S<2:0>的数字值D<12:0>表示。代码生成器610可基于从校准控制器605接收的切换点代码S<2:0>来选择切换控制代码D<12:0>中的一个。减法电路700可被配置成从数字输出代码B<12:0>减去切换控制代码D<12:0>以生成减去的代码H<12:0>。
代码计数器615可连接至校准控制器605和代码生成器610并且被配置为接收校准使能信号(“cal_en”)以及减去的代码H<6:0>的一部分(即，0至6的位)。代码计数器615可生成命中代码计数(“hit_code_count<i>”)。例如，如果校准使能信号被断言(例如，cal_en＝1)，则代码计数器将命中代码计数值递增1并输出当前计数值(“hit_code_count<i>”)。
缺失代码生成器620可被配置为通过将命中代码计数与平均命中代码(“avg_hit_code”)进行比较来确定每个切换点的数字输出DOUT中的缺失代码并根据切换点代码S<2:0>来存储缺失代码计数。在示例性实施方案中，缺失代码生成器620可包括比较器710和用于存储缺失代码计数的一组寄存器715。
比较器710可被配置为接收命中代码计数(“hit_code_count<i>”)并将命中代码计数(“hit_code_count<i>”)与平均命中代码进行比较，以确定缺失代码计数(“missing_code_count”)。例如，如果命中代码计数(“hit_code_count<i>”)小于平均命中代码，那么缺失代码计数将递增1，否则将缺失代码计数(“missing_code_count”)设置为零。平均命中代码由代码计数器在每个计数的切换点周围扫描的次数确定。
该组寄存器715可用于根据切换点代码S<2:0>来存储缺失代码计数。该组寄存器715可包括任何数量的寄存器，其中每个寄存器用于存储特定切换点的缺失代码计数。例如，如果断言切换点信号(“cal_sw_pt_done”)(例如，cal_sw_pt_done＝1)，并且切换点在64处，则缺失代码计数可被存储到来自该组寄存器715的第一寄存器(“0”)。如果断言切换点信号(“cal_sw_pt_done”)(例如,cal_sw_pt_done＝1)，并且切换点在128处，则缺失代码计数可存储至来自该组寄存器715的第二寄存器(“1”)等。每个切换点的缺失代码计数值可表示为变量C7、C8、C9、C10、C11和C12，其中C7为在第二切换点处的缺失代码(例如，在ADC输出的第七MSB处)，C8为在第三切换点处的缺失代码(例如，在ADC输出的第八MSB处)，C9为在第四切换点处的缺失代码(例如，在ADC输出的第九MSB处)，C10为在第五切换点处的缺失代码(例如，在ADC输出的第十MSB处)，C11为在第六切换点处的缺失代码(例如，在ADC输出的第十一MSB处)，并且C12为在第七切换点处的缺失代码(例如，在ADC输出的第十二MSB处)。
权重生成器625可被配置为基于缺失代码来计算权重W。例如，一旦第一校准电路220已在每个切换点处识别出缺失代码(“missing_code_count”)，则第一校准电路220可计算多个权重WN，其表示非线性误差的和(例如，差分非线性(DNL))，将权重一起相加以生成总权重，以及从数字输出DOUT减去总权重。
在各种实施方案中，可以使用一定范围的位的DNL误差的和来确定多个权重WN。可以使用缺失代码来计算每个权重的DNL误差的和。例如，13位ADC中7至12的最显著位的权重计算可描述如下：
假设在b7切换处的缺失代码(b<7:0>＝”10000000”)＝C7，在b8切换处的缺失代码(b<8:0>＝”100000000”)＝C8，在b9切换处的缺失代码(b<9:0>＝”100000000”)＝C9，在b10切换处的缺失代码(b<10:0>＝”1000000000”)＝C10，在b11切换处的缺失代码(b<9:0>＝”100000000”)＝C11，以及在b12切换处的缺失代码(b<10:0>＝”1000000000”)＝C12。第一校准电路220可根据每个切换点处的缺失代码来计算权重W7、W8、W9、W10、W11、和W12。例如：
·W7＝b6至b0的DNL的和＝b7切换处的缺失代码＝C7。
·W8＝b7至b0的DNL的和；
○因此，W8＝(C7+C7+C8)-W7＝C7+C8。
·W9+W8+W7＝b8至b0的DNL的和；
○因此，W9＝(C7+C7+C8+C7+C8+C9)-W8-W7＝C9+C8+2*C7。
·W10+W9+W8+W7＝b9至b0的DNL的和；
○因此，W10＝(C7+C7+C8+C7+C8+C9+C7+C8+C9+C10)-W9-W8-W7＝C10+C9+2*C8+4*C7。
·W11+W10+W9+W8+W7＝b10至b0的DNL的和；
○因此，W11＝(C7+C7+C8+C7+C8+C9+C7+C8+C9+C10+C7+C8+C9+C10+C11)-W10-W9-W8-W7；
○因此，W11＝C11+C10+2*C9+4*C8+8*C7。
·W12+W11+W10+W9+W8+W7＝b11至b0的DNL的和；
○因此，W12＝(C7+C7+C8+C7+C8+C9+C7+C8+C9+C10+C7+C8+C9+C10+C11+C7+C8+C9+C10+C11+C12)-W11-W10-W9-W8-W7；
○因此，W12＝C12+C11+2*C10+4*C9+8*C8+16*C7。
在计算权重W7、W8、W9、W10、W11和W12之后，可通过将权重乘以数字输出DOUT中的相应位来校正原始数字输出DOUT，以生成总权重并从原始数字输出DOUT中减去总权重。例如，第一校正的ADC输出DOUT_C＝b<12:0>-
(W7*b<7>+W8*b<8>+W9*b<9>+W10*b<10>+W11*b<11>+W12*b<12>)，其中b<12:0>为来自ADC 235的原始数字输出DOUT。
根据各种实施方案，校准电路115可包括第二校准电路225，以通过补偿随机失配并生成第二校正的数字输出DOUT_CC来对第一校正的数字输出DOUT_C执行校准。在示例性实施方案中，第二校准电路225可连接至第一校准电路220的输出并接收第一校正的数字输出DOUT_C。根据示例性实施方案，第二校准电路225可被配置成围绕切换点对ADC代码进行随机化。例如，第二校准电路225可被配置为执行抖动算法，诸如以下：
Figure BDA0002408303190000101
在上述算法中，“adc_code”是第一校正的数字输出DOUT_C，range_mid是中程值，range_min是最小值，并且range_max是最大值。通常，中程值为2N-2，其中N为位位置，最小值为2N-4，并且最大值为2N。例如：对于1024(位10)位切换，中程值可等于1022，最大值可等于1024，并且最小值可等于1020，具有最大4个缺失代码，算法将抖动介于1024至1022和1022至1020之间的缺失代码，这将使转换点周围的ADC代码随机化，并将减小列固定图案噪声。
第二校准电路225可包括适于添加和/或减去ADC代码中的随机数的任何硬件、软件或它们的组合。
在操作中，并且参见图1-8，本发明技术的实施方案可将模拟信号转换为数字输出，识别数字输出中的缺失代码，计算每个切换点的权重，以及使用该权重来校准数字输出。本发明技术的实施方案可以使用抖动算法来提供数字输出的更精确校准。
根据各种操作，ADC控制器240可用于围绕切换点加载ADC 235的DAC(数模转换器)以确定缺失代码。然后，缺失代码可用于计算每个切换点处的权重。在图像系统应用中，可在任何像素读出开始之前的初始化周期期间完成第一校准，并且权重可被存储并再用于在像素积分期间(在实时图像信号处理期间)计算校正的(即，校准的)代码。
根据示例性操作，并且参见图1-3和图6-8，系统100可执行多个操作阶段。例如，初始时，ADC可经历取样阶段和转换阶段。取样阶段和转换阶段可根据常规的取样和转换技术来进行。在取样阶段和转换阶段之后，系统100可执行校准阶段以确定缺失代码。
系统100可在初始启动时通过生成校准启动信号来发起校准阶段。例如，主控制器可生成校准启动信号并将信号传输到校准控制器605。在校准控制器605接收校准启动信号之后，校准控制器605可生成校准使能信号并将其传输到ADC控制器240，代码计数器615和缺失代码生成器620。校准控制器605还可将切换点代码S<2:0>传输至ADC控制器240以初始化ADC控制器240。在示例性实施方案中，ADC计数器可复位至所关注的切换点减去第一偏置值(即，代码(S<2:0>)-偏置1；其中，代码(0)＝64，代码(1)＝128…代码(6)＝4096。例如，如果第一偏置(偏置1)设置为30个代码，则ADC计数器设置为(64-30)，(128-30)，(256-30)，(512-30)，(1024-30)，(2048-30)或(4096-30)。对于每个切换点代码(例如，代码(0)至代码(6))，ADC计数器可针对每个ADC转换周期递增一个。根据示例性实施方案，每个ADC转换周期被重复大约20次(用作平均命中代码)，以消除ADC噪声的影响。
在每个ADC转换周期之后，列控制和读出电路110可以串行方式将ADC输出DOUT传输至校准电路115。例如，列控制和读出电路110可将数字输出DOUT从每个ADC 235传输至代码生成器610，其中代码生成器610从数字输出代码B<12:0>减去切换控制代码D<12:0>以生成减去的代码H<12:0>。然后，代码生成器610可将减去代码H<12:0>传输至代码计数器615，其中代码计数器615根据校准使能信号以及减去的代码H<6:0>的一部分来生成命中代码计数。然后，代码计数器615可将命中代码计数(“hit_code_count<i>”)传输至缺失代码生成器620。
系统100可重复用于从第一计数(其中第一计数被定义为：代码(S<2:0>)-偏置1)到第二计数(其中第二计数被定义为：代码(S<2:0>)+偏置2，其中偏置2为第二偏置值，诸如50)的ADC计数器值的取样、转换、减去和确定命中代码计数的操作。一旦ADC计数器值达到第二计数值，则ADC控制器240就可生成切换点信号(“cal_sw_pt_done”)，该切换点信号可用于使校准控制器605中的切换代码计数器递增。
缺失代码生成器620然后可将命中代码计数(“hit_code_count<i>”)与如上所述的平均命中代码(“avg_hit_code”)进行比较，以确定缺失代码。在已确定来自数字输出DOUT的缺失代码之后，可基于切换点代码S<2:0>，将每个切换点的缺失代码存储在相应寄存器(例如，avg_missing_code_*)中。
系统100可重复取样、转换、减去、确定命中代码计数、确定缺失代码计数、以及将所有切换点代码的ADC计数器从S<2:0>＝0增加到S<2:0>＝7的操作。
然后，权重生成器625可从寄存器中检索缺失代码值并计算多个权重WN，如上所述。然后，系统100可使用所计算的权重来校正后续数字输出并生成校正的数字输出DOUT_C。
在各种实施方案中，校准电路115还可对每个校正的数字输出DOUT_C执行第二校准，以通过在缺失代码的位置处添加新代码来校正缺失代码(如上文所确定)。例如，校准电路115可执行上述抖动算法。
参考图4，常规的SAR ADC可具有由于系统失配而发生的缺失代码。相比之下，并且参见图5，在由第一校准电路220和第二校准电路225进行数字校准之后，本发明技术的实施方案不具有任何缺失代码。
在上述描述中，已结合具体示例性实施方案描述了所述技术。所示和所述特定具体实施方式用于展示所述技术及其最佳模式，而不旨在以任何方式另外限制本技术的范围。实际上，为简洁起见，方法和系统的常规制造、连接、制备和其它功能方面可能未详细描述。此外，多张图中示出的连接线旨在表示各种元件之间的示例性功能关系和/或步骤。在实际系统中可能存在多个替代的或另外的功能关系或物理连接。
已结合具体示例性实施方案描述了所述技术。然而，可在不脱离本技术的范围的情况下作出各种修改和变化。以示例性而非限制性方式考虑说明和附图，并且所有此类修改旨在包括在本技术的范围内。因此，应通过所述的一般实施方案及其在法律意义上的等同形式，而不是仅通过上述具体示例确定所述技术的范围。例如，除非另外明确说明，否则可以任何顺序执行任何方法或工艺实施方案中列举的步骤，并且不限于具体示例中提供的明确顺序。另外，任何装置实施方案中列举的部件和/或元件可以多种排列组装或者以其它方式进行操作配置，以产生与本技术基本上相同的结果，因此不限于具体示例中阐述的具体配置。
上文已经针对具体实施方案描述了有益效果、其它优点和问题解决方案。然而，任何有益效果、优点、问题解决方案或者可使任何具体有益效果、优点或解决方案出现或变得更明显的任何要素都不应被解释为关键、所需或必要特征或组成部分。
术语“包含”、“包括”或其任何变型形式旨在提及非排它性的包括，使得包括一系列要素的过程、方法、制品、组合物或装置不仅仅包括这些列举的要素，而且还可包括未明确列出的或此类过程、方法、制品、组合物或装置固有的其它要素。除了未具体引用的那些，本技术的实施所用的上述结构、布置、应用、比例、元件、材料或部件的其它组合和/或修改可在不脱离其一般原理的情况下变化或以其它方式特别适于具体环境、制造规范、设计参数或其它操作要求。
上文已结合示例性实施方案描述了本技术。然而，可在不脱离本技术的范围的情况下对示例性实施方案作出改变和修改。这些和其它改变或修改旨在包括在本技术的范围内，如以下权利要求书所述。
根据第一方面，校准电路被配置为连接至一组模数转换器(ADC)并从每个ADC接收ADC输出代码，其中所述ADC输出代码具有误差，包括：第一校准子电路，所述第一校准子电路被配置为对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在每个ADC输出之间共享的第一误差类型；以及第二校准子电路，所述第二校准子电路连接至所述第一校准电路并且被配置为对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在不同ADC输出代码之间发生的第二误差类型；其中所述校准电路根据所述第一校准和所述第二校准生成校正的ADC输出代码。
在一个实施方案中，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
在一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值以及预定的第二值进行比较；计算所述总ADC代码长度和所述预定的第一值之间的差值；以及将随机数添加至所述总ADC代码长度，其中所述随机数在零至所述计算的差值的范围内。
在一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值以及预定的第三值进行比较；以及计算所述总ADC代码长度和所述预定的第一值之间的差值；以及从所述总ADC代码长度中减去随机数，其中所述随机数在零至所述计算的差值的范围内。
在一个实施方案中，第一校准子电路包括：逻辑电路，所述逻辑电路被配置为接收启动信号并且响应于所述启动信号来发起所述第一校准；以及第一控制电路，所述第一控制电路与所述逻辑电路通信并被配置为：接收所述ADC输出代码；以及从所述ADC输出代码中减去切换点代码以生成减去的代码。
在一个实施方案中，第一校准子电路还包括：计数器，所述计数器与所述逻辑电路通信并被配置为基于所减去的代码和使能信号来确定代码计数。
在一个实施方案中，第一校准子电路还包括：缺失代码生成器，所述缺失代码生成器与所述逻辑电路通信并被配置为将所述代码计数与平均代码计数进行比较以确定缺失代码计数。
在一个实施方案中，第一校准子电路还包括：权重生成器，所述权重生成器与所述逻辑电路通信并被配置为将权重分配到所述缺失代码计数并根据所分配的权重校正所述ADC输出代码。
根据第二方面，用于校准来自一组模数转换器(ADC)的ADC输出代码的方法包括：对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在所有ADC输出代码之间共有的第一误差类型；对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在所述ADC输出代码之间不同的第二误差类型；根据所述第一校准和所述第二校准生成校正的ADC输出代码。
在一个实施方案中，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
在一个实施方案中，在初始化周期期间计算多个权重。
在一个实施方案中，围绕切换点对ADC输出代码进行随机化包括：将总ADC代码长度与预定的第一值、预定的第二值以及预定的第三值进行比较；计算所述总ADC代码长度和所述预定的第一值之间的差值；如果所述总ADC代码长度为小于所述第一值并且大于或等于所述第二值，则将随机数添加至所述总ADC代码长度；以及如果所述总ADC代码长度为大于所述第一值并且小于或等于所述第三值，则从所述总ADC代码长度中减去第二随机数；其中所述随机数在零至所述计算的差值的范围内。
在一个实施方案中，该方法还包括生成计数值并利用计数值以在切换点处加载ADC。
根据第三方面，成像系统包括：具有多个像素列的像素阵列；一组基数-2连续逼近寄存器模数转换器(SAR ADC)；其中每个SAR ADC：连接至来自所述多个列的相应列；并生成ADC输出代码；所述校准电路连接至所述组的SAR ADC并且被配置为：对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配为在所有ADC输出代码之间共享的第一误差类型；以及对每个ADC输出执行第二校准，包括：使用抖动算法补偿随机失配，其中所述随机失配为在所述ADC输出代码之间不同的第二误差类型；以及根据第一校准和第二校准针对每个ADC输出代码生成校正的ADC输出代码；以及图像信号处理器，所述图像信号处理器连接至所述校准电路并且被配置为根据所述校正的ADC输出代码来处理来自所述像素阵列的图像数据。
在一个实施方案中，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
在一个实施方案中，校准电路包括：逻辑电路，所述逻辑电路被配置为接收启动信号并且响应于所述启动信号来发起所述第一校准；以及第一控制电路，所述第一控制电路与所述逻辑电路通信并被配置为：接收所述ADC输出代码；以及从所述ADC输出代码中减去切换点代码以生成减去的代码。
在一个实施方案中，校准电路还包括：计数器，所述计数器与所述逻辑电路通信并被配置为基于所述减去的代码和使能信号来确定代码计数；缺失代码生成器，所述缺失代码生成器与所述逻辑电路通信并被配置为将所述代码计数与平均代码计数进行比较以确定缺失代码计数；以及权重生成器，所述权重生成器与所述逻辑电路通信并被配置为将权重分配到所述缺失代码计数并根据所分配的权重校正所述ADC输出代码。
在一个实施方案中，成像系统还包括一组控制电路，其中每个控制电路连接至并被配置为控制来自所述组的SAR ADC的相应SAR ADC的操作；以及将所述ADC输出代码传输至所述校准电路。
在一个实施方案中，成像系统还包括连接至该组控制电路并控制SAR ADC的切换点的计数器。
在一个实施方案中，校准电路在从像素阵列读出像素信号之前执行第一校准和第二校准。

Claims (10)

1.一种校准电路，所述校准电路被配置为连接至一组模数转换器ADC并从每个ADC接收ADC输出代码，其中所述ADC输出代码具有误差，所述校准电路的特征在于包括：
第一校准子电路，所述第一校准子电路被配置为对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在每个ADC输出之间共享的第一误差类型；和
第二校准子电路，所述第二校准子电路连接至所述第一校准电路并且被配置为对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在不同ADC输出代码之间发生的第二误差类型；
其中所述校准电路根据所述第一校准和所述第二校准生成校正的ADC输出代码。
2.根据权利要求1所述的校准电路，其特征在于，所述基于权重的方法包括计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
3.根据权利要求1所述的校准电路，其特征在于，围绕切换点随机化所述ADC输出代码包括：
将总ADC代码长度与以下项进行比较：
预定的第一值；和
预定的第二值
计算所述总ADC代码长度和所述预定的第一值之间的差值；以及
将随机数添加至所述总ADC代码长度，其中所述随机数在零至所计算的差值的范围内。
4.根据权利要求1所述的校准电路，其特征在于，围绕切换点随机化所述ADC输出代码包括：
将总ADC代码长度与以下项进行比较：
预定的第一值；和
预定的第三值；以及
计算所述总ADC代码长度和所述预定的第一值之间的差值；以及
从所述总ADC代码长度中减去随机数，其中所述随机数在零至所计算的差值的范围内。
5.根据权利要求1所述的校准电路，其特征在于所述第一校准子电路包括：
逻辑电路，所述逻辑电路被配置为接收启动信号并且响应于所述启动信号来发起所述第一校准；和
第一控制电路，所述第一控制电路与所述逻辑电路通信并被配置为：
接收所述ADC输出代码；并且
从所述ADC输出代码中减去切换点代码以生成减去的代码。
6.根据权利要求5所述的校准电路，其特征在于所述第一校准子电路还包括：
计数器，所述计数器与所述逻辑电路通信并被配置为基于所述减去的代码和使能信号来确定代码计数；
缺失代码生成器，所述缺失代码生成器与所述逻辑电路通信并被配置为将所述代码计数与平均代码计数进行比较以确定缺失代码计数；和
权重生成器，所述权重生成器与所述逻辑电路通信并被配置为将权重分配到所述缺失代码计数并根据所分配的权重校正所述ADC输出代码。
7.一种用于校准来自一组模数转换器ADC的ADC输出代码的方法，其特征在于包括：
对每个ADC输出代码执行第一校准，包括：使用基于权重的方法来补偿系统失配，其中所述系统失配包括在所有ADC输出代码之间共有的第一误差类型；
对每个ADC输出代码执行第二校准，包括：通过围绕切换点随机化所述ADC输出代码来补偿随机失配，其中所述随机失配包括在所述ADC输出代码之间不同的第二误差类型；
根据所述第一校准和所述第二校准生成校正的ADC输出代码。
8.根据权利要求7所述的方法，其特征在于，所述基于权重的方法包括：计算多个权重，通过对所计算的多个权重求和来计算总权重，以及从所述ADC输出代码中减去所计算的总权重。
9.根据权利要求7所述的方法，其特征在于，围绕所述切换点随机化所述ADC输出代码包括：
将总ADC代码长度与以下项进行比较：
预定的第一值；
预定的第二值；和
预定的第三值；
计算所述总ADC代码长度和所述预定的第一值之间的差值；
如果所述总ADC代码长度为以下情况，则将随机数添加至所述总ADC代码长度：
小于所述第一值；并且
大于或等于所述第二值；以及
如果所述总ADC代码长度为以下情况，则从所述总ADC代码长度中减去第二随机数：
大于所述第一值；并且
小于或等于所述第三值；
其中所述随机数在零至所计算的差值的范围内。
10.根据权利要求7所述的方法，其特征还在于包括：生成计数值并利用所述计数值以在所述切换点处加载所述ADC。
CN202010168577.9A 2019-04-03 2020-03-12 校准来自一组模数转换器的adc输出代码的校准电路和方法 Active CN111800131B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311764659.XA CN117674846A (zh) 2019-04-03 2020-03-12 校准来自一组模数转换器的adc输出代码的校准电路和方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
IN201911013432 2019-04-03
IN201911013432 2019-04-03
US16/777,035 US10840934B2 (en) 2019-04-03 2020-01-30 Methods and apparatus for a successive approximation register analog-to-digital converter
US16/777,035 2020-01-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311764659.XA Division CN117674846A (zh) 2019-04-03 2020-03-12 校准来自一组模数转换器的adc输出代码的校准电路和方法

Publications (2)

Publication Number Publication Date
CN111800131A true CN111800131A (zh) 2020-10-20
CN111800131B CN111800131B (zh) 2023-12-12

Family

ID=72661536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010168577.9A Active CN111800131B (zh) 2019-04-03 2020-03-12 校准来自一组模数转换器的adc输出代码的校准电路和方法

Country Status (2)

Country Link
US (2) US10840934B2 (zh)
CN (1) CN111800131B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055007A (zh) * 2021-03-25 2021-06-29 深圳前海维晟智能技术有限公司 一种低成本零延时的sar-adc硬件校正算法
CN115664418A (zh) * 2022-12-28 2023-01-31 江苏润石科技有限公司 基于非线性误差的sar adc的精度校准方法及装置
CN115913229A (zh) * 2022-12-15 2023-04-04 江苏润石科技有限公司 Sar adc的比较器的动态配置方法、电路、sar adc和芯片

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11811419B2 (en) * 2018-06-29 2023-11-07 Cisco Technology, Inc. Method and system for an asynchronous successive approximation register analog-to-digital converter with word completion algorithm
US10673452B1 (en) 2018-12-12 2020-06-02 Texas Instruments Incorporated Analog-to-digital converter with interpolation
US11962318B2 (en) 2021-01-12 2024-04-16 Texas Instruments Incorporated Calibration scheme for a non-linear ADC
US11881867B2 (en) * 2021-02-01 2024-01-23 Texas Instruments Incorporated Calibration scheme for filling lookup table in an ADC
CN114389613B (zh) * 2022-03-24 2022-06-24 南京航空航天大学 一种分段式逐次逼近型adc的电容失配校准方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189796A1 (en) * 2008-01-24 2009-07-30 Emensa Technology Ltd. Co. Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
US20120306674A1 (en) * 2011-05-31 2012-12-06 Hynix Semiconductor Inc. Automatic offset adjustment for digital calibration of column parallel single-slope adcs for image sensors
US8576101B1 (en) * 2012-11-05 2013-11-05 Google Inc. Calibration of an R2R ladder based current digital-to-analog converter (DAC)
US20140167988A1 (en) * 2012-12-14 2014-06-19 National Chiao Tung University Digital-to-analog converter (dac) circuit and weight error estimation/calibration method thereof
US20150084800A1 (en) * 2013-09-24 2015-03-26 Broadcom Corporation Phase adjustment scheme for time-interleaved adcs
US20150146055A1 (en) * 2013-11-26 2015-05-28 Aptina Imaging Corporation Imaging pixels with improved analog-to-digital circuitry
US20150263756A1 (en) * 2014-03-14 2015-09-17 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
US9634681B1 (en) * 2016-07-27 2017-04-25 Nxp Usa, Inc. Analog-to-digital conversion with linearity calibration
US20180351570A1 (en) * 2015-11-06 2018-12-06 Ams Sensors Belgium Bvba Analog-to-digital conversion and method of analog-to-digital conversion

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189796A1 (en) * 2008-01-24 2009-07-30 Emensa Technology Ltd. Co. Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
US20120306674A1 (en) * 2011-05-31 2012-12-06 Hynix Semiconductor Inc. Automatic offset adjustment for digital calibration of column parallel single-slope adcs for image sensors
US8576101B1 (en) * 2012-11-05 2013-11-05 Google Inc. Calibration of an R2R ladder based current digital-to-analog converter (DAC)
US20140167988A1 (en) * 2012-12-14 2014-06-19 National Chiao Tung University Digital-to-analog converter (dac) circuit and weight error estimation/calibration method thereof
US20150084800A1 (en) * 2013-09-24 2015-03-26 Broadcom Corporation Phase adjustment scheme for time-interleaved adcs
US20150146055A1 (en) * 2013-11-26 2015-05-28 Aptina Imaging Corporation Imaging pixels with improved analog-to-digital circuitry
US20150263756A1 (en) * 2014-03-14 2015-09-17 Mediatek Inc. Calibration and noise reduction of analog to digital converters
US20180351570A1 (en) * 2015-11-06 2018-12-06 Ams Sensors Belgium Bvba Analog-to-digital conversion and method of analog-to-digital conversion
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
US9634681B1 (en) * 2016-07-27 2017-04-25 Nxp Usa, Inc. Analog-to-digital conversion with linearity calibration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113055007A (zh) * 2021-03-25 2021-06-29 深圳前海维晟智能技术有限公司 一种低成本零延时的sar-adc硬件校正算法
CN115913229A (zh) * 2022-12-15 2023-04-04 江苏润石科技有限公司 Sar adc的比较器的动态配置方法、电路、sar adc和芯片
CN115913229B (zh) * 2022-12-15 2023-10-03 江苏润石科技有限公司 Sar adc的比较器的动态配置方法、电路、sar adc和芯片
CN115664418A (zh) * 2022-12-28 2023-01-31 江苏润石科技有限公司 基于非线性误差的sar adc的精度校准方法及装置
CN115664418B (zh) * 2022-12-28 2023-02-28 江苏润石科技有限公司 基于非线性误差的sar adc的精度校准方法及装置

Also Published As

Publication number Publication date
US20210021276A1 (en) 2021-01-21
CN111800131B (zh) 2023-12-12
US11146279B2 (en) 2021-10-12
US20200321971A1 (en) 2020-10-08
US10840934B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
CN111800131B (zh) 校准来自一组模数转换器的adc输出代码的校准电路和方法
US5635937A (en) Pipelined multi-stage analog-to-digital converter
US7142138B2 (en) Multi-step analog/digital converter and on-line calibration method thereof
US4894656A (en) Self-calibrating pipelined subranging analog-to-digital converter
EP2809008B1 (en) Analog-digital converter and solid-state image capture device
CN112202448B (zh) 逐次逼近型模数转换器及其校准方法、电子设备
US10128862B2 (en) Successive approximation register analog-to-digital converter applying calibration circuit, associated calibrating method, and associated electronic device
US6222471B1 (en) Digital self-calibration scheme for a pipelined A/D converter
US9059730B2 (en) Pipelined successive approximation analog-to-digital converter
US8207882B1 (en) Analog-to-digital converter (ADC) having a folding stage and multiple ADC stages
US9960779B2 (en) Analog to digital conversion circuit
EP3182593B1 (en) Circuit for stabilizing a dac reference voltage
JP2011103576A (ja) アナログデジタル変換器
US7352306B2 (en) Analog-to-digital converter with non-linearity compensation
EP1614219A1 (en) Comparator offset calibration for a/d converters
KR101679008B1 (ko) 아날로그­디지털 변환기 및 아날로그 신호를 디지털 신호로 변환하는 방법
US6975950B2 (en) Variable resolution digital calibration
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
JP2010074331A (ja) 固体撮像装置
US8581171B2 (en) Cyclic A/D converter, image sensor device, and method for generating digital signal from analog signal
CN117674846A (zh) 校准来自一组模数转换器的adc输出代码的校准电路和方法
EP1473836B1 (en) Digital-domain self-calibration and built-in self-testing techniques for high-speed integrated A/D converters using white gaussian noise
EP0930715A2 (en) Digital self-calibration scheme for a pipelined a/d converter
Kawahito Techniques for digitally assisted pipeline A/D converters
Xia et al. An analog self-calibration algorithm for multi-bit per stage pipelined analog to digital converters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant