CN111800099A - 适用于毫米波信号分流和组合的放大器 - Google Patents

适用于毫米波信号分流和组合的放大器 Download PDF

Info

Publication number
CN111800099A
CN111800099A CN202010164212.9A CN202010164212A CN111800099A CN 111800099 A CN111800099 A CN 111800099A CN 202010164212 A CN202010164212 A CN 202010164212A CN 111800099 A CN111800099 A CN 111800099A
Authority
CN
China
Prior art keywords
input
node
output
base
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010164212.9A
Other languages
English (en)
Inventor
T·海勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adikay LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN111800099A publication Critical patent/CN111800099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H03F3/45094—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/216—A coil being added in the input circuit, e.g. base, gate, of an amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45024—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明题为“适用于毫米波信号分流和组合的放大器”。提供一种MIMO放大器电路，可操作为将一个或多个可选择的输入端口联接到一个或多个可选择的输出端口。该电路包括N个输入晶体管和M个输出晶体管。每个输入晶体管的基极联接到相应的输入端口节点，发射极联接到接地，集电极连接到中间节点。每个输出晶体管的基极联接到偏置节点，发射极连接到中间节点，集电极联接到相应的输出端口节点。每个输入晶体管在其基极被偏置时启用所述相应的输入端口节点。每个输出晶体管在其偏置节点被断言时启用相应的输出端口节点。对于每个启用的端口，对输入晶体管的基极进行偏置，以提供通过该输入晶体管的静态电流I0*m/n。

Description

适用于毫米波信号分流和组合的放大器
技术领域
本公开涉及毫米波电子器件，且更具体地涉及提供可配置的组合和/或分流功能的毫米波信号放大器。
背景技术
毫米范围内的电磁(EM)信号波长(10mm至1mm；30GHz至300GHz)对于形成蜂窝网络、传输高带宽数据和雷达特别有用。具体地，汽车雷达系统采用了毫米波(mm-wave/millimeter-wave)信号，因为它们能够以合理的天线阵列尺寸(例如，大约10mm)实现窄的波束宽度。无论是对于经由天线阵列发射和接收毫米波信号，还是对于其他毫米波信号应用，通常都希望在多个输出之间以受控方式分流信号功率、或者在多个输入之间以受控方式组合信号功率。理想的是，功率分流器/组合器提供功率分流/组合分配，该功率分流/组合分配可以动态地调整，同时为所有潜在的联接布置保持高效率。
现有解决方案是不可调整的或效率低下的。例如，通常使用威尔金森(Wilkinson)功率耦合器(分流器/组合器)来重新分配毫米波信号功率。然而，只有在所有端口都阻抗匹配时，威尔金森耦合器才显得无损。禁用端口中的一个会导致阻抗不匹配，并且导致其他端口处的转移效率受损。
单极多掷开关可以在一个输入与一个所选择的输出之间有效地路由一次毫米波功率、或者在一个所选择的输入和一个输出之间有效地路由一次毫米波功率。然而，如果一个端口一次联接到多个端口，则引入阻抗不匹配，从而导致转移效率受损。
US6,577,198(“Bayruns”)提出了一种具有阻抗匹配的有源功率分流器。该分流器使用共发射极或共源共栅放大器的并联布置，该并联布置通过反馈电阻器得到增强以提供阻抗匹配和高端口到端口隔离度。该分流器提供了在多个输出之间的固定的功率分配。
US7,142,060(“Maeda”)提出了一种用于多个接收单元的有源分流器。该有源分流器使用两个级，其中第一级为共发射极或共源极电压放大器。一般来讲，多级解决方案需要不期望的高功耗，并且该解决方案尤其采用了第一级设计，该第一级设计在毫米波频率下表现出不可接受的高损耗。
US9,537,214(“Corman”)提出了一种多波束相控阵列架构，该多波束相控阵列架构提供了在多个输出之间的固定的功率分配以及来自多个输入的固定的功率组合。
发明内容
因此，本文公开了适用于毫米波功率分流和组合的有效放大器。
根据本公开的一个方面，提供了一种分流式转向放大器电路，该分流转向放大器电路可在转向模式下操作以将输入端口联接到多个输出端口中的所选择的一个并且在分流模式下操作以将输入端口联接到多个输出端口中的每一个，该电路的特征在于，该电路包括：输入晶体管，该输入晶体管的基极或栅极联接到输入端口节点，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点；多个输出晶体管，每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到多个输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用多个输出端口节点中的相应一个并且在其偏置节点被解除断言时禁用多个输出端口节点中的相应一个，其中当联接到中间节点的多个输出端口节点中只有一个被启用时，对输入晶体管的基极或栅极进行偏置以提供通过输入晶体管的第一静态电流I0，并且当联接到中间节点的多个输出端口节点中的m个被启用时，对输入晶体管的基极或栅极进行偏置以提供第二静态电流m*I0，m大于1。
在一个实施方案中，分流式转向放大器电路的特征在于，输入晶体管的基极或栅极电容地联接到输入端口节点，并且扼流阻抗将针对第一静态电流和第二静态电流的偏置提供给输入晶体管的基极或栅极。
在一个实施方案中，分流式转向放大器电路的特征在于，中间节点为正节点，输入端口节点为正输入端口节点，并且多个输出端口节点为正输出端口节点，并且该电路还包括：第二输入晶体管，该第二输入晶体管的基极或栅极联接到负输入端口节点，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点；第二组输出晶体管，第二组中的每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到负中间节点，并且其集电极或漏极联接到多个负输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用多个负输出端口节点中的相应一个并且在其偏置节点被解除断言时禁用多个负输出端口节点中的相应一个，输入端口经由正输入端口节点和负输入端口节点接受差分输入信号，并且多个输出端口中的每一个经由正输出端口节点和负输出端口节点中的对应的输出端口节点提供差分输出信号。
根据本公开的一个方面，提供了一种组合式转向放大器电路，该组合式转向放大器电路可在转向模式下操作以将多个输入端口中的所选择的一个联接到输出端口并且在组合模式下操作以将多个输入端口中的每一个联接到输出端口，该电路的特征在于，该电路包括：多个输入晶体管，每个输入晶体管的基极或栅极联接到多个输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点，每个输入晶体管在其基极或栅极被偏置时启用多个输入端口节点中的相应一个，并且在其基极或栅极接地时禁用多个输入端口节点中的相应一个；输出晶体管，该输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到输出端口节点，其中对于每个启用的输入端口节点，当联接到中间节点的多个输入端口节点中只有一个被启用时，对输入晶体管的基极或栅极进行偏置以提供通过输入晶体管的第一静态电流I0，并且当联接到中间节点的多个输出端口节点中的n个被启用时，对输入晶体管的基极或栅极进行偏置以提供第二静态电流I0/n，n大于1。
在一个实施方案中，该组合式转向放大器电路的特征在于，每个输入晶体管的基极或栅极电容地联接到输入端口节点并且经由扼流阻抗接收针对第一静态电流和第二静态电流的偏置。
在一个实施方案中，该组合式转向放大器电路的特征在于，中间节点为正节点，多个输入端口节点为正输入端口节点，输出端口节点为正输出端口节点，并且该电路还包括：第二组输入晶体管，第二组中的每个输入晶体管的基极或栅极联接到多个负输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点，第二组中的每个输入晶体管在其基极或栅极被偏置时启用多个负输入端口节点中的相应一个，并且在其基极或栅极接地时禁用多个负输入端口节点中的相应一个；第二输出晶体管，该第二输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到负中间节点，并且其集电极或漏极联接到负输出端口节点，多个输入端口中的每一个经由正输入端口节点和负输入端口节点中的对应的输入端口节点接受差分输入信号，并且输出端口经由正输出端口节点和负输出端口节点提供差分输出信号。
根据本公开的一个方面，提供了一种多输入多输出放大器电路，该多输入多输出放大器电路可操作为将所选择的输入端口或输入端口的组合中的每一个联接到所选择的输出端口或输出端口的组合中的每一个，其特征在于，该电路包括：N个输入晶体管，N大于1，其中输入晶体管中的每一个的基极或栅极联接到N个输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点，每个输入晶体管在其基极或栅极被偏置时启用N个输入端口节点中的相应一个，并且在其基极或栅极接地时禁用N个输入端口节点中的相应一个；M个输出晶体管，M大于1，其中输出晶体管中的每一个的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到M个输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用M个输出端口节点中的相应一个并且在其偏置节点被解除断言时禁用M个输出端口节点中的相应一个，其中对于每个启用的输入端口，对输入晶体管的基极或栅极进行偏置，以提供通过该输入晶体管的静态电流I0*m/n，其中m为启用的输出端口的数量，n为启用的输入端口的数量，m和n是可变的。
在一个实施方案中，该多输入多输出放大器电路的特征在于，m变化，取至少1和2的值，并且n变化，取至少1和2的值。
在一个实施方案中，该多输入多输出放大器电路的特征在于，每个输入晶体管的基极或栅极电容地联接到对应的输入端口节点，并且扼流阻抗将针对可能的静态电流值的偏置中的每一个提供给输入晶体管的基极或栅极。
在一个实施方案中，该多输入多输出放大器电路的特征在于，中间节点为正节点，N个输入端口节点为正输入端口节点并且M个输出端口节点为正输出端口节点，并且该电路还包括：第二组N个输入晶体管，其中第二组中的输入晶体管中的每一个的基极或栅极联接到多个负输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点，每个输入晶体管在其基极或栅极被偏置时启用多个负输入端口节点中的相应一个并且在其基极或栅极接地时禁用多个负输入端口节点中的相应一个；第二组M个输出晶体管，其中第二组中的每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到负中间节点，并且其集电极或漏极联接到多个负输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用多个负输出端口节点中的相应一个并且在其偏置节点被解除断言时禁用多个负输出端口节点中的相应一个，其中输入端口中的每一个经由正输入端口节点和负输入端口节点中的对应的输入端口节点接受差分输入信号，并且多个输出端口中的每一个经由正输出端口节点和负输出端口节点中的对应的输出端口节点提供差分输出信号。
附图说明
图1A是具有平衡的输出端口的威尔金森功率耦合器的示意图。
图1B是具有禁用的输出端口的威尔金森功率耦合器的示意图。
图1C是处于第一位置的单极双掷(SPDT)开关的示意图。
图1D是处于第二位置的SPDT开关的示意图。
图1E是联接到两个输出的开关输入的示意图。
图2A是处于分流模式的例示性分流式转向放大器。
图2B是处于转向模式的例示性分流式转向放大器。
图3是例示性的组合式转向放大器。
图4是例示性的多输入多输出(MIMO)放大器。
图5是例示性的单端N:1组合式转向放大器。
应当理解，附图和对应的详细描述并不限制本公开，而是相反，为理解落在所附权利要求范围内的所有修改形式、等同形式和替代形式提供基础。
具体实施方式
为便于理解，以下电路省略了阻抗匹配网络以及偏置源和供电电压源，按照行业惯例，它们存在于任何物理实施方式中但为本领域的普通技术人员所熟知，并且其设计不受本文所公开的创新的影响。
图1A示出了在由负载阻抗Z0表示的两个输出负载之间均匀地分离输入信号的威尔金森功率耦合器。通常，此类耦合器使用四分之一波长微带或传输线来实现以将输入节点联接到每个输出节点，其中在输出节点之间具有2Z0的电桥阻抗，但集总元件实施方式也是已知的只要负载阻抗保持在Z0，输入阻抗Zin就等于负载阻抗Z0。如果源阻抗与输入阻抗Zin匹配，则输入信号被转移到负载阻抗，而不会在耦合器自身内部产生反射和最小耗散，从而为每个输出节点产生3dB的衰减(“插入损耗”)。另一方面，如果禁用负载中的一个使得其阻抗上升至较大值Zoff，则耦合器的输入阻抗上升至高于Z0的某个值并且导致阻抗不匹配。不是输入信号能量被有效地转移到另一个输出节点，而是衰减增大，从而削弱启用的输出节点处的信号。
图1C示出了串联阻抗为Z0的理想电压源，即，源阻抗为Z0的信号源的戴维南等值。在图1C中，开关将源极联接到第一负载，并且在图1D中，开关将源极联接到第二负载。在每种情况下，源阻抗与负载阻抗匹配，从而将信号能量有效地转移到负载。然而，如果如图1E所示，开关可配置为将源极并联联接到两个负载，则有效负载阻抗将变为Z0/2。源极和有效负载之间的阻抗不匹配会导致信号能量的转移效率低下。
图2A示出了在分流模式(即，其中来自单个输入端口的信号被均匀地分配到多个输出端口的模式)下操作的分流式转向放大器的设想的实施方案。示出的放大器接受差分输入信号(in+，in-)并且提供两个差分输出信号(out1+，out1-；out2+，out2-)，但也可以如下面进一步讨论的那样实现单端实施方式。
正节点(+Node)为共源共栅放大器布置中的中间节点，其中NPN晶体管Q1处于将正节点联接到接地的共发射极配置，并且NPN晶体管QA和QC各自处于用于将正节点分别联接到正输出节点out1+和out2+的共基极配置。相似地，负节点(-Node)为共源共栅放大器布置中的中间节点，其中NPN晶体管Q2将负节点联接到接地，并且NPN晶体管QB和QD各自处于用于将负节点分别联接到负输出节点out1+和out2+的共基极配置。晶体管QA和QB具有共享的基极节点，该共享的基极节点联接到高偏置电压VH以启用第一输出端口out1+、out1-。相似地，晶体管QC和QD具有共享的基极节点，该共享的基极节点联接到高偏置电压VH以启用第二输出端口out2+、out2-。高偏置电压VH被选择成允许晶体管QA-QD在线性区域中操作，即，当输入信号达到其预期范围的上限或下限时不会发生饱和。可以以本领域普通技术人员所熟知的多种方式来提供偏置电压VH，包括例如分压器、电流镜、齐纳二极管和/或带隙电压基准。
晶体管Q1和Q2的基极分别联接到输入端口节点in+、in-。在两个偏置电压中的一个下对输入端口节点进行偏置，使得当输入信号为静态时，流动穿过晶体管Q1-Q2中的每一个的电流为I0(对于转向模式)或2I0(对于分流模式)。对于图2A所示的分流模式操作，针对2I0对输入端口节点进行偏置，以经由晶体管QA-QD从每个输出节点汲取I0。分流式转向放大器放大在输入端口上所接收的信号，并且在两个输出端口之间均匀地分配放大的信号电流。该放大器提供高输入阻抗、高输出阻抗和高端口到端口隔离度。
图2B示出了在转向模式下操作的分流式转向放大器。在转向模式下，通过使对应的晶体管QC、QD的共享的基极节点接地或充分降低来禁用输出端口中的一个(在这种情况下为out2+、out2-)。减小输入端口节点上的偏置电压，使得经由晶体管QA-QB从每个输出节点汲取I0。该放大器放大在输入端口上所接收的信号，从而将放大的信号电流仅提供给启用的输出端口。输入阻抗和输出阻抗保持不变，从而保持输入和输出阻抗匹配以及因此功率分流器的效率，同时能够选择性地分配输出信号电流。
图3示出了组合式转向放大器的设想的实施方案，该组合式转向放大器可以在组合模式下操作以向输出端口提供在多个输入端口上所接收的信号的放大的总和并且在转向模式下操作以向输出端口提供来自多个输入端口中的所选择的一个的放大的信号。示出的放大器在第一输入端口(in1+，in1-)处接受第一差分输入信号并且在第二输入端口(in2+，in2-)处接受第二差分输入信号，并且在单个输出端口(out+，out-)处提供差分输出信号。
如前所述，该放大器包括正节点(+Node)作为共源共栅放大器布置中的中间节点，其中NPN晶体管Q1和Q3各自处于将正节点联接到接地的共发射极配置，并且NPN晶体管QA处于用于将正节点联接到正输出节点out+的共基极配置。包括负节点(-Node)作为共源共栅放大器布置中的中间节点，其中NPN晶体管Q2和Q4各自将负节点联接到接地，并且NPN晶体管QB处于用于将负节点联接到负输出节点out-的共基极配置。晶体管QA和QB具有共享的基极节点，该共享的基极节点联接到高偏置电压VH以启用输出端口。相似地，晶体管QC和QD具有共享的基极节点，该共享的基极节点联接到高偏置电压VH以启用第二输出端口out2+、out2-。高偏置电压VH被选择成允许晶体管QA-QD在线性区域中操作，即，当输入信号的总和达到其预期范围的上限或下限时不会发生饱和。
晶体管Q1和Q2的基极分别联接到第一输入端口的节点in1+、in1-，而晶体管Q3和Q4的基极分别联接到第二输入端口的节点in2+、in2-。在两个偏置电压中的一个下各自对输入端口节点进行偏置，使得当输入信号为静态时，流动穿过晶体管Q1-Q4中的每一个的电流为I0/2(对于组合模式)或I0(对于在转向模式下启用的输入端口晶体管)。对于组合模式操作，针对I0/2对输入端口节点进行偏置，以经由晶体管QA-QB从每个输出节点汲取I0。组合式转向放大器放大在输入端口上所接收的信号，并且从输出端口节点汲取放大的信号电流的总和。该放大器提供高输入阻抗、高输出阻抗和高端口到端口隔离度。
在转向模式下，通过使对应的晶体管Q1、Q2或Q3、Q4的基极节点接地来禁用输入端口中的一个。增大输入端口的晶体管上的偏置，使得经由晶体管QA-QB从每个输出节点汲取I0。该放大器放大在所选择的输入端口上所接收的信号，从而将放大的信号电流提供给输出端口。输入阻抗和输出阻抗保持不变，从而保持输入和输出阻抗匹配以及因此功率分流器的效率，同时能够选择性地分配输出信号电流。
图4示出了MIMO放大器的设想的实施方案，该MIMO放大器将分流式转向放大器与组合式转向放大器的功能相结合并且能够将输入信号中的所选择的一个或者输入信号的总和提供给所选择的输出端口或在这两个输出端口之间进行分流。输入节点上的偏置电压根据所选择的输入端口和输出端口的数量而变化，以确保从每个启用的输出端口汲取预定的电流电平I0。MIMO放大器提供高输入阻抗和高输出阻抗，以确保每种模式下的阻抗匹配和高效操作。
图5示出了单端N:1组合式转向放大器的设想的实施方案，以展示上述原理如何被扩展到受到偏置电压网络和中间节点的路由限制以及为确保各种晶体管的匹配行为的过程限制的任意数量的输入端口(并且相似地，对于分流式转向放大器和MIMO放大器，扩展到任意数量的输出端口)。图5还提供了用于偏置共发射极配置的晶体管Q1-QN的基极节点的一种可能技术的附加细节。每个输入端口节点in1-inN电容地联接到相应的NPN晶体管Q1-QN的基极，该相应的NPN晶体管的发射极直接联接到接地，并且其集电极直接联接到中间节点(+Node)。每个NPN共源共栅晶体管QA的发射极联接到中间节点，其集电极联接到相应的输出节点out，并且其基极联接到偏置电压VH(启用时)或VL(禁用时)。
经由扼流电感器向共发射极配置的晶体管Q1-QN的每个基极节点提供相应的偏置电压VB1-VBN。对于禁用的输入端口，偏置电压接地。对于启用的输入端口，偏置电压取决于启用的输入端口和输出端口的数量。其中N为启用的输入端口的数量并且M为启用的输出端口的数量，启用的输入端口的偏置电压被设置为提供从中间节点汲取的静态电流(M/N)I0，使得来自每个输出节点的静态电流为I0。
在这里注意到，可以使用简单的电流镜和IDAC(数模电流转换器)来控制每个共发射极配置的晶体管的偏置电流。
在权利要求书中，晶体管Q1、Q2、Q3、Q4、…,QN可以被称为“输入晶体管”，因为它们将输入节点联接到中间节点。晶体管QA、QB、QC、QD、…,QM可以被称为“输出晶体管”，因为它们将中间节点联接到输出节点。术语“连接的”是指直接电连接，即，用电阻抗可忽略不计的固定路径进行的附接。术语“联接的”是指可以传送电信号，但传送路径可以是临时的(即，可切换的)或者可以包括具有不可忽略的电阻抗的中间部件。
前述放大器以灵活的方式进行信号分流和组合，从而为可选输入端口和输出端口的每种组合保持阻抗匹配(假设至少启用了一个输入和一个输出端口)。它们可以用于避免如果在相控阵系统中禁用故障天线元件或子阵列时原本可能出现的振幅和相位不平衡。它们还可以用于实现路径共享的基于时间延迟的阵列(模拟阵列，其中可以通过将一个元件的输出从常规的RF分流/组合网络切换到其相邻元件的时间延迟电路来更改元件之间的相对时间延迟)，如例如“使用路径共享真实时间延迟架构的在0.13um CMOS中的集成超宽带定时阵列接收器(An Integrated Ultra-Wideband Timed Array Receiver in 0.13umCMOS Using a Path-Sharing True Time Delay Architecture)”，JSSC 2007中所描述。此类放大器的另一个潜在用途为双模式混合器，其可以用在共享IF的混合波束成形器中。双模式混合器具有2个差分本地振荡器(LO)输入端。在单平衡模式下，混合器需要将所选择的LO源极路由到其输出端口中的一个(另一个端口不应接收任何LO功率)，而在双平衡模式下，混合器需要将LO源极分流到这两个输出端口。
示出的实施方案使用NPN双极性结型晶体管来实现，这些NPN双极性结型晶体管可以使用例如BiCMOS工艺来提供。然而，本领域的普通技术人员将认识到如何在设计规范允许的情况下，使实施方式适应使用其他晶体管技术，包括诸如PNP双极性结型晶体管、MOSFET、FINFET、JFET和CMOS技术等技术，这些技术不仅用在硅中，而且还用在其他半导体材料中。如果使用了任何FET技术，则共发射极配置的晶体管的行业术语是“共源极”配置的晶体管，而共基极配置的晶体管的行业术语是则是“共栅极”配置的晶体管。如先前所提及的，示出的实施方案可以从差分信号转换为单端信号，并且输入端口和/或输出端口的数量可以很容易增加。一旦完全理解了上述公开的内容，对于本领域技术人员来说这些和许多其他修改形式、等价形式和替代形式就将变得显而易见。旨在使以下权利要求书被解释为在适用情况下包含所有此类修改形式、等价形式和替代形式。
概括地说，本文已公开了各种例示性实施方案。在一个例示性实施方案中，提供了一种分流式转向放大器电路，该分流式转向放大器电路可在转向模式下操作以将输入端口联接到多个输出端口中的所选择的一个并且在分流模式下操作以将输入端口联接到多个输出端口中的每一个。该电路包括一个输入晶体管和多个输出晶体管。输入晶体管的基极或栅极联接到输入端口节点，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点。多个输出晶体管中的每一个的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到多个输出端口节点中的相应一个。每个输出晶体管在其偏置节点被断言时启用多个输出端口节点中的相应一个并且在其偏置节点被解除断言时禁用多个输出端口节点中的相应一个。当联接到中间节点的多个输出端口节点中只有一个被启用时，对输入晶体管的基极或栅极进行偏置以提供通过输入晶体管的第一静态电流I0，并且当联接到中间节点的多个输出端口节点中的m个被启用时，对输入晶体管的基极或栅极进行偏置以提供第二静态电流m*I0，m大于1。
在另一个例示性实施方案中，提供了一种组合式转向放大器电路，该组合式转向放大器电路可在转向模式下操作以将多个输入端口中的所选择的一个联接到输出端口并且在组合模式下操作以将多个输入端口中的每一个联接到输出端口。该电路包括多个输入晶体管和一个输出晶体管。多个输入晶体管中的每一个的基极或栅极联接到多个输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点。输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到输出端口节点。每个输入晶体管在其基极或栅极被偏置时启用多个输入端口节点中的相应一个，并且在其基极或栅极接地时禁用多个输入端口节点中的相应一个。当联接到中间节点的多个输入端口节点中只有一个被启用时，对每个启用的输入晶体管的基极或栅极进行偏置以提供通过输入晶体管的第一静态电流I0，并且当联接到中间节点的多个输出端口节点中的n个被启用时，对每个启用的输入晶体管的基极或栅极进行偏置以提供第二静态电流I0/n，n大于1。
在又一个例示性实施方案中，提供了一种多输入多输出放大器电路，该多输入多输出放大器电路可操作为将所选择的输入端口或输入端口的组合中的每一个联接到所选择的输出端口或输出端口的组合中的每一个。该电路包括N个输入晶体管和M个输出晶体管，M和N各自大于1。输入晶体管中的每一个的基极或栅极联接到N个输入端口节点中的相应一个，其发射极或源极直接地或经由退化电阻器或电感器联接到接地，并且其集电极或漏极连接到中间节点。输出晶体管中的每一个的基极或栅极联接到偏置节点，其发射极或源极连接到中间节点，并且其集电极或漏极联接到M个输出端口节点中的相应一个。每个输入晶体管在其基极或栅极被偏置时启用相应的输入端口节点并且在其基极或栅极接地时禁用相应的输入端口节点。每个输出晶体管在其偏置节点被断言时启用相应的输出端口节点并且在其偏置节点被解除断言时禁用相应的输出端口节点。对于每个启用的端口，对输入晶体管的基极或栅极进行偏置以提供通过该输入晶体管的静态电流I0*m/n，其中m为启用的输出端口的可变数量并且n为启用的输入端口的可变数量。
一个例示性方法实施方案将多个输入端口中的可选择的一个或所述多个输入端口的组合联接到多个输出端口中的可选择的一个或所述多个输出端口的组合。该例示性方法包括：(a)对于多个输入端口中的每一个，将输入晶体管的基极或栅极联接到对应的输入端口节点，将该输入晶体管的发射极或源极联接到接地，以及将该输入晶体管的集电极或漏极联接到中间节点；(b)对于多个输出端口中的每一个，将输出晶体管的基极或栅极联接到对应的偏置节点，将该输出晶体管的发射极或源极联接到中间节点，以及将该输出晶体管的集电极或漏极联接到对应的输出端口节点；(c)分别将偏置节点可切换地联接到偏置电压和地电位，以启用和禁用对应的输出端口节点；(d)分别将每个输入晶体管的基极或栅极可切换地偏置到可调的偏置电压和地电位，以启用和禁用对应的输入端口节点；以及(e)使可调的偏置电压提供通过每个启用的输入晶体管的可调静态电流，该可调静态电流为I0*m/n，其中m为启用的输出端口的数量并且n为启用的输入端口的数量，m和n是可变的。
上述实施方案中的每一个可以与以下任选特征中的任一个或多个一起使用：1.m在1和2之间可变。2.n在1和2之间可变。3.每个输入晶体管的基极或栅极电容地联接到相应的输入端口节点。4.扼流阻抗将针对第一静态电流和第二静态电流的偏置提供给每个输入晶体管的基极或栅极。5.扼流阻抗为电感器或电阻器。6.中间节点为正节点，输入端口节点为正输入端口节点，并且多个输出端口节点为正输出端口节点。7.第二组或一个或多个输入晶体管，其各自的基极或栅极联接到相应的负输入端口节点，其发射极或源极直接地或经由退化电阻器或电感器联接到接地，并且其集电极或漏极连接到负中间节点。8.该组输入晶体管经由串联电感器连接到该组输出晶体管。9.该组输入晶体管通过变压器连接到该组输出晶体管。10.第二组一个或多个输出晶体管，其各自的基极或栅极联接到偏置节点，其发射极或源极连接到负中间节点，并且其集电极或漏极联接到相应的负输出端口节点。11.第二组中的每个输出晶体管在其偏置节点被断言时启用相应的负输出端口节点并且在其偏置节点被解除断言时禁用相应的多个负输出端口节点。12.每个输入端口经由对应的正输入端口节点和负输入端口节点接受差分输入信号，并且每个输出端口经由对应的正输出端口节点和负输出端口节点提供差分输出信号。13.输入晶体管和输出晶体管中的每一个都为NPN双极性结型晶体管。14.根据m和n的值，可调静态电流被配置为I0/2、I0、2I0中的一个。

Claims (10)

1.一种分流-转向放大器电路，其特征在于，所述分流-转向放大器电路能够在转向模式下操作以将输入端口联接到多个输出端口中的所选择的一个，以及在分流模式下操作以将所述输入端口联接到所述多个输出端口中的每一个，所述电路包括：
输入晶体管，所述输入晶体管的基极或栅极联接到输入端口节点，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点；
多个输出晶体管，每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到所述中间节点，并且其集电极或漏极联接到多个输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用所述多个输出端口节点中的所述相应一个并且在其偏置节点被解除断言时禁用所述多个输出端口节点中的所述相应一个，
其中当联接到所述中间节点的所述多个输出端口节点中只有一个被启用时，对所述输入晶体管的所述基极或栅极进行偏置以提供通过所述输入晶体管的第一静态电流I0，并且当联接到所述中间节点的所述多个输出端口节点中的m个被启用时，对所述输入晶体管的所述基极或栅极进行偏置以提供第二静态电流m*I0，m大于1。
2.根据权利要求1所述的分流式转向放大器电路，其特征在于，所述输入晶体管的所述基极或栅极电容地联接到所述输入端口节点，并且扼流阻抗将针对所述第一静态电流和所述第二静态电流的所述偏置提供给所述输入晶体管的所述基极或栅极。
3.根据权利要求1至2中任一项所述的分流式转向放大器电路，其特征在于，所述中间节点为正节点，所述输入端口节点为正输入端口节点，并且所述多个输出端口节点为正输出端口节点，并且所述电路还包括：
第二输入晶体管，所述第二输入晶体管的基极或栅极联接到负输入端口节点，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点；
第二组输出晶体管，所述第二组中的每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到所述负中间节点，并且其集电极或漏极联接到多个负输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用所述多个负输出端口节点中的所述相应一个并且在其偏置节点被解除断言时禁用所述多个负输出端口节点中的所述相应一个，
所述输入端口经由所述正输入端口节点和所述负输入端口节点接受差分输入信号，并且所述多个输出端口中的每一个经由所述正输出端口节点和所述负输出端口节点中的对应的输出端口节点提供差分输出信号。
4.一种组合-转向放大器电路，其特征在于，所述组合-转向放大器电路能够在转向模式下操作以将多个输入端口中的所选择的一个联接到输出端口并且在组合模式下操作以将所述多个输入端口中的每一个联接到所述输出端口，所述电路包括：
多个输入晶体管，每个输入晶体管的基极或栅极联接到多个输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点，每个输入晶体管在其基极或栅极被偏置时启用所述多个输入端口节点中的所述相应一个，并且在其基极或栅极接地时禁用所述多个输入端口节点中的所述相应一个；
输出晶体管，所述输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到所述中间节点，并且其集电极或漏极联接到输出端口节点，
其中当联接到所述中间节点的所述多个输入端口节点中只有一个被启用时，对用于每个启用的输入端口节点的所述输入晶体管的所述基极或栅极进行偏置以提供通过所述输入晶体管的第一静态电流I0，并且当联接到所述中间节点的所述多个输出端口节点中的n个被启用时，对用于每个启用的输入端口节点的所述输入晶体管的所述基极或栅极进行偏置以提供第二静态电流I0/n，n大于1。
5.根据权利要求4所述的组合式转向放大器电路，其特征在于，每个输入晶体管的所述基极或栅极电容地联接到所述输入端口节点并且经由扼流阻抗接收针对所述第一静态电流和所述第二静态电流的所述偏置。
6.根据权利要求4至5中任一项所述的组合式转向放大器电路，其特征在于，所述中间节点为正节点，所述多个输入端口节点为正输入端口节点，所述输出端口节点为正输出端口节点，并且所述电路还包括：
第二组输入晶体管，所述第二组中的每个输入晶体管的基极或栅极联接到多个负输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点，所述第二组中的每个输入晶体管在其基极或栅极被偏置时启用所述多个负输入端口节点中的所述相应一个，并且在其基极或栅极接地时禁用所述多个负输入端口节点中的所述相应一个；
第二输出晶体管，所述第二输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到所述负中间节点，并且其集电极或漏极联接到负输出端口节点，
所述多个输入端口中的每一个经由所述正输入端口节点和所述负输入端口节点中的对应的输入端口节点接受差分输入信号，并且所述输出端口经由所述正输出端口节点和所述负输出端口节点提供差分输出信号。
7.一种多输入多输出放大器电路，其特征在于，所述多输入多输出放大器电路能够操作为将所选择的输入端口或输入端口的组合中的每一个联接到所选择的输出端口或输出端口的组合中的每一个，所述电路包括：
N个输入晶体管，N大于1，其中所述输入晶体管中的每一个的基极或栅极联接到N个输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到中间节点，每个输入晶体管在其基极或栅极被偏置时启用所述N个输入端口节点中的所述相应一个并且在其基极或栅极接地时禁用所述N个输入端口节点中的所述相应一个；
M个输出晶体管，M大于1，其中所述输出晶体管中的每一个的基极或栅极联接到偏置节点，其发射极或源极连接到所述中间节点，并且其集电极或漏极联接到M个输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用所述M个输出端口节点中的所述相应一个并且在其偏置节点被解除断言时禁用所述M个输出端口节点中的所述相应一个，
其中对用于每个启用的输入端口的所述输入晶体管的所述基极或栅极进行偏置，以提供通过所述输入晶体管的静态电流I0*m/n，其中m为启用的输出端口的数量并且n为启用的输入端口的数量，m和n是可变的。
8.根据权利要求7所述的多输入多输出放大器电路，其特征在于，m变化，取至少1和2的值，并且n变化，取至少1和2的值。
9.根据权利要求7所述的多输入多输出放大器电路，其特征在于，每个输入晶体管的所述基极或栅极电容地联接到所述对应的输入端口节点，并且扼流阻抗将针对可能的静态电流值的所述偏置中的每一个提供给所述输入晶体管的所述基极或栅极。
10.根据权利要求7至9中任一项所述的多输入多输出放大器电路，其特征在于，所述中间节点为正节点，所述N个输入端口节点为正输入端口节点并且所述M个输出端口节点为正输出端口节点，并且所述电路还包括：
第二组N个输入晶体管，其中所述第二组中的所述输入晶体管中的每一个的基极或栅极联接到多个负输入端口节点中的相应一个，其发射极或源极联接到接地，并且其集电极或漏极连接到负中间节点，每个输入晶体管在其基极或栅极被偏置时启用所述多个负输入端口节点中的所述相应一个，并且在其基极或栅极接地时禁用所述多个负输入端口节点中的所述相应一个；
第二组M个输出晶体管，其中所述第二组中的每个输出晶体管的基极或栅极联接到偏置节点，其发射极或源极连接到所述负中间节点，并且其集电极或漏极联接到多个负输出端口节点中的相应一个，每个输出晶体管在其偏置节点被断言时启用所述多个负输出端口节点中的所述相应一个并且在其偏置节点被解除断言时禁用所述多个负输出端口节点中的所述相应一个，
其中所述输入端口中的每一个经由所述正输入端口节点和所述负输入端口节点中的对应的输入端口节点接受差分输入信号，并且所述多个输出端口中的每一个经由所述正输出端口节点和所述负输出端口节点中的对应的输出端口节点提供差分输出信号。
CN202010164212.9A 2019-04-05 2020-03-11 适用于毫米波信号分流和组合的放大器 Pending CN111800099A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962830083P 2019-04-05 2019-04-05
US62/830,083 2019-04-05
US16/453,033 US11057011B2 (en) 2019-04-05 2019-06-26 Amplifiers suitable for mm-wave signal splitting and combining
US16/453,033 2019-06-26

Publications (1)

Publication Number Publication Date
CN111800099A true CN111800099A (zh) 2020-10-20

Family

ID=72663250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010164212.9A Pending CN111800099A (zh) 2019-04-05 2020-03-11 适用于毫米波信号分流和组合的放大器

Country Status (2)

Country Link
US (2) US11057011B2 (zh)
CN (1) CN111800099A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10769511B2 (en) * 2019-01-03 2020-09-08 Wiliot, Ltd Low energy transmitter
US11385322B2 (en) 2019-04-29 2022-07-12 Ay Dee Kay Llc Switchable FMCW/PMCW radar transceiver
US20210351506A1 (en) * 2020-05-06 2021-11-11 Mobix Labs, Inc. Ultra-small millimeter wave 5g beam former architecture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169452B1 (en) * 1999-01-07 2001-01-02 Nortel Networks Corporation Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter
US6577198B1 (en) 2002-03-21 2003-06-10 Anadigics, Inc. Active power splitter with impedance matching
US7142060B1 (en) 2003-12-31 2006-11-28 Conexant Systems, Inc. Active splitter for multiple reception units
US8289083B2 (en) 2009-04-13 2012-10-16 Viasat, Inc. Active power splitter

Also Published As

Publication number Publication date
US20210320634A1 (en) 2021-10-14
US11057011B2 (en) 2021-07-06
US20200321931A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
US20210320634A1 (en) Amplifiers suitable for mm-wave signal splitting and combining
WO2019055895A1 (en) WIDEBAND AND DEHASTER VECTOR MODULATOR
CN110212887B (zh) 一种射频有源移相器结构
US7705681B2 (en) Apparatus for coupling at least one of a plurality of amplified input signals to an output terminal using a directional coupler
US20220021363A1 (en) Variable Gain Amplifier And Phased Array Transceiver
US8190099B2 (en) Switch-less bidirectional amplifier
JPH0263201A (ja) 伝送線路スイッチ
US9634615B1 (en) Multi-band Doherty amplifier device and method therefor
US7079815B2 (en) Monolithic microwave integrated circuit transceiver
CN112332806A (zh) 一种高增益低噪声射频移相器
JP2013179387A (ja) 方向性結合型ミキサー回路
US6657497B1 (en) Asymmetric, voltage optimized, wideband common-gate bi-directional MMIC amplifier
Yu et al. A 60GHz digitally controlled RF-beamforming receiver front-end in 65nm CMOS
US7315206B2 (en) Travelling-wave amplifier
Min et al. SiGe T/R modules for Ka-band phased arrays
Smirnova et al. W-band 6-bit active phase shifter using differential Lange coupler in SiGe BiCMOS
US20230163732A1 (en) Balanced amplifier arrangement for power control and improved deep back-off efficiency
WO2005010906A2 (en) Radiofrequency double pole single throw switch
TW202218347A (zh) 在5g毫米波波束形成器架構中的電力分離器—組合器電路
DE102020001516A1 (de) Verstärker zum teilen und kombinieren eines mm-wellensignals
Ma et al. A Ka-band 2× 2 true-time-delay phased array receiver
US12074380B2 (en) Phased array transceiver with built-in phase interferometer and/or transmitter linearization feedback
US20220085767A1 (en) Sub-micron cmos high-power cascode rf power amplifier
TW202341645A (zh) 混合互補雙向放大器及裝置
Dong et al. Ultra-wideband Reconfigurable Low-noise Amplifier Based on 5G Communication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230410

Address after: California, USA

Applicant after: Adikay LLC

Address before: Arizona

Applicant before: SEMICONDUCTOR COMPONENTS INDUSTRIES, LLC