CN111786741B - 一种cpri传输数据的时钟同步方法及相关装置 - Google Patents

Abstract

本发明公开了一种CPRI传输数据的时钟同步方法及相关装置，预先确定对齐时钟的目标时钟周期，目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据目标时钟周期确定下行触发时钟的预设数量，该方法包括：在接收到对齐时钟时，若需要重对齐CPRI，以当前时刻为起点统计接收到的下行触发时钟的数量直至达到预设数量；重配CPRI，等待CPRI参考时钟，在接收到CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐。上述方法，依据对齐时钟的目标时钟周期确定预设数量，在数量达到预设数量且接收到参考时钟情况下，实现时钟同步，不需要考虑时隙时钟与参考时钟的周期对应关系、时隙情况和传输数据的类型。

Description

一种CPRI传输数据的时钟同步方法及相关装置

技术领域

本发明涉及通信技术领域，尤其涉及一种CPRI传输数据的时钟同步方法及相关装置。

背景技术

如图1所示，CPRI Sync Clock：CPRI参考时钟，10ms。Slot Clock：非LTE帧结构的时隙时钟，CPRI传输PDT数据时，Slot Clock周期是30ms。DL Trigger Clock：也是一个30ms的时钟信号，DL Trigger Clock提前于Slot Clock 10ms，DL Trigger Clock时钟信号是给协议栈使用，用于提前准备下行数据。下行数据准备好，等到Slot Clock信号到来时，开始发送下行准备好的数据。CPRI DL Data Clock：为了去满足Slot Clock一帧的数据，所以这个时钟是30ms，IQ数据是依赖于这个时钟信号传递给RRU的。当CPRI启动时，CPRI DL DataClock与CPRI Sync Clock是对齐的，而Slot Clock与CPRI DL Data Clock是不对齐的。

现有技术中，在DL Trigger Clock信号来的时候，会判断当前是否需要重对齐CPRI，如果需要重对齐CPRI，并且满足当前的时隙号为0，就启动一个35ms的软件定时器。当软件定时器时间到的时候，我们把CPRI的链路断掉，再重新打开。重新打开CPRI的这个时刻正好卡在2个CPRI Sync Clock中间，所以当CPRI链路重新打开的时候，在下一个CPRI SyncClock信号到来时，CPRI Sync Clock与Slot Clock是对齐的，此时CPRI Sync Clock与CPRIDL Data Clock是对齐的，因此，Slot Clock与CPRI DL Data Clock对齐。

发明人对现有的时钟同步过程进行研究发现，Slot Clock(30ms)与CPRI SyncClock(10ms)保持了一个整数倍的关系。如果Slot Clock与CPRI Sync Clock不是整数倍的关系，而且不是双时隙的情况，如CPRI传输其他非LTE帧数据的通信网络，现有技术无法通过时隙号和软件定时的时间去判断CPRI Sync Clock与Slot Clock是否对齐。

发明内容

有鉴于此，本发明提供了一种CPRI传输数据的时钟同步方法及相关装置，用以解决在同步过程中，需要Slot Clock与CPRI Sync Clock的周期对应关系、时隙和传输数据的类型必须满足对应的要求才可以实现同步的问题。

具体方案如下：

一种CPRI传输数据的时钟同步方法，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时通用公共无线电接口CPRI参考时钟和CPRI时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

重配所述CPRI；

重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐。

上述的方法，可选的，预先确定对齐时钟的目标时钟周期，包括：

获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期。

上述的方法，可选的，依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期，包括：

求取所述参考时钟周期和所述时隙时钟周期的最小公倍数；

所述目标时钟周期为所述最小公倍数或者所述最小公倍数的整数倍。

上述的方法，可选的，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

计算所述目标周期与所述时隙时钟周期的比值；

将所述比值作为所述下行触发时钟的预设数量。

上述的方法，可选的，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量，包括：

当接收到所述下行触发时钟时，以当前时刻为起点，统计所述下行触发时钟的当前数量，将所述数量更新为当前数量；

将所述数量与所述预设数量进行比较；

当所述数量小于所述预设数量时，继续接收所述下行触发时钟直至所述数量达到所述预设数量。

上述的方法，可选的，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐包括：

在接到所述CPRI参考时钟时，所述PRI参考时钟时和所述时隙时钟对齐，和，所述CPRI下行数据时钟和所述CPRI参考时钟对齐；

判定所述CPRI下行数据时钟和所述时隙时钟对齐。

一种CPRI传输数据的时钟同步装置，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

判断模块，用于在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

统计模块，用于若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

重配模块，用于重配所述CPRI；

对齐模块，用于重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐。

上述的装置，可选的，所述同步装置中预先确定对齐时钟的目标时钟周期，包括：

获取模块，用于获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

第一确定模块，用于依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

第二确定模块，用于依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期。

一种存储介质，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行上述的通用公共无线电接口传输数据的时钟同步方法。

一种电子设备，设备包括至少一个处理器、以及与处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行上述的通用公共无线电接口传输数据的时钟同步方法。

与现有技术相比，本发明包括以下优点：

本发明公开了一种CPRI传输数据的时钟同步方法，预先确定对齐时钟的目标时钟周期，目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据目标时钟周期确定下行触发时钟的预设数量，包括：在接收到对齐时钟时，判断是否需要重对齐所述CPRI；若是，以当前时刻为起点统计接收到的下行触发时钟的数量直至数量达到预设数量；重配所述CPRI；完成后，等待CPRI参考时钟，在接收到CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐。上述方法，依据对齐时钟的目标时钟周期确定预设数量，在数量达到预设数量且接收到参考时钟情况下，实现时钟同步，不需要考虑时隙时钟与参考时钟的周期对应关系、时隙情况和传输数据的类型。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种CPRI时钟信号示意图；

图2为本申请实施例公开的一种CPRI传输数据的时钟同步方法流程图；

图3为本申请实施例公开的一种CPRI传输数据的时钟同步方法又一流程图；

图4为本申请实施例公开的一种CPRI时钟信号示意图；

图5为本申请实施例公开的一种CPRI传输数据的时钟同步装置结构框图；

图6为本申请实施例公开的一种电子设备的结构框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

本发明公开了一种CPRI传输数据的时钟同步方法及装置，应用于现代移动通信网络中的开放式基站架构“BBU+RRU”的解决方案中，而基于CPRI接口的RRU和BBU的解决方案，进一步完善了基站领域的需求，可以更好地为运营商、基站设备商和检测机构提供相应的服务。CPRI是一个通用的标准，发挥作用的范围是：将基带I/Q信号通过BBU传输到RRU。CPRI对于各种标准都具有高效且灵活的I/Q数据接口，例如：GSM，WCDMA，LTE等。

从现代移动通信网络中的开放式基站架构进行演进，可以将这种模式应用到非移动通信网络中，更确切的说是将基于CPRI接口的“BBU+RRU”的解决方案应用到非LTE帧结构的开放式基站通信网络，如：PDT、DMR、TETRA等。

在非LTE帧结构的开放式基站通信网络中(如：PDT、DMR、TETRA等)，采用移动通信网络中的开放式基站硬件架构设计，可以用来填补室外部署、盲点覆盖、车载、便携以及临时组网等方面存在的不足，为应急使用场景提供便利。

基带IQ数据通过CPRI接口从BBU侧传递给RRU，传递IQ数据的同时传输时钟信号，在保证精准的时钟信号基础上，完成所有业务的交互。

如图1所示，各个时钟均来自精准外部时钟源，其中，

CPRI Sync Clock：10ms脉冲信号，提供给基带侧的CPRI控制器，用来产生一个CPRI参考时钟。基带侧CPRI控制器启动后，会与CPRI Sync Clock时钟保持同步，如图1所示，CPRI控制器启动后，CPRI DL Data Clock会与CPRI Sync Clock保持同步。

Slot Clock：非LTE帧结构的时隙时钟，时钟周期是14.167ms，14.167ms用来表示Tetra协议中一个时隙的周期，Tetra协议中，一个时隙有255个符号(Symbol)，每个Symbol的速率是18KSymbol每秒，因此一个时隙的周期等于255Symbol/18K Symbol，也就是说一个时隙的周期约等于14.167ms。

DL Trigger Clock：也是一个14.167ms的时钟，这个时钟提前于Slot Clock时钟，给协议栈使用，用于提前准备下行数据，等到Slot Clock信号到来时，开始发送下行数据。

CPRI DL Data Clock：基带侧传输的IQ数据是依赖于CPRI DL Data Clock时钟传递给RRU，CPRI DL Data Clock时钟信号是构造出来的，为了去满足Slot Clock一帧的数据，所以这个时钟也是14.167ms。

由图1可知，当CPRI启动完成的时候，CPRI DL Data Clock与CPRI Sync Clock是对齐的。CPRI启动的时间是任意的，所以存在的问题是：CPRI启动时，CPRI DL Data Clock与Slot Clock不可能对齐。因此，本发明提供了一种CPRI传输数据的时钟同步方法，实现CPRI DL Data Clock与Slot Clock对齐满足的关系，所述同步方法中，引入对齐时钟Alignment Clock，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时所述CPRI Sync Clock和所述Slot Clock对齐，确定所述对齐时钟的目标时钟周期的流程如图2所示，包括步骤：

S101、获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

本发明实施例中，获取所述CPRI Sync Clock的参考时钟周期和所述时隙时钟周期，其中，所述CPRISync Clock的参考时钟周期为10ms，Slot Clock的时隙时钟周期由于传输的数据不同而不同，在传输PDT数据时。所述时隙时钟周期为30ms，在传输TERTA数据时，所述时隙时钟周期为14.167ms，本发明实施例中以所述时隙时钟周期为14.167ms为例进行说明。

S102、依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

本发明实施例中。若所述时隙时钟周期为14.167ms，则所述下行触发时钟周期和所述下行数据时钟周期与所述时隙时钟周期相同，因此，所述下行触发时钟周期和所述下行数据时钟周期均为14.167ms。

S103、依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期。

本发明实施例中，求取所述参考时钟周期和所述时隙时钟周期的最小公倍数；所述目标时钟周期为所述最小公倍数或者所述最小公倍数的整数倍。

本发明实施例中，以所述参考时钟周期为10ms，所述时隙时钟周期为14.167ms为例，则所述目标时钟周期为两者的最小公倍数170ms或者170*N，其中，N满足大于1的整数倍。

进一步的，依据所述目标时钟周期确定预设数量，确定的过程如下：计算所述目标周期与所述时隙时钟周期的比值，以所述目标时钟周期为170ms，所述时隙时钟周期为14.167ms(为了计算准确，此处计算时采用255/18K代替14.167ms进行计算)，则该比值为12，因此，定义所述预设数量为12。

基于图1所示的各个时钟信号，所述同步方法的执行流程如图3所示，包括步骤:

S201、在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

本发明实施例中，在接收到所述对齐时钟的情况下，由于所述对齐时钟AlignmentClock的目标时钟的周期是170ms，170ms满足于10ms和14.167ms是一个公倍数的关系。170ms的对齐时钟触发的时候，刚好是CPRI Sync Clock与Slot Clock完全对齐的时刻。

此时，判断是否需要重对齐CPRI，CPRI链路有抖动或者异常时需要重对齐，其中CPRI链路发现异常，CPRI控制器会主动上报一条链路异常的消息，当所述CPRI链路抖动时，针对CPRI Sync Clock、Slot Clock、DL Trigger Clock、CPRI DL Data Clock的时钟周期和所述目标时钟周期，判断上述各个时钟周期是否在对应的周期波动范围内波动，若各个时钟周期均在对应的时钟周期波动范围内波动，则不需要重对齐CPRI，反之，当至少一个不在对应的时钟周期波动范围波动时，则需要重对齐CPRI，针对时钟周期波动范围进行举例，例如，参考时钟周期为10ms，则与所述参考时钟周期对应的波动范围为10ms±8μs。针对对应的时钟周期波动范围依据具体的情况进行设定，本发明实施例中不进行具体的限定。

S202、以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

本发明实施例中，如图4所示，在需要重对齐CPRI时，以当前时刻为起点统计接收到的所述DL Trigger Clock的数量直至所述数量达到所述预设数量，统计过程如下：当接收到所述DL Trigger Clock时，以当前时刻为起点，统计所述DL Trigger Clock的当前数量，将所述数量更新为当前数量，将所述数量与所述预设数量进行比较，当所述数量小于所述预设数量时，继续接收所述DL Trigger Clock直至作数数量达到所述预设数量。

S203、重配所述CPRI；

本发明实施例中，重配所述CPRI的操作如下：首先将CPRI链路断电，断电完成后并重新打开。

S204、重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐

本发明实施例中，当接收到重配完成指令时，以所述预设数量为12进行说明，需要连续等待12个DL Trigger Clock，已经连续收到12个DL Trigger Clock，满足重对齐CPRI的条件(CPRI链路断掉，并重新打开)，开始重对齐CPRI(CPRI链路断掉，再重新打开)，等待CPRI Sync Clock，在接收到所述CPRI Sync Clock情况下，此时CPRI Sync Clock与CPRIDL Data Clock是对齐的，恰好这个时间点CPRI Sync Clock与Slot Clock是完全对齐的，那么，此时CPRI DL Data Clock与Slot Clock就完全对齐了。通过引入的这个对齐时钟，就可以实现利用CPRI传输非LTE帧数据的时钟同步，保证CPRI DL Data Clock与Slot Clock完全对齐。

本发明公开了一种CPRI传输数据的时钟同步方法，预先确定对齐时钟的目标时钟周期，目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据目标时钟周期确定下行触发时钟的预设数量，包括：在接收到对齐时钟时，判断是否需要重对齐所述CPRI；若是，以当前时刻为起点统计接收到的下行触发时钟的数量直至数量达到预设数量；重配所述CPRI；完成后，等待CPRI参考时钟，在接收到CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐。上述方法，依据对齐时钟的目标时钟周期确定预设数量，在数量达到预设数量且接收到参考时钟情况下，实现时钟同步，不需要考虑时隙时钟与参考时钟的周期对应关系、时隙情况和传输数据的类型。

本发明实施例中，基于上述同步过程，以CPRI传输TETRA数据的时钟同步解决方案中。BBU与RRU通过CPRI接口连接，传递IQ数据的同时传输时钟信号，在保证精准的时钟信号基础上，完成所有业务的交互。

具体实施过程如下：

1、精准外部时钟源提供四个时钟信号，分别是：

(1)CPRI Sync Clock：10ms脉冲，CPRI控制器使用，用来产生本地的CPRI参考时钟。

(2)Slot Clock：时隙时钟，14.167ms。

(3)DL Trigger Clock：下行触发时钟，14.167ms。

(4)Alignment Clock：170ms的对齐时钟。

2、CPRI初始化完成，需要重配CPRI。

3、等待170ms的对齐时钟。

4、收到170ms的对齐时钟，设置170ms对齐时钟的状态为已触发。

5、等待DL Trigger Clock。

6、收到DL Trigger Clock，并判断当前170ms对齐时钟的状态，发现170ms对齐时钟的状态为已触发，开始计数。

7、连续等待12个DL Trigger Clock。

8、已经连续收到12个DL Trigger Clock。

9、重配CPRI(CPRI链路断电并重新打开)。

10、等待下一个CPRI Sync Clock，也就是刚好CPRI Sync Clock与Slot Clock完全对齐的时间点，CPRI开始工作，此时CPRI DL Data Clock与CPRI Sync Clock是对齐的，又因为CPRI Sync Clock与Slot Clock是对齐的，所以CPRI DL Data Clock与Slot Clock就完全对齐了。

本发明实施例中，所述同步方法依据对齐时钟重对齐CPRI(CPRI链路断掉，并重新打开)，对齐时钟信号的周期满足CPRI Sync Clock与Slot Clock是一个公倍数的关系，只要有这样的一个对齐时钟信号，就可以实现时钟的同步。多基站组网的情况下，根据对齐时钟信号，可保证多站的完全同步。对齐时钟信号保证了CPRI Sync Clock和Slot Clock是一个对齐的关系，不在依赖于软件定时器和时隙号等约束条件，因此该方案适用于利用CPRI传输非LTE帧结构的通信协议的时钟同步方案，如：PDT、DMR、TETRA等。

基于上述的CPRI传输数据的时钟同步方法，本发明实施例中，提供了一种CPRI传输数据的时钟同步装置，所述同步装置的结构框图如图5所示，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时通用公共无线电接口参考时钟和通用公共无线电接口时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，所述同步装置包括：

判断模块301、统计模块302、重配模块303和对齐模块304。

其中，

所述判断模块301，用于在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

所述统计模块302，用于若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

所述重配模块303，用于重配所述CPRI；

所述对齐模块304，用于重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐。

本发明公开了一种通用公共无线电接口传输数据的时钟同步装置，预先确定对齐时钟的目标时钟周期，目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据目标时钟周期确定下行触发时钟的预设数量，包括：在接收到对齐时钟时，判断是否需要重对齐所述CPRI；若是，以当前时刻为起点统计接收到的下行触发时钟的数量直至数量达到预设数量；重配所述CPRI；完成后，等待CPRI参考时钟，在接收到CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐。上述装置，在数量达到预设数量且接收到等待通用公共无线电接口参考时钟情况下，实现时钟同步，不需要考虑时隙时钟与等待通用公共无线电接口参考时钟的周期对应关系、时隙情况和传输数据的类型。本发明实施例中，所述同步装置中预先确定对齐时钟的目标时钟周期，包括：

获取模块305、第一确定模块306和第二确定模块307。

其中，

所述获取模块305，用于获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

所述第一确定模块306，用于依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

所述第二确定模块307，用于依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期。

本发明实施例中，所述同步装置包括处理器和存储器，上述判断模块、统计模块、重配模块和对齐模块等均作为程序单元存储在存储器中，由处理器执行存储在存储器中的上述程序单元来实现相应的功能。

处理器中包含内核，由内核去存储器中调取相应的程序单元。内核可以设置一个或以上，通过调整内核参数来在不需要考虑时隙时钟与等待通用公共无线电接口参考时钟的周期对应关系、时隙情况和传输数据的类型的情况下，实现时钟同步。

本发明实施例提供了一种存储介质，其上存储有程序，该程序被处理器执行时实现所述通用公共无线电接口传输数据的时钟同步方法。

本发明实施例提供了一种处理器，所述处理器用于运行程序，其中，所述程序运行时执行所述通用公共无线电接口传输数据的时钟同步方法。

本发明实施例提供了一种电子设备，参照图6，设备4包括至少一个处理器401、以及与处理器连接的至少一个存储器402、总线403；其中，处理器401、存储器402通过总线403完成相互间的通信；处理器401用于调用存储器402中的程序指令，以执行上述的通用公共无线电接口传输数据的时钟同步方法。本文中的设备可以是服务器、PC、PAD、手机等。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本发明时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

通过以上的实施方式的描述可知，本领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例或者实施例的某些部分所述的方法。

以上对本发明所提供的一种CPRI传输数据的时钟同步方法及相关装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (6)

1.一种CPRI传输数据的时钟同步方法，其特征在于，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时通用公共无线电接口CPRI参考时钟和CPRI时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，所述方法包括：

在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

重配所述CPRI；

重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐；

其中，预先确定对齐时钟的目标时钟周期，包括：

获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期；

其中，依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期，包括：

求取所述参考时钟周期和所述时隙时钟周期的最小公倍数；

所述目标时钟周期为所述最小公倍数或者所述最小公倍数的整数倍；

其中，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

计算所述目标时钟周期与所述时隙时钟周期的比值；

将所述比值作为所述下行触发时钟的预设数量。

2.根据权利要求1所述的方法，其特征在于，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量，包括：

当接收到所述下行触发时钟时，以当前时刻为起点，统计所述下行触发时钟的当前数量，将所述数量更新为当前数量；

将所述数量与所述预设数量进行比较；

当所述数量小于所述预设数量时，继续接收所述下行触发时钟直至所述数量达到所述预设数量。

3.根据权利要求1所述的方法，其特征在于，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和CPRI时隙时钟对齐包括：

在接到所述CPRI参考时钟时，所述PRI参考时钟时和所述时隙时钟对齐，和，所述CPRI下行数据时钟和所述CPRI参考时钟对齐；

判定所述CPRI下行数据时钟和所述时隙时钟对齐。

4.一种CPRI传输数据的时钟同步装置，其特征在于，预先确定对齐时钟的目标时钟周期，其中，所述目标时钟周期触发时CPRI参考时钟和CPRI时隙时钟对齐，依据所述目标时钟周期确定下行触发时钟的预设数量，所述装置包括：

判断模块，用于在接收到所述对齐时钟时，判断是否需要重对齐所述CPRI；

统计模块，用于若是，以当前时刻为起点统计接收到的所述下行触发时钟的数量直至所述数量达到所述预设数量；

重配模块，用于重配所述CPRI；

对齐模块，用于重配完成后，等待所述CPRI参考时钟，在接收到所述CPRI参考时钟时，CPRI下行数据时钟和所述CPRI时隙时钟对齐；

其中，所述同步装置中预先确定对齐时钟的目标时钟周期，包括：

获取模块，用于获取所述CPRI参考时钟的参考时钟周期和所述CPRI时隙时钟的时隙时钟周期；

第一确定模块，用于依据所述时隙时钟周期确定所述下行触发时钟的下行触发时钟周期和所述CPRI下行数据时钟的下行数据时钟周期；

第二确定模块，用于依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期；

其中，依据所述参考时钟周期和所述时隙时钟周期确定对齐时钟的目标时钟周期，包括：

求取所述参考时钟周期和所述时隙时钟周期的最小公倍数；

所述目标时钟周期为所述最小公倍数或者所述最小公倍数的整数倍；

其中，依据所述目标时钟周期确定下行触发时钟的预设数量，包括：

计算所述目标时钟周期与所述时隙时钟周期的比值；

将所述比值作为所述下行触发时钟的预设数量。

5.一种存储介质，其特征在于，所述存储介质包括存储的程序，其中，在所述程序运行时控制所述存储介质所在设备执行如权利要求1-3中任一项所述的CPRI传输数据的时钟同步方法。

6.一种电子设备，设备包括至少一个处理器、以及与处理器连接的至少一个存储器、总线；其中，所述处理器、所述存储器通过所述总线完成相互间的通信；所述处理器用于调用所述存储器中的程序指令，以执行如权利要求1-3中任一项所述的CPRI传输数据的时钟同步方法。

Images