CN111786688B - 一种基于嵌入式gpu的宽带并行信道化接收方法 - Google Patents

一种基于嵌入式gpu的宽带并行信道化接收方法 Download PDF

Info

Publication number
CN111786688B
CN111786688B CN202010548596.4A CN202010548596A CN111786688B CN 111786688 B CN111786688 B CN 111786688B CN 202010548596 A CN202010548596 A CN 202010548596A CN 111786688 B CN111786688 B CN 111786688B
Authority
CN
China
Prior art keywords
channel
channelization
signal
processing
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010548596.4A
Other languages
English (en)
Other versions
CN111786688A (zh
Inventor
李国军
田飞翔
叶昌荣
王遵立
罗一平
林金朝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202010548596.4A priority Critical patent/CN111786688B/zh
Publication of CN111786688A publication Critical patent/CN111786688A/zh
Priority to PCT/CN2021/074646 priority patent/WO2021253840A1/zh
Priority to EP21826630.2A priority patent/EP4131786A4/en
Priority to US17/919,984 priority patent/US11693654B2/en
Application granted granted Critical
Publication of CN111786688B publication Critical patent/CN111786688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/70—Software maintenance or management
    • G06F8/76—Adapting program code to run in a different environment; Porting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0266—Filter banks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/001—Channel filtering, i.e. selecting a frequency channel within the SDR system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Databases & Information Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Complex Calculations (AREA)

Abstract

本发明涉及通信技术领域，特别涉及一种基于嵌入式GPU的宽带并行信道化接收方法，包括：构建OpenCL平台，平台包括工作项和工作组；对读入OpenCL平台的宽带信号进行抽取，抽取间隔为信道数，抽取之后原先读入的一维数据形成一个二维矩阵，二维矩阵的行数为信道数；将每一行的数据分配给一个工作组来处理，每个工作组将该工作组内的输入数据乘以第一因子；各个信道上的数据与该分支上的多相滤波器系数进行滤波处理；对滤波后的数据乘以第二因子；对形成的二维矩阵按列进行FFT运算以获得各个信道上输出的数据；本发明同时处理多个信道的计算任务，提高了任务处理的效率。

Description

一种基于嵌入式GPU的宽带并行信道化接收方法
技术领域
本发明涉及通信技术领域，特别涉及一种基于嵌入式GPU的宽带并行信道化接收方法。
背景技术
通信中，为实现对宽带信号中的多路信号进行并行接收，国内外研究者提出了多种高效的数字信道化结构[1]，能对整个取样带宽的宽带信号进行信道化处理，同一时刻获得多路信号，从而实现全概率接收。为实现高效的数字信道化结构，目前，研究者大多采用DSP平台以及FPGA实现，但是这两种实现方式不具有可移植性，并且开发成本高。
随着GPU的可编程性不断增强，GPU的应用能力已经远远超出了图形渲染任务，利用GPU完成通用计算的研究逐渐活跃起来，将GPU用于图形渲染以外领域的计算称为基于GPU的通用计算(General Purpose computing on graphics processing units，GPGPU)。对于具有极高的运算密度、并发线程数量较大和频繁的存储器访问的领域，这种问题如果能顺利迁移到GPU为主的运算环境中，将为我们带来更高效的解决方案。
基于目前的研究现状，本文提出了一种基于嵌入式低功耗GPU并行处理的方式来实现多相DFT的信道化结构，采取OpenCL框架[4]进行并行化编程。OpenCL标准中抽象和接口允许程序员使应用程序无缝地运行在一个或多个厂商的多种异构设备上，具备很好的移植性。OpenCL在X86体系基本都有集成，不仅仅是Mac、Ubuntu、Windows、Android等操作系统。
发明内容
针对目前宽带数字信道化接收机大多采用DSP以及FPGA平台实现，具有可移植性差，不便于携带，开发成本高等缺点，本发明提出一种基于嵌入式GPU的宽带并行信道化接收方法，如图1，包括以下步骤：
构建OpenCL平台，OpenCL平台由一个宿主机和多个OpenCL设备组成，一个OpenCL设备内包括多个计算单元，一个计算单元包括多个工作组，每个计算单元包括多个处理元素，每个处理元素为一个工作项；
对读入OpenCL平台的宽带信号进行抽取，抽取间隔为信道数，抽取之后原先读入的一维数据形成一个二维矩阵，二维矩阵的行数为信道数；
将每一行的数据分配给一个工作组来处理，每个工作组将该工作组内的输入数据乘以因子(-1)m，m为该数据所在的列数；
各个信道上的数据与该分支上的多相滤波器系数进行滤波处理；
对滤波后的数据乘以因子
Figure BDA0002541666280000021
其中p为该分支的信道号，D为信道数；
对形成的二维矩阵按列进行FFT运算以获得各个信道上输出的数据。
进一步的，在读入宽带信号时，对信号采用三级信道化处理，若每次读入2N个信号点，经过第一级信道化处理产生16个信道，每个信道包括2N/16个信号点；经过第二集信道化处理产生256个信道，每个信道包括2N/256个信号点；经过第三级信道化处理，产生2048个信道，每个信道包括2N/2048个信号点。
进一步的，对读入的宽带信号进行抽取，将宽带信号x(n)划分成K路信号，每路信号首先通过下变频处理搬移到基带，通过低通滤波器进行低通滤波处理，在通过抽取器进行抽取处理改变数据速率以最终获得该路信号，抽取的第k路信号表示为：
Figure BDA0002541666280000022
其中，yk(m)表示抽取的第k路信号；xp(m)是第k路输入信号中第p个分支进行抽取后的结果，hp(m)是第k路输入信号中第p个多相滤波结构分支滤波器；*表示卷积。
进一步的，输入的宽带信号x(n)与分支上的信号xp(m)、以及低通滤波器hLP(m)与分支滤波器hp(m)之间的关系表示为：
xp(n)＝x(nD-p)
hp(n)＝hLP(nD+p),p＝0,1,…D-1.
其中，D表示信道数。
进一步的，滤波处理是将分支上的输入信号与该分支上的多相分量进行卷积，每个分支的处理由多个工作组进行处理，每个工作组分配多个工作项，每个工作项执行一个输出的计算，表示为：
Figure BDA0002541666280000031
其中，x[n]表示第n个工作项的输入；h[n-k]表示第n个工作项的信道；y[n]表示第n个工作项的输出。
进一步的，对形成的二维矩阵按列进行FFT运算包括：
对第一级信道进行16点FFT运算时，分配128个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步；
对第二级信道进行16点FFT运算时，分配16个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步；
对第三级信道进行8点FFT运算时，分配1个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步并输出运算结果。
进一步的，FFT运算采用蝶形运算，即将输入数据按奇偶分组，并利用旋转因子的可约性与周期性得到FFT运算结果，表示为：
Figure BDA0002541666280000032
Figure BDA0002541666280000033
其中，其中，X1(k)、X2(k)为输入序列x(k)进行奇偶分组后N/2点DFT后得到的序列，
Figure BDA0002541666280000034
为旋转因子，N为待处理的信号点。
本发明可在智能手机、平板电脑等可移动嵌入式设备上实现，具有可移动、低功耗等特点；另外，本发明利用多相DFT信道化结构中各信道可独立处理的特点，可通过OpenCL框架进行并行化编程，设置GPU中多个工作组并行地执行，同时处理多个信道的计算任务，以提高处理效率，并且OpenCL框架能够运行在GPU、CPU、DSP、FPGA以及异构加速处理单元上，支持Mac、Ubuntu、Windows、Android等操作系统，具备很好的移植性。
附图说明
图1为本发明一种基于嵌入式GPU的宽带并行信道化接收方法的流程图；
图2为传统的基于低通滤波器组的数字信道化结构；
图3为本发明采用的多相DFT信道化结构；
图4为本发明采用的OpenCL平台结构示意图；
图5为本发明输入信号经过三级信道化处理的变化过程；
图6为本发明工作组内16点FFT处理流程；
图7为本发明实施例中SDRplay采集到的宽带信号频谱；
图8为本发明实施例中信道化处理后第700个信道上信号的频谱；
图9为本发明实施例中信道化处理后第1324个信道上信号的频谱。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种基于嵌入式GPU的宽带并行信道化接收方法，如图1，包括以下步骤：
构建OpenCL平台，OpenCL平台由一个宿主机和多个OpenCL设备组成，一个OpenCL设备内包括多个计算单元，一个计算单元包括多个工作组，每个计算单元包括多个处理元素，每个处理元素为一个工作项；
对读入OpenCL平台的宽带信号进行抽取，抽取间隔为信道数，抽取之后原先读入的一维数据形成一个二维矩阵，二维矩阵的行数为信道数；
将每一行的数据分配给一个工作组来处理，每个工作组将该工作组内的输入数据乘以因子(-1)m，m为该数据所在的列数；
各个信道上的数据与该分支上的多相滤波器系数进行滤波处理；
对滤波后的数据乘以因子
Figure BDA0002541666280000051
其中p为该分支的信道号，D为信道数；
对形成的二维矩阵按列进行FFT运算以获得各个信道上输出的数据。
实施例1
传统的数字信道化结构是基于低通滤波器组的数字信道化结构，如图2，该结构将宽带信号x(n)划分成K路信号，每路信号首先通过下变频处理搬移到基带，然后通过低通滤波器进行低通滤波处理，最后在通过抽取器进行抽取处理改变数据速率以最终获得该路信号。基于低通滤波器组的数字信道化结构表示为：
Figure BDA0002541666280000052
其中，hLP(n)表示低通滤波器。
展开上式可以得到：
Figure BDA0002541666280000053
若：
xp(m-i)＝x(mD-iD-p),
hp(i)＝hLP(iD+p)
可以得到：
Figure BDA0002541666280000061
进一步取
Figure BDA0002541666280000062
则
Figure BDA0002541666280000063
Figure BDA0002541666280000064
将上述两式代入基于低通滤波器组的数字信道化结构即可得到多相DFT信道化结构的数学表示，表示为：
Figure BDA0002541666280000065
其中，xp(m)是输入信号进行抽取后的结果，hp(m)是多相滤波结构分支滤波器，根据上式可的得到如图3所示的多相DFT信道化结构。
其中分支上的信号xp(n)与输入信号x(n)，以及分支滤波器hp(n)与原型低通滤波器hLP(n)之间的关系为：
xp(n)＝x(nD-p)
hp(n)＝hLP(nD+p),p＝0,1,…D-1
所以，进入分支上的数据与分支滤波器系数是各输入信号和原型低通滤波器系数延时抽取得来的，大大降低了计算量，提高了处理效率，易于工程实现。
实施例2
如图4，在OpenCL平台模型中，一个OpenCL设备内包含多个计算单元，每个计算单元又包含多个处理元素，这些处理元素也称为工作项，OpenCL的计算任务就是由这些彼此相互独立的处理元素执行。根据线程的访问权限不同，每个处理元素可访问四种不同权限的存储空间：私有存储器、局部存储区、常量存储器和全局存储器，他们在程序中的使用方式很大程度上决定了程序的性能，一般来讲，它们的大小和访问速度是不同的。
本实施例设计的宽带数字信道化接收机指标为将带宽为6.144MHz的宽带信号按3KHz进行划分，一共划分为2048个信道。由于信道数较多，如果只采用单级信道化处理，会需要很大的滤波器阶数，不利于提高计算效率。故本文设计了三级信道化处理，第一级和第二级产生16个信道，第三级产生8个信道，这样每一级的滤波器系数可大大降低，从而提高了处理效率。
在实际处理中，程序从宽带信号中每次读入2048个信号点，经过第一级信道化处理，产生16个信道，每个信道包含128个信号点。然后对每个信道进行第二级信道化处理，产生256个信道，每个信道包含8个信号点，最后对每个信道进行第三级信道化处理，产生2048个信道，每个信道包含1个信号点。输入信号经过三级信道化处理的变化过程如图5所示。当然不发明每次读入信号点不限于2048个，可以是2的整数幂个信号点，例如4096个。
在多相DFT信道化结构中，每一分支上的滤波处理实质上就是该分支上的输入信号与该分支上的多相分量进行卷积计算。卷积的公式为：
Figure BDA0002541666280000071
在使用OpenCL平台实现各个分支的滤波时，每一个分支地处理由一个工作组执行，针对本文提出的并行处理算法，设计了16个工作组，每个工作组分配128个工作项，每个工作项执行一个输出的计算，如工作项0执行：
Figure BDA0002541666280000072
工作项1执行：
Figure BDA0002541666280000073
以此类推，通过此方法，可使信道化结构中多个分支的滤波处理同时并行地执行，大大降低了滤波的延迟，提高了处理效率。
实施例3
在多相DFT信道化结构中，需要取各个信道上的信号点进行DFT来获得该信道上对应信道化处理的结果，本文利用快速傅里叶变换FFT[7]来代替DFT处理以提高计算效率。
将DFT的输入数据按奇偶分组，并利用旋转因子的可约性与周期性可以推导出FFT表达式，表示为：
Figure BDA0002541666280000081
Figure BDA0002541666280000082
其中，X1(k)、X2(k)为输入序列x(k)进行奇偶分组后N/2点DFT后得到的序列，
Figure BDA0002541666280000083
为旋转因子，N为待处理的信号点。通过分解，可以有效减少DFT的运算量。由于N是2的正整数次幂，
Figure BDA0002541666280000084
点DFT可以继续进行分解，直到分解为2点的DFT为止，这种运算称为蝶形运算。
本发明采用的是三级信道化处理，第一级信道将读入信号划分为16个信道，第二级信道对每个第一级信道的信号点进行进一步划分，第三级信道同理。由于本文第一级和第二级信道化设计的信道数为16，故前两级信道化需要进行16点FFT处理，16点FFT蝶形图如图6所示。
在OpenCL平台上实现第一级信道化的16点FFT时，首先分配128个工作组，每个工作组分配16个工作项；其次在各个工作组内的16点FFT处理由16个工作项并行地执行。每次执行完FFT处理后均需要执行工作组内同步操作。
对于第二级和第三级信道化的16点FFT和8点FFT运算，分别需要分配16个工作组和1个工作组，每个工作组仍分配16个工作项执行计算任务。
工作组同步的目的是让该工作组内的所有工作项都完成各自的计算任务，都到达同步点之后再继续执行下一步的计算任务。以此来保证算法有序的执行。通过OpenCL平台由多个工作项并行地执行FFT的处理过程，可大大提高FFT地处理效率，从而提高了系统的实时性。
实施例4
本文设计的指标为将6.144MHz的宽带信号按3KHz进行划分，共获得2048路信号。在测试中，本文选择短波频段进行测试，短波的频率范围为3～30MHz，满足本文的对带宽的要求，可通过软件无线电设备SDRplay来获得真实的宽带信号。
软件无线电设备SDRplay可以将宽带高频信号整体搬移到零中频，从而获得宽带信号。在本文的测试过程中，首先将SDRplay采集的中心频率设置为10MHz，采集的带宽设置为6.144MHz，从而可以获得6.928MHz～13.072MHz这段宽带信号，然后SDRplay对该段宽带信号进行整体下变频处理，将其搬移到-3.072MHz～3.072MHz。
在宽带信号采集过程中，通过信号发生器产生2个调频信号，载波频率分别为9.028MHz、10.9MHz，通过功率放大器以及短波天线将这两个信号发射出去。通过软件无线电设备SDRplay采集到的宽带信号频谱如图7。
图7中可观察到被搬移到零中频的宽带信号，在-0.972MHz和0.9MHz上有两个幅度较高的信号，这两个信号是9.028MHz和10.9MHz上两个测试信号被搬移到零中频的结果。这段零中频宽带信号将作为本文设计的信道化接收机的输入信号，按照频率划分信道，-0.972MHz和0.9MHz分别为第700个、第1324个信道的起始频率。本文选取的GPU型号为AMDRadeon RX 580，在该GPU上实现信道化处理，可得到这两个信道上的信号，其频谱如图8。
使用宽带接收机SDRplay采集宽带信号时,将采集时间设置为200ms，其中第一级信道化处理时长32ms，第二级信道化处理时长45ms，第三级信道化处理时长120ms，三级信道化总处理时长197ms，即本发明进行信道化处理所消耗的时长小于信号本身时长，故可满足实时性的要求。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (5)

1.一种基于嵌入式GPU的宽带并行信道化接收方法，其特征在于，包括以下步骤：
构建OpenCL平台，OpenCL平台由一个宿主机和多个OpenCL设备组成，一个OpenCL设备内包括多个计算单元，一个计算单元包括多个工作组，每个计算单元包括多个处理元素，每个处理元素为一个工作项；
对读入OpenCL平台的宽带信号进行抽取，抽取间隔为信道数，抽取之后原先读入的一维数据形成一个二维矩阵，二维矩阵的行数为信道数；
将每一行的数据分配给一个工作组来处理，每个工作组将该工作组内的输入数据乘以因子(-1)m，m为该数据所在的列数；
各个信道上的数据与该信道分支上的多相滤波器系数进行滤波处理；
对滤波后的数据乘以因子
Figure FDA0003328229690000011
其中p为该分支的信道号，D为信道数；
对形成的二维矩阵按列进行FFT运算以获得各个信道上输出的数据。
2.根据权利要求1所述的一种基于嵌入式GPU的宽带并行信道化接收方法，其特征在于，在读入宽带信号时，对信号采用三级信道化处理，若每次读入2N个信号点，经过第一级信道化处理产生16个信道，每个信道包括2N/16个信号点；经过第二集信道化处理产生256个信道，每个信道包括2N/256个信号点；经过第三级信道化处理，产生2048个信道，每个信道包括2N/2048个信号点，N为整数。
3.根据权利要求2所述的一种基于嵌入式GPU的宽带并行信道化接收方法，其特征在于，对读入的宽带信号进行抽取，将宽带信号x(n)划分成K路信号，每路信号首先通过下变频处理搬移到基带，通过低通滤波器进行低通滤波处理，在通过抽取器进行抽取处理改变数据速率以最终获得该路信号，抽取的第k路信号表示为：
Figure FDA0003328229690000021
其中，yk(m)表示抽取的第k路信号；xp(m)是第k路输入信号中第p个分支进行抽取后的结果，hp(m)是第k路输入信号中第p个多相滤波结构分支滤波器；*表示卷积。
4.根据权利要求2所述的一种基于嵌入式GPU的宽带并行信道化接收方法，其特征在于，滤波处理是将分支上的输入信号与该分支上的多相分量进行卷积，每个分支的处理由多个工作组进行处理，每个工作组分配多个工作项，每个工作项执行一个输出的计算，分支上的多相分量为该分支对应的信道。
5.根据权利要求2所述的一种基于嵌入式GPU的宽带并行信道化接收方法，其特征在于，对形成的二维矩阵按列进行FFT运算包括：
对第一级信道进行16点FFT运算时，分配128个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步；
对第二级信道进行16点FFT运算时，分配16个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步；
对第三级信道进行8点FFT运算时，分配1个工作组，每个工作组分配16个工作项；完成运算后进行工作组内同步并输出运算结果。
CN202010548596.4A 2020-06-16 2020-06-16 一种基于嵌入式gpu的宽带并行信道化接收方法 Active CN111786688B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010548596.4A CN111786688B (zh) 2020-06-16 2020-06-16 一种基于嵌入式gpu的宽带并行信道化接收方法
PCT/CN2021/074646 WO2021253840A1 (zh) 2020-06-16 2021-02-01 一种基于嵌入式gpu的宽带并行信道化接收方法
EP21826630.2A EP4131786A4 (en) 2020-06-16 2021-02-01 WIDEBAND PARALLEL CHANNELS RECEPTION METHOD USING AN ON-BOARD GPU
US17/919,984 US11693654B2 (en) 2020-06-16 2021-02-01 Embedded GPU-based wideband parallel channelized receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010548596.4A CN111786688B (zh) 2020-06-16 2020-06-16 一种基于嵌入式gpu的宽带并行信道化接收方法

Publications (2)

Publication Number Publication Date
CN111786688A CN111786688A (zh) 2020-10-16
CN111786688B true CN111786688B (zh) 2021-12-03

Family

ID=72755995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010548596.4A Active CN111786688B (zh) 2020-06-16 2020-06-16 一种基于嵌入式gpu的宽带并行信道化接收方法

Country Status (4)

Country Link
US (1) US11693654B2 (zh)
EP (1) EP4131786A4 (zh)
CN (1) CN111786688B (zh)
WO (1) WO2021253840A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111786688B (zh) 2020-06-16 2021-12-03 重庆邮电大学 一种基于嵌入式gpu的宽带并行信道化接收方法
CN112750101A (zh) * 2020-11-11 2021-05-04 北京平恒智能科技有限公司 基于fft的超大图gpu并行检测oca缺陷算法
CN115396079B (zh) * 2022-07-15 2023-12-01 湖南艾科诺维科技有限公司 基于fpga的多通道信道化方法
CN114978200B (zh) * 2022-07-28 2022-10-21 成都派奥科技有限公司 一种高吞吐量大带宽的通用信道化gpu算法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104463324A (zh) * 2014-11-21 2015-03-25 长沙马沙电子科技有限公司 一种基于大规模高性能集群的卷积神经网络并行处理方法
CN110110844A (zh) * 2019-04-24 2019-08-09 西安电子科技大学 基于OpenCL的卷积神经网络并行处理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7403577B2 (en) * 2004-06-09 2008-07-22 The Aerospace Corporation Generalized polyphase channelization system
US10235732B2 (en) * 2013-12-27 2019-03-19 Intel Corporation Scheduling and dispatch of GPGPU workloads
US9515658B1 (en) * 2014-10-09 2016-12-06 Altera Corporation Method and apparatus for implementing configurable streaming networks
CN105933111B (zh) * 2016-05-27 2019-03-22 华南师范大学 一种基于OpenCL的Bitslicing-KLEIN的快速实现方法
US11125888B2 (en) * 2016-06-06 2021-09-21 Brian G. Agee Multi-subband methods for reduced complexity, wideband blind resilient detection and geo-observable estimation of global navigation satellite signals
US10831505B2 (en) * 2018-09-29 2020-11-10 Intel Corporation Architecture and method for data parallel single program multiple data (SPMD) execution
US11638160B2 (en) * 2020-05-01 2023-04-25 Digital Global Systems, Inc. System, method, and apparatus for providing dynamic, prioritized spectrum management and utilization
CN111786688B (zh) * 2020-06-16 2021-12-03 重庆邮电大学 一种基于嵌入式gpu的宽带并行信道化接收方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104463324A (zh) * 2014-11-21 2015-03-25 长沙马沙电子科技有限公司 一种基于大规模高性能集群的卷积神经网络并行处理方法
CN110110844A (zh) * 2019-04-24 2019-08-09 西安电子科技大学 基于OpenCL的卷积神经网络并行处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1. 2 GSPS 数字信道化接收机的设计与实现;王永明等;《系统工程与电子技术》;20190630;第31卷(第6期);全文 *

Also Published As

Publication number Publication date
EP4131786A1 (en) 2023-02-08
US11693654B2 (en) 2023-07-04
EP4131786A4 (en) 2023-11-15
WO2021253840A1 (zh) 2021-12-23
US20230161586A1 (en) 2023-05-25
CN111786688A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN111786688B (zh) 一种基于嵌入式gpu的宽带并行信道化接收方法
CN102798840B (zh) 外辐射源雷达宽带信道化接收系统及fpga实现方法
CN112100568B (zh) 定点傅里叶变换fft处理器及处理方法
CN103699515B (zh) 一种fft并行处理装置和方法
CN101937424A (zh) 基于fpga实现高速fft处理的方法
CN102855222A (zh) 并行分支蝶形单元的fft的地址映射方法及装置
CN103544111B (zh) 一种基于实时性处理的混合基fft方法
CN103345379B (zh) 一种复数乘法器及其实现方法
CN102158451A (zh) 高速多载波多相内插滤波方法和装置
CN103176949A (zh) 实现fft/ifft变换的电路及方法
CN111414257A (zh) 一种脉冲星信号多通道滤波方法、装置及存储介质
CN102752250B (zh) 上下行链路的中频处理方法、装置及rru
CN103493039A (zh) 数据处理方法和相关装置
CN111552559A (zh) 基于gpu的宽带信号ddc系统设计方法
EP2538345A1 (en) Fast fourier transform circuit
CN108205517B (zh) 一种fft复用方法
CN109829132A (zh) 一种嵌入式环境下长数据序列快速谱分析方法
CN110146852A (zh) 一种基于gpu加速的雷达接收机正交解调实现方法
CN101930079A (zh) 一种地震勘探相关/叠加数据处理方法
GB2530289A (en) Low-complexity channelisation scheme catering for signals of arbitrary centre frequency and bandwidth
CN107451096B (zh) 高吞吐率fft/ifft的fpga信号处理方法
CN102655420A (zh) 一种实现多径搜索的分段频域方法及装置
KR20100088513A (ko) Ｆｆｔ를 이용하여 협대역 채널을 생성하는 다중 채널 하향 변환기 및 다중 채널 하향 변환 방법
CN116467554A (zh) 基于复用模块的n点fft快速实现方法、装置及fpga芯片
Wang et al. Broadband Real-Time Spectrum Monitoring Algorithm for Radio Wave

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant