CN111777033A - 一种亚纳米级流体通道及其制作方法 - Google Patents

一种亚纳米级流体通道及其制作方法 Download PDF

Info

Publication number
CN111777033A
CN111777033A CN202010458652.5A CN202010458652A CN111777033A CN 111777033 A CN111777033 A CN 111777033A CN 202010458652 A CN202010458652 A CN 202010458652A CN 111777033 A CN111777033 A CN 111777033A
Authority
CN
China
Prior art keywords
dimensional material
substrate
slotted
sub
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010458652.5A
Other languages
English (en)
Inventor
毕可东
齐晗
郭明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010458652.5A priority Critical patent/CN111777033A/zh
Publication of CN111777033A publication Critical patent/CN111777033A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B1/001—Devices without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0009—Forming specific nanostructures
    • B82B3/0019—Forming specific nanostructures without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了一种亚纳米级流体通道，包括开孔衬底，所述开孔衬底上开设孔，所述开孔衬底上贴覆有开槽二维材料，所述开槽二维材料开设通透槽，所述通透槽由开槽二维材料的内部延伸至边缘，所述开槽二维材料上设有上基板，所述开孔衬底、通透槽、上基板形成流体通道，并与孔连通；还公开了上述亚纳米级流体通道的制作方法。首先，本发明实现了稳定的亚纳米级的流体通道，流道高度可以低于1nm，便于对离子输运的机理做更进一步的研究；其次，可以根据流道高度需求，选择不同层数的开槽二维材料叠加，灵活控制流道高度；同时，该流体通道的制作方法，与传统的反应离子蚀刻方法相比，成本更低，操作更简便，能实现快速大批量制作。

Description

一种亚纳米级流体通道及其制作方法
技术领域
本发明涉及流体通道技术领域，尤其是涉及一种亚纳米级流体通道及其制作方法。
背景技术
目前，纳米流体通道主要分两种，一种是在氮化硅、氧化硅、石墨烯等薄膜上使用电子束或离子束制备的固态纳米孔，另一种是在氧化硅等薄膜上使用反应离子蚀刻制备的纳米级沟槽。无论是固态纳米孔还是纳米级沟槽的尺寸一般最小为2纳米，无法实现亚纳米级流体通道。而且无论是离子束、电子束还是离子蚀刻，这些方法都存在操作复杂，成本较高的问题。石墨烯等二维材料引起全世界科学家们广泛的研究，一个重要原因它是目前最薄的材料，单层石墨烯的厚度为0.335纳米，单层二硫化钼的厚度为0.626纳米，如果我们在单层石墨烯或单层二硫化钼上制造流体通道，那么其尺寸可达到亚纳米级。另外如果需要研究离子输运更进一步的机理(如量子层面)，需要设计出一种亚纳米级流体通道。
发明内容
发明目的：为了克服背景技术的不足，本发明提供了一种能够有效进行离子电流检测的亚纳米级流体通道；第二目的是提供该亚纳米级流体通道的制作方法。
技术方案：本发明的亚纳米级流体通道，包括开孔衬底，所述开孔衬底上开设孔，所述开孔衬底上贴覆有开槽二维材料，所述开槽二维材料开设通透槽，所述通透槽由开槽二维材料的内部延伸至边缘，所述开槽二维材料上设有上基板，所述开孔衬底、通透槽、上基板形成流体通道，并与孔连通。
进一步的，所述开槽二维材料由单层或多层叠加形成，单层尺寸小于1nm。可根据通道高度需要选择不同层数的二维材料。
进一步的，所述孔对准通透槽的始端。
进一步的，所述上基板的外边缘不超过开槽二维材料的外边缘，防止上基本直接与开孔衬底粘附，导致通道堵塞。
进一步的，所述开孔衬底的厚度为20-500nm，所述孔的孔径为20-5000nm，所述通透槽的宽度小于2000nm。当宽度大于2000nm时，上基板可能会在槽内直接与开孔衬底吸附导致通道制作失败。
进一步的，所述开槽二维材料为二硫化钼或石墨烯。
上述亚纳米级流体通道的制作方法，包括以下步骤：
S1对开孔衬底进行开孔处理形成孔；
S2用激光对开槽二维材料进行开槽处理形成通透槽；
S3将开槽后的开槽二维材料转移至开孔衬底上，并使孔对准通透槽的始端；
S4将上基板转移至开槽二维材料上，使其覆盖通透槽形成亚纳米级流体通道。
其中，S2中将开槽二维材料剥离在基底上，形成开槽二维材料层，使用AFM选定好厚度后再使用激光进行线扫描以开槽。
进一步的，S3中采用标准湿转移方法将开槽二维材料转移至开孔衬底上。
进一步的，S4中采用湿转移或干转移方法将上基板转移至开槽二维材料上。
有益效果：与现有技术相比，本发明的优点为：首先，本发明实现了稳定的亚纳米级的流体通道，流道高度可以低于1nm，便于对离子输运的机理做更进一步的研究；其次，可以根据流道高度需求，选择不同层数的开槽二维材料叠加，灵活控制流道高度；同时，该流体通道的制作方法，与传统的反应离子蚀刻方法相比，成本更低，操作更简便，能实现快速大批量制作。
附图说明
图1为本发明的亚纳米流体通道的俯视图；
图2为本发明的亚纳米流体通道的截面图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图1和图2所示的亚纳米级流体通道，包括开孔衬底1，所述开孔衬底1上开设孔101，本发明的开孔衬底优选为氮化硅或氧化硅，可根据流体通道的需求选择不同材料衬底，也可根据需求先在上面铺一层二维材料，其中，开孔衬底1的厚度为20-500nm，所述开孔衬底的孔使用电子束或离子束实现，孔径为20-5000nm，优选200-3000nm，孔径过小难以精确控制，孔径过大对所需之后的开槽二维材料2的尺寸要求较高，增加制造难度。
所述开孔衬底1上贴覆有开槽二维材料2，所述开槽二维材料2开设通透槽201，作为亚纳米级流体通道的主体，所述通透槽201由开槽二维材料2的内部延伸至边缘，所述开槽二维材料2为二硫化钼或石墨烯，优选二硫化钼，因为激光开槽主要是利用激光的能量将材料去除，由于石墨烯热导率高，因此不利于使用激光开槽(若激光强度合适也可选用单层石墨烯开槽，则通道高度可达到0.335nm)。所述通透槽201的宽度小于2000nm，当宽度大于2000nm时，上基板可能会直接与开孔衬底吸附导致通道制作失败；优选的，通透槽201的宽度建议大于200nm，当宽度小于200nm，需要激光半径小于200nm，这对仪器的要求较高，会增加制造成本。
所述开槽二维材料2由单层或多层叠加形成，单层尺寸小于1nm。本发明开槽二维材料2优选二硫化钼，即根据所需通道的高度选择不同层数的二硫化钼，最小尺寸为单层二硫化钼厚度0.626nm，即通道高度为0.626-80nm。
所述开槽二维材料2上设有上基板3，所述上基板3的外边缘不超过开槽二维材料2的外边缘，所述孔101对准通透槽201的始端，本发明上基板3采用石墨烯层等二维材料，用于封闭流体通道。所述开孔衬底1、通透槽2、上基板3形成流体通道，并与孔101连通。
上述亚纳米级流体通道的制作方法，包括以下步骤：
本流体通道的开孔衬底1采用氮化硅衬底，开槽二维材料2采用二硫化钼，上基板3采用石墨烯薄膜。
S1使用电子束或离子束对氮化硅衬底进行开孔处理，形成一个通孔(即孔101)；
S2将二硫化钼剥离在二氧化硅/硅基底上，形成二硫化钼层，使用AFM选定好厚度之后使用激光进行线扫描以制备二硫化钼沟槽(即通透槽201)；所述激光采用Witec拉曼仪配备的Ar离子激光器，线扫描使用Raman CCD模式完成。
S3在开槽二硫化钼层上旋涂PMMA2-4次，保证PMMA膜的厚度为500-800nm，使用标准湿转移方法将开槽二硫化钼转移至开孔氮化硅衬底上，孔101对准二硫化钼开槽起始端；
S4当将开槽二硫化钼成功转移至氮化硅衬底上之后，最后将剥离在二氧化硅/硅基底上的石墨烯薄膜转移至开槽二硫化钼上，使其封闭通透槽201上端形成亚纳米级流体通道。
其中，S3和S4所述转移过程均在光学显微镜下完成，以确保孔对准二硫化钼开槽起始端及上基板封闭二硫化钼沟槽。

Claims (10)

1.一种亚纳米级流体通道，其特征在于：包括开孔衬底(1)，所述开孔衬底(1)上开设孔(101)，所述开孔衬底(1)上贴覆有开槽二维材料(2)，所述开槽二维材料(2)开设通透槽(201)，所述通透槽(201)由开槽二维材料(2)的内部延伸至边缘，所述开槽二维材料(2)上设有上基板(3)，所述开孔衬底(1)、通透槽(2)、上基板(3)形成流体通道，并与孔(101)连通。
2.根据权利要求1所述的亚纳米级流体通道，其特征在于：所述开槽二维材料(2)由单层或多层叠加形成，单层尺寸小于1nm。
3.根据权利要求1所述的亚纳米级流体通道，其特征在于：所述孔(101)对准通透槽(201)的始端。
4.根据权利要求1所述的亚纳米级流体通道，其特征在于：所述上基板(3)的外边缘不超过开槽二维材料(2)的外边缘。
5.根据权利要求1所述的亚纳米级流体通道，其特征在于：所述开孔衬底(1)的厚度为20-500nm，所述孔(101)的孔径为20-5000nm，所述通透槽(201)的宽度小于2000nm。
6.根据权利要求1所述的亚纳米级流体通道，其特征在于：所述开槽二维材料(2)为二硫化钼或石墨烯。
7.一种亚纳米级流体通道的制作方法，其特征在于，包括以下步骤：
S1对开孔衬底(1)进行开孔处理形成孔(101)；
S2用激光对开槽二维材料(2)进行开槽处理形成通透槽(201)；
S3将开槽后的开槽二维材料(2)转移至开孔衬底(1)上，并使孔(101)对准通透槽(201)的始端；
S4将上基板(3)转移至开槽二维材料(2)上，使其覆盖通透槽(201)形成亚纳米级流体通道。
8.根据权利要求7所述的亚纳米级流体通道的制作方法，其特征在于：S2中将开槽二维材料(2)剥离在基底上，形成开槽二维材料层，使用AFM选定好厚度后再使用激光进行线扫描以开槽。
9.根据权利要求7所述的亚纳米级流体通道的制作方法，其特征在于：S3中采用标准湿转移方法将开槽二维材料(2)转移至开孔衬底(1)上。
10.根据权利要求7所述的亚纳米级流体通道的制作方法，其特征在于：S4中采用湿转移或干转移方法将上基板(3)转移至开槽二维材料(2)上。
CN202010458652.5A 2020-05-27 2020-05-27 一种亚纳米级流体通道及其制作方法 Pending CN111777033A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010458652.5A CN111777033A (zh) 2020-05-27 2020-05-27 一种亚纳米级流体通道及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010458652.5A CN111777033A (zh) 2020-05-27 2020-05-27 一种亚纳米级流体通道及其制作方法

Publications (1)

Publication Number Publication Date
CN111777033A true CN111777033A (zh) 2020-10-16

Family

ID=72753746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010458652.5A Pending CN111777033A (zh) 2020-05-27 2020-05-27 一种亚纳米级流体通道及其制作方法

Country Status (1)

Country Link
CN (1) CN111777033A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102874743A (zh) * 2011-07-12 2013-01-16 中国科学院物理研究所 一种嵌入式微纳通道的制备方法
KR20160144140A (ko) * 2015-06-08 2016-12-16 고려대학교 산학협력단 나노 채널 구조물 및 이의 제조 방법
CN107159329A (zh) * 2017-05-22 2017-09-15 天津微纳芯科技有限公司 一种用于样品检测的芯片及其封装方法
CN207012987U (zh) * 2017-05-05 2018-02-16 广东工业大学 一种基于聚合物中间层的微流控芯片
CN108745429A (zh) * 2018-06-12 2018-11-06 南京岚煜生物科技有限公司 一种多通道快速检测微流体检测芯片

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102874743A (zh) * 2011-07-12 2013-01-16 中国科学院物理研究所 一种嵌入式微纳通道的制备方法
KR20160144140A (ko) * 2015-06-08 2016-12-16 고려대학교 산학협력단 나노 채널 구조물 및 이의 제조 방법
CN207012987U (zh) * 2017-05-05 2018-02-16 广东工业大学 一种基于聚合物中间层的微流控芯片
CN107159329A (zh) * 2017-05-22 2017-09-15 天津微纳芯科技有限公司 一种用于样品检测的芯片及其封装方法
CN108745429A (zh) * 2018-06-12 2018-11-06 南京岚煜生物科技有限公司 一种多通道快速检测微流体检测芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MEI-LI LIU等: "Two-Dimensional Nanochannel Arrays Based on Flexible Montmorillonite Membranes", 《ACS APPL. MATER. INTERFACES》 *
TAEMIN LEE，BYEONG-SU KIM: "Two-Dimensional Designer Nanochannels for Controllable Ion Transport in Graphene Oxide Nanomembranes with Tunable Sheet Dimensions", 《ACS APPL. MATER. INTERFACES》 *

Similar Documents

Publication Publication Date Title
Guo et al. Stacking of 2D materials
US8007617B2 (en) Method of transferring carbon nanotubes
Xia et al. Pattern transfer: Self-assembled monolayers as ultrathin resists
US7713053B2 (en) Reusable template for creation of thin films; method of making and using template; and thin films produced from template
TWI614209B (zh) 奈米級微結構的製備方法
US9449787B2 (en) Liquid flow cells having graphene on nitride for microscopy
US9786405B2 (en) Forming patterned graphene layers
US20070105321A1 (en) Method of manufacturing a nanowire device
EP2690198B1 (en) Apparatus and graphene device manufacturing method using the apparatus
US8981569B2 (en) Semiconductor device with low resistance wiring and manufacturing method for the device
US8932941B2 (en) Graphene device and method of fabricating the same
Gorisse et al. Highly organised and dense vertical silicon nanowire arrays grown in porous alumina template on< 100> silicon wafers
CN109795975A (zh) 一种金属微/纳米线阵列及其制备方法
CN110098328B (zh) 柔性电子器件及其制造方法
CN103482602A (zh) 具有微纳米分支结构的碳纳米管基仿生材料及其制备方法
TWI506806B (zh) 太陽能電池的製備方法
CN111777033A (zh) 一种亚纳米级流体通道及其制作方法
US8986835B2 (en) Growth process for gallium nitride porous nanorods
Dai et al. A volatile polymer stamp for large-scale, etching-free, and ultraclean transfer and assembly of two-dimensional materials and its heterostructures
Ayari-Kanoun et al. Silicon nitride nanotemplate fabrication using inductively coupled plasma etching process
Dayeh et al. Integration of vertical InAs nanowire arrays on insulator-on-silicon for electrical isolation
KR101120940B1 (ko) 나노와이어를 이용한 고분자 나노 유체 채널의 제조 방법
US9129882B2 (en) Method of fabricating graphene nano device
Pan et al. Recent Progress in Nano-electronic Devices Based on EBL and IBL
Park et al. Fabrication of highly ordered silicon pin-in-a-hole nanostructures via chemical etching of nanopatterned polymer masks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20201016

RJ01 Rejection of invention patent application after publication