CN102874743A - 一种嵌入式微纳通道的制备方法 - Google Patents

一种嵌入式微纳通道的制备方法 Download PDF

Info

Publication number
CN102874743A
CN102874743A CN2011101947344A CN201110194734A CN102874743A CN 102874743 A CN102874743 A CN 102874743A CN 2011101947344 A CN2011101947344 A CN 2011101947344A CN 201110194734 A CN201110194734 A CN 201110194734A CN 102874743 A CN102874743 A CN 102874743A
Authority
CN
China
Prior art keywords
nanostructured
preparation
nano
micro
passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101947344A
Other languages
English (en)
Other versions
CN102874743B (zh
Inventor
崔阿娟
李无瑕
顾长志
李俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Physics of CAS
Original Assignee
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Physics of CAS filed Critical Institute of Physics of CAS
Priority to CN201110194734.4A priority Critical patent/CN102874743B/zh
Publication of CN102874743A publication Critical patent/CN102874743A/zh
Application granted granted Critical
Publication of CN102874743B publication Critical patent/CN102874743B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明公开了一种制备嵌入式微纳通道的方法，涉及微纳加工技术，其包括步骤：(1)清理基底；(2)制备横截面尺寸在纳米量级的支撑牺牲层；(3)将步骤(2)中加工好的样品放置与固定在设备中；(4)图形观测，找到支撑牺牲层纳米结构所在的位置；(5)在支撑牺牲层上通过离子束辅助沉积技术沉积覆盖层钨，得成品。本发明的制备方法是基于离子束沉积覆盖层钨后，支撑牺牲层纳米结构消失的现象来制备嵌入式微纳通道的方法，工艺灵活、效率高、可控性好。是材料体内的、任意形状的微纳尺寸通道的制作方法。

Description

一种嵌入式微纳通道的制备方法
技术领域
本发明涉及微纳加工技术领域，是一种制备嵌入式微纳通道的方法。
背景技术
随着微纳加工技术的发展，以及微纳加工技术与其他各个学科如生物，化学，医药等的结合，微纳通道的制备引起了越来越多人的关注。尤其在医药，微流体系统，电子芯片生产，生物分析探测等方面的研究，许多都是借助于微纳通道。例如在DNA的研究方面，微纳通道起到了很重要的作用，人们借助于微纳通道来对DNA进行操控，对DNA片段进行分离测试。具有极大意义的DNA测序就可以借助于微纳通道来进行。微流体技术是指在微观尺寸下控制、操作和检测复杂流体的技术，是在微电子、微机械、生物工程和纳米技术基础上发展起来的一门全新交叉学科。其着重于构建微流体通道系统来实现各种复杂的微流体操纵功能，所以微纳通道的形成对微流体系统的发展具有至关重要的作用。迄今为止，已经发展形成了多种多样的制备微纳通道的工艺方法，如基于电子束曝光的工艺，基于纳米压印的工艺，基于激光加工的工艺，基于材料选择性刻蚀的工艺，基于离子束刻蚀的工艺等等。基于电子束曝光和纳米压印的工艺所制作的微纳通道大都处于材料的表面，不是四面封闭的微纳通道。且所制作的微纳通道的载体大都是有机聚合物。例如Masaki Nakajima等人在文章“Fabrication of multi-layerednano-channels  by  reversal  imprint  lithography”，Microelectronic Engineering 83(2006)876-879中采用反转纳米压印技术制备了多层的聚合物纳米通道。基于激光加工的工艺可以形成材料体内的微纳通道，但是由于该工艺的一些固有限制，所制作的微纳通道的尺寸都是在几百纳米甚至微米以上。基于选择性刻蚀的工艺可以形成位于材料体内的微米纳米通道，但是由于有腐蚀液体的参与，对通道外其余部分有损伤，不利于器件的制备与性能的提高。Kyo Seon Chu等人在文章“Fabrication of monolithicpolymer nanofluidic channels using nanowires as sacrificialtemplates”，Nanotechnology 21(2010)425302(6pp)采用氧化锌纳米线作为牺牲物质制备纳米通道，其中很重要的一个环节是选择性的腐蚀，有腐蚀液体的参与。此外还有其他的一些制备微米纳米通道的工艺，例如Choonsup Lee，et.al等人在文章“ANanochannel Fabrication Technique withoutNanolithography”，nano letters，3，1339-1340(2003).中采用化学机械研磨和热氧化的方法制备了有覆盖层的纳米通道，但是该方法工序复杂，有牺牲层的参与，需要使用的仪器众多。因此寻找一种制备掩埋在材料体内，且不需腐蚀液体或刻蚀工艺参与的，工艺较简单的制备任意形状、尺寸的微米纳米通道是刻不容缓的。
发明内容
本发明的目的在于提供一种制备嵌入式微纳通道的方法，直接在任意形状的纳米量级粗细的结构上准确无误的形成微纳通道，实现真正意义上任意形状微纳通道的制作，为制作微纳通道提供新的工艺途径。
为达到上述目的，本发明的技术解决方案是：
一种制备嵌入式微纳通道的方法，其包括步骤：
(1)对基底进行处理：清洗，或在表面覆盖导电、绝缘薄膜层；
(2)制备支撑牺牲层纳米结构：使支撑牺牲层纳米结构按照要求分布在基底上；
(3)第(2)步所得样品的放置与固定：
(i)若基底是有表面导电层的导电基底，用导电物质从基底背面将其固定在样品托上；
(ii)若基底是有表面绝缘薄膜层的电绝缘基底，将样品基底固定在样品托上后，再用导电物质将样品表面与样品托电连接；
(iii)将固定于样品托上的样品，放入扫描电子束/聚焦离子束(SEM/FIB)双束系统或单束聚焦离子束(FIB)腔体内的样品台上；
(4)图形观测：
移动腔体内的样品台，用SEM或低束流离子流进行图形观测，找到支撑牺牲层纳米结构所在的位置；调节样品台位置使电子束图形与离子束图像重合；
(5)制备覆盖层：
a)在支撑牺牲层纳米结构上方，采用聚焦离子束化学气象沉积法，以W(CO)6为前躯体，在基底上方所需位置沉积设定厚度和设定形状的钨覆盖层；
b)在覆盖层钨沉积完毕后，支持牺牲纳米结构消失，在钨覆盖层内形成与原有支撑牺牲层纳米结构尺寸成一定比例的微纳通道，得成品。
所述的制备嵌入式微纳通道的方法，其还包括步骤(6)：
若想取得层状通道结构，在第(5)步已形成纳米通道的结构层上表面，重复步骤2-5，得到双层微纳通道，由于通道上有钨的覆盖层，不影响上面一层纳米结构的制备。
所述的制备嵌入式微纳通道的方法，其所述第(1)步中的基底，是导电良好的导体，或半导体或绝缘体。
所述的制备嵌入式微纳通道的方法，其所述第(2)步中，支撑牺牲层纳米结构的制备方法，为纳米线/纳米管的生长合成方法：碳热还原法，阳极氧化法，化学气相沉积法；或曝光-金属沉积-溶脱工艺，刻蚀工艺；或自然界存在的纳米结构。
所述的制备嵌入式微纳通道的方法，其所述第(2)步中，支撑牺牲层纳米结构的材料种类为绝缘体、半导体、导体，或晶体结构：单晶、多晶或无定形结构。
所述的制备嵌入式微纳通道的方法，其所述第(2)步中，支撑牺牲层纳米结构的形状为直线、曲线、螺旋。
所述的制备嵌入式微纳通道的方法，其所述第(2)步中，支撑牺牲层纳米结构的横截面形状为三角形，圆，长方形或多边形；横截面方向的尺寸范围为0＜x≤1μm。
所述的制备嵌入式微纳通道的方法，其所述第(2)步中，或将支撑牺牲层纳米结构转移到基底上：将已经生长好的纳米结构，用超声分散方法分散到基底上。
所述的制备嵌入式微纳通道的方法，其所述步骤3-5，或在具有离子束辅助沉积功能的其它设备中完成。
所述的制备嵌入式微纳通道的方法，其所述第(5)步中，用聚焦离子束辅助沉积覆盖层时，离子束与基底的夹角范围为：0＜α≤90°；所使用的离子束流大小，为在该束流下的效果是沉积而不是刻蚀即可。
所述的制备嵌入式微纳通道的方法，其所述第(5)步中，沉积的覆盖层厚度要使其能在纳米结构上连续成膜，将纳米结构全部包裹，为保证纳米通道的形成，安全的覆盖层厚度大于纳米结构支撑牺牲层的厚度，覆盖层的宽度大于纳米结构宽度一定比例，使形成的通道位于覆盖层之内。
所述的制备嵌入式微纳通道的方法，其所述一定比例，由沉积的条件和纳米结构本身决定，是沉积钨形成纳米通道的直径与原有支撑牺牲层的纳米结构的直径比；安全的覆盖层宽度是纳米结构宽度的2倍以上，保证所形成的纳米通道是处于覆盖层之内。
本发明方法与现有的三维微纳通道的制备方法相比，优点在于：
1.工艺的高可控性。
此方法为自下而上的结构制备方案。以纳米结构为支撑牺牲层，采用聚焦离子束辅助沉积技术在金属纳米结构之上沉积钨覆盖层，利用沉积钨覆盖层时的效应来实现微纳通道的制备。由于微纳通道制备过程中的每一个环节都精确可控，不确定因素几乎可以忽略，从而可以制成高度可控的微纳通道。该方法是一种具有高度重复性，一致性和可控性的微纳通道的制备方法。
2.支撑牺牲层材料选取的多样性
此方法所采用的支撑牺牲层的材料可以是多种多样的，金属中包含金、银、镍等材料制作的纳米结构。也可以是非金属材料，碳纳米管等，只要该材料所构成的纳米结构在采用聚焦离子束辅助沉积钨时可以起到支撑牺牲层的作用即可。
3.工艺的高灵活性
工艺的灵活性表现在以下几方面：(1)在支撑牺牲层材料的尺度以及形状可根据需要自由设计，拓展了可制备的微纳通道的尺寸和形状的多样性；(2)该工艺支持多层微纳通道结构的制备，从而可以设计制备空间微纳通道的周期排列。而这种空间排列的周期性结构在很多领域都有重要的应用，从而拓展了该方法的适用范围。(3)采用聚焦离子束(FIB)辅助沉积可通过工艺参数的调整，对覆盖层钨的尺寸、分布与空间位置进行精确的设计与控制，从而使微纳结构在垂直方向上的周期易于控制；
4.工艺的高精度制备特征。
工艺的具有极高的图形分辨率，该微纳通道的尺寸主要依赖于两个因素：支撑牺牲层金纳米结构的尺寸和聚焦离子束辅助沉积钨的沉积条件。支撑牺牲层金纳米结构是通过电子书曝光-金属蒸镀-溶脱工艺制备的，因此尺寸可以制作的很小，40纳米宽的金线的制备工艺已经很成熟。结合离子束扫描对纳米结构的加个作用，可以将纳米尺度的结构进一步做的更小。从而可以精确控制支撑牺牲层金纳米结构的尺寸。聚焦离子束辅助沉积钨覆盖层的沉积条件的控制精度也在nm量级。从而可以在极高的精度下制备微纳量级尺寸的通道。
5.工艺的多维度特征。
由于钨覆盖层的存在就使在微纳通道之上制备结构成为可能。可以通过多层重复该工艺来在原来的微纳通道之上制备新的微纳通道，从而达到空间微纳通道的设计制作。实现三围空间分布的微纳通道群。
6.高密度集成特点。
采用此方法形成的微纳通道器件结构，一方面器件面积非常小，另一方面器件可以将分布调整使其非常紧凑，此外通过三围微纳器件的设计可以提高空间利用率，有利于提高器件密度，实现器件的高密度集成。
7.工艺简单易行，没有腐蚀液体的参与。
此工艺的工艺简单，只需在起支撑牺牲作用的纳米结构上采用聚焦离子束辅助沉积技术，以WsCOd6为前躯体在该纳米结构上沉积覆盖层钨，不需要其他工艺的参与，以此工艺简单易行。此工艺没有腐蚀液的参与，因此对其他部分没有破坏作用，有利于器件的制备与器件性能的提高。
附图说明
图1为本发明一种制备嵌入式微纳通道的方法中通过在金属纳米线上通过聚焦离子束沉积钨来形成微纳通道的流程图；其中：
图1(a)为采用聚焦离子束辅助沉积技术在金属纳米线上沉积一层钨的过程示意图；
图1(b)为沉积完成后所形成的纳米通道结构；
图2为采用电子束曝光-金属沉积-溶脱工艺在基底上沉积的金属纳米线的流程图的横截面示意图；其中：
图2(a)是在基底上涂覆一层电子束光刻胶；
图2(b)采用电子束曝光工艺在光刻胶上爆出纳米图形，显影定影将曝光得到的纳米图形转移到电子束光刻胶上；
图2(c)采用热蒸发、电子束蒸发、磁控溅射等工艺在样品上进行金属蒸镀；
图2(d上只剩下所需的金属纳米图形；
图2(e)采用聚焦离子束辅助沉积技术在金属纳米线上沉积金属钨形成纳米通道。
图3是采用电子束曝光的套刻工艺结合离子束辅助沉积技术制作的双层纳米通道的结构图；
图4为以多壁碳管的两端为支撑牺牲层来制作微纳通道，形成以多壁碳管为导管的器件。将分散在基底上的单根多壁碳管的两端采用聚焦离子束沉积钨，被钨覆盖的地方形成纳米通道，通道的一侧为多壁碳管，另一侧为刻蚀出的凹槽。在一侧的凹槽中加入溶液，以多壁碳纳米管为输运通道，将溶液引入到另一侧的凹槽中。
图中标号说明：
1基底
2金属纳米线
3聚焦离子束
4钨的前躯体
5采用聚焦离子束辅助沉积的覆盖层钨
5-1-第一层覆盖层钨
5-2第二层覆盖层钨
6微纳通道
6-1第一层微纳通道
6-2第二层微纳通道
7电子束光刻胶
8金属膜
9凹槽
10多壁碳纳米管
具体实施方式
本发明的一种制备嵌入式微纳通道的方法包括步骤：
1、支撑牺牲层的制备：
设计所需要的通道的形状，尺寸，分布等。依据所需要的纳米孔孔的长度，宽度，高度，形状，及分布(可以是交叉分布)设计所需的支撑牺牲层纳米结构的各项参数，支撑牺牲层纳米结构的宽度和高度与孔的尺寸有一定关系，具体的关系依赖于材料，以及沉积钨时所采用的参数。支撑牺牲层的形状以及分布决定了纳米通道的形状以及分布。支撑牺牲层纳米结构的制作可以采用电子束曝光-金属蒸镀-溶脱工艺，来实现特点位置，特点尺寸，特定分布的支撑牺牲层金属纳米结构。也可以采用别的方法来实现支撑牺牲层纳米结构的制作。例如将生长的纳米线直接分散在基底上，以该纳米结构为支撑牺牲层来形成微纳通道的制备。
2、样品放置与固定：
(i)若基底是具有表面绝缘薄膜层的导电基底，用导电物质从基底背面将其固定在样品托上；
(ii)若基底是具有表面导电层的电绝缘基底，将样品固定在样品托上后，再用导电物质将样品表面与样品托连接.将固定于样品托上的样品放入双束SEM/FIB或单束FIB腔体内的样品台上，然后对样品台实行一定角度的倾斜，使FIB垂直于基底入射；
3、图形观测：
移动样品台，用SEM或低束流离子流进行图形观测，找到支撑牺牲层纳米结构所在的位置。
4、覆盖层的生长：
采用聚焦离子束辅助沉积技术，在支撑牺牲层纳米结构上采用聚焦离子束化学气象沉积法，以WsCOd6为前躯体，在所需位置沉积一定厚度一定形状的钨。沉积的钨图形有所要得到的微纳通道决定。沉积的钨层的厚度应稍大于支撑牺牲层纳米结构的厚度。在覆盖层钨沉积完毕之后，金属纳米结构消失，在钨层之下形成一定形状和尺寸的微纳通道。控制沉积钨覆盖层时的各项参数，也可以一定程度上控制微纳通道的尺寸。
若想取得层状通道结构，可以在以已形成纳米通道的结构之上重复步骤1-4，由于通道上有钨的覆盖，不影响上一层纳米结构的制备。
[实施实例1]
基于离子束在纳米线上辅助沉积钨时形成纳米通道的现象在SiO2/Si基底上以金属纳米线为支撑牺牲层来构造三维纳米通道网络。具体步骤如下：
1、金属纳米线网络的制备
由于电子束曝光工艺可以制作任意形状的纳米线，所以可以采用电子束曝光-金属沉积-溶脱工艺制作金属纳米线网络，包括以下步骤，如图2所示：(1)在干净的SiO2/Si基底上采用旋涂工艺涂覆一层电子束光刻胶(PMMA4955％，4000转)。(2)采用电子束线曝光在光刻胶上曝出所需的纳米线网络线条，同时在图形周围爆出用于定标的十字形标记，通过显影定影将曝光的图形转移到光刻胶上。(3)采用金属蒸镀工艺如热蒸发、电子束蒸发、磁控溅射等在光刻胶上均匀蒸镀一层金属。(4)将蒸镀有金属的基片寝泡在丙酮或者其他类型的溶脱剂中，将图形之外的金属溶脱掉。此时得到金属纳米线网络。
2、纳米通道的形成。
(1)样品放置与固定：将SiO2/Si基底用导电碳带从基底背面固定在具有水平表面的样品托上，将固定于样品托上的样品放入双束SEM/FIB腔体内的样品台上.所用的系统FIB入射方向与水平面夹角为38°。
(2)覆盖在金属纳米线上的聚焦离子束辅助沉积钨覆盖层的生长。抽真空，真空达到要求后，打开电子枪(5kV电子束加速电压，30μm的电子束光阑)和离子枪(30kV离子束加速电压，10pA的离子束束流)，将样品台倾斜52°，使离子束垂直于基底入射。加热W(CO)6金属有机物气态分子源导入系统，将导管引入到基底表面，依据金属纳米线网络的位置和所需纳米通道的尺寸画出沉积的图形范围，选择沉积的条件(沉积钨的图形文件、沉积所采用的束流、覆盖层的厚度等)进行覆盖层的沉积。
3、得到第一层处于基底表面被钨覆盖的纳米通道：在覆盖层沉积完成后，微纳米通道已经形成。为了表征微纳通道的尺寸，可以采用离子束刻蚀技术将覆盖层刻蚀掉一定厚度来观察。
最后得到的微纳通道的尺寸由以下因素决定：金属纳米线的横截面尺寸、金属纳米线材料类型、沉积覆盖层钨时所采用的条件(包括离子束流、离子入射角、离子束工作高度等)、基底材料类型。金属纳米线的尺寸可以通过电子束曝光工艺中的参数来精确的控制，如光剂量、电子束光刻胶的种类及厚度，曝光时所采用的光阑的大小，电子束加速电压的大小等。由于电子束曝光可以精确控制金属纳米线的横截面尺寸、形状、以及网络分布。在电子束曝光工艺制作出纳米线图形后，进行金属蒸镀时，所选择的金属材料的种类很广，因为金属蒸镀可以采用不同的方式如热蒸发、电子束蒸发、磁控溅射等。在形成任意网络形状的任意种类的金属纳米线条后，通过聚焦离子束辅助沉积形成任意网络形状的微纳通道。
4、在第一层纳米通道的覆盖层上制作第二层金属纳米线网络。步骤如下：
(1)确定第一层纳米通道的坐标：为了精确控制第二层的纳米线网络与第一次的纳米通道的相对位置，我们以第一次制作的十字形标记为参考点来确定第一层通道相对与参考点的坐标。在此坐标系里确定第二层金属纳米线的位置。
(2)在确定的第二层金属纳米线的位置后，采用电子束曝光，以第一次制作的十字形标记为参考点，在所需位置处曝出纳米线条。通过显影定影将曝光的图形转移到光刻胶上。
(3)采用金属蒸镀工艺如热蒸发、电子束蒸发、磁控溅射等在光刻胶上均匀蒸镀一层金属。
(4)将蒸镀有金属的基片寝泡在丙酮或者其他类型的溶脱剂中，将图形之外的金属溶脱掉。此时得到第二层金属纳米线网络。
5、第二层纳米通道的制备
第二层纳米通道的制备方法与第一层纳米通道的制备方法类似，采用电子束成像找到第一层纳米通道后，重复上述步骤2和3。即可得到处于材料体内多层的纳米通道。如图3所示。
要得到更多层的纳米通道，只需重复步骤4-5即可。
[实施实例2]
基于离子束在纳米线上辅助沉积钨时形成纳米通道的现象在Si基底上以多壁碳纳米管为支撑牺牲层来构造三维纳米通道网络。具体步骤如下：
1、多壁碳纳米管的制备及分散
多壁碳纳米管的制备可以采用多种方法如电弧放电法、激光烧蚀法、化学气相沉积法(碳氢气体热解法)，固相热解法、辉光放电法和气体燃烧法等以及聚合反应合成法等。将制备的碳纳米管浸泡在酒精中通过超声使均匀分散在基底上。2，纳米通道的形成。
2、微纳通道的制备
(1)样品放置与固定：Si基底用导电碳带从基底背面固定在具有水平表面的样品托上，将固定于样品托上的样品放入双束SEM/FIB腔体内的样品台上.所用的系统FIB入射方向与水平面夹角为38°。
(2)覆盖在金属纳米线上的聚焦离子束辅助沉积钨覆盖层的生长。抽真空，真空达到要求后，打开电子枪(5kV电子束加速电压，30μm的电子束光阑)和离子枪(30kV离子束加速电压，10pA的离子束束流)，将样品台倾斜52°，使离子束垂直于基底入射。加热W(CO)6金属有机物气态分子源导入系统，将导管引入到基底表面，依据多壁碳纳米管的位置和的尺寸画出沉积的图形范围，选择沉积的条件(沉积钨的图形文件、沉积所采用的束流、覆盖层的厚度等)进行覆盖层的沉积。
3、得成品：在覆盖层沉积完成后，微纳米通道已经形成。为了表征微纳通道的尺寸，可以采用离子束刻蚀技术将覆盖层刻蚀掉一定厚度来观察。
碳纳米管作为支撑牺牲层来制作微纳通道，在覆盖层沉积完成后，碳管消失形成微纳通道，由于该通道是碳纳米管消失后形成的，所以通道的环境中含有一定量的碳原子。碳原子与环境有一定的相容性。这样的微纳通道有助于进行生物方面的研究。此外，在碳纳米管的局部进行微纳通道的制备，如在碳纳米管两侧制作有覆盖层的微纳通道，以此为引流渠道来进行碳纳米管对水、生物分子、无机分子的输运特性的研究等。如图4所示，以多壁碳管的两端为支撑牺牲层来制作微纳通道，形成以多壁碳管为导管的器件。步骤如下：将分散在基底上的单根多壁碳管的两端采用聚焦离子束沉积钨，被钨覆盖的地方形成纳米通道，通道的一侧为多壁碳管，在纳米通道的令一侧刻蚀出的凹槽。在一侧的凹槽中加入溶液，以多壁碳纳米管为输运通道，将溶液引入到另一侧的凹槽中。从而研究多壁碳管多不同溶液的输运特性。
尽管参照上述的实施例已对本发明作出具体描述，但是对于本领域的普通技术人员来说，应该理解可以基于本发明公开的内容进行修改或改进，并且这些修改和改进都应在本发明权利要求的保护范围之内。

Claims (12)

1.一种制备嵌入式微纳通道的方法，其特征在于，包括步骤：
(1)对基底进行处理：清洗，或在表面覆盖导电、绝缘薄膜层；
(2)制备支撑牺牲层纳米结构：使支撑牺牲层纳米结构按照要求分布在基底上；
(3)第(2)步所得样品的放置与固定：
(i)若基底是有表面导电层的导电基底，用导电物质从基底背面将其固定在样品托上；
(ii)若基底是有表面绝缘薄膜层的电绝缘基底，将样品基底固定在样品托上后，再用导电物质将样品表面与样品托电连接；
(iii)将固定于样品托上的样品，放入扫描电子束/聚焦离子束(SEM/FIB)双束系统或单束聚焦离子束(FIB)腔体内的样品台上；
(4)图形观测：
移动腔体内的样品台，用SEM或低束流离子流进行图形观测，找到支撑牺牲层纳米结构所在的位置；调节样品台位置使电子束图形与离子束图像重合；
(5)制备覆盖层：
a)在支撑牺牲层纳米结构上方，采用聚焦离子束化学气象沉积法，以W(CO)6为前躯体，在基底上方所需位置沉积设定厚度和设定形状的钨覆盖层；
b)在覆盖层钨沉积完毕后，支持牺牲纳米结构消失，在钨覆盖层内形成与原有支撑牺牲层纳米结构尺寸成一定比例的微纳通道，得成品。
2.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，还包括步骤(6)：
若想取得层状通道结构，在第(5)步已形成纳米通道的结构层上表面，重复步骤2-5，得到双层微纳通道，由于通道上有钨的覆盖层，不影响上面一层纳米结构的制备。
3.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(1)步中的基底，是导电良好的导体，或半导体或绝缘体。
4.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(2)步中，支撑牺牲层纳米结构的制备方法，为纳米线/纳米管的生长合成方法：碳热还原法，阳极氧化法，化学气相沉积法；或曝光-金属沉积-溶脱工艺，刻蚀工艺；或自然界存在的纳米结构。
5.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(2)步中，支撑牺牲层纳米结构的材料种类为绝缘体、半导体、导体，或晶体结构：单晶、多晶或无定形结构。
6.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(2)步中，支撑牺牲层纳米结构的形状为直线、曲线、螺旋。
7.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(2)步中，支撑牺牲层纳米结构的横截面形状为三角形，圆，长方形或多边形；横截面方向的尺寸范围为0＜x≤1μm。
8.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(2)步中，或将支撑牺牲层纳米结构转移到基底上：将已经生长好的纳米结构，用超声分散方法分散到基底上。
9.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述步骤3-5，或在具有离子束辅助沉积功能的其它设备中完成。
10.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(5)步中，用聚焦离子束辅助沉积覆盖层时，离子束与基底的夹角范围为：0＜α≤90°；所使用的离子束流大小，为在该束流下的效果是沉积而不是刻蚀即可。
11.如权利要求1所述的制备嵌入式微纳通道的方法，其特征在于，所述第(5)步中，沉积的覆盖层厚度要使其能在纳米结构上连续成膜，将纳米结构全部包裹，为保证纳米通道的形成，安全的覆盖层厚度大于纳米结构支撑牺牲层的厚度，覆盖层的宽度大于纳米结构宽度一定比例，使形成的通道位于覆盖层之内。
12.如权利要求11所述的制备嵌入式微纳通道的方法，其特征在于，所述一定比例，由沉积的条件和纳米结构本身决定，是沉积钨形成纳米通道的直径与原有支撑牺牲层的纳米结构的直径比；安全的覆盖层宽度是纳米结构宽度的2倍以上，保证所形成的纳米通道是处于覆盖层之内。
CN201110194734.4A 2011-07-12 2011-07-12 一种嵌入式微纳通道的制备方法 Expired - Fee Related CN102874743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110194734.4A CN102874743B (zh) 2011-07-12 2011-07-12 一种嵌入式微纳通道的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110194734.4A CN102874743B (zh) 2011-07-12 2011-07-12 一种嵌入式微纳通道的制备方法

Publications (2)

Publication Number Publication Date
CN102874743A true CN102874743A (zh) 2013-01-16
CN102874743B CN102874743B (zh) 2015-02-11

Family

ID=47476309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110194734.4A Expired - Fee Related CN102874743B (zh) 2011-07-12 2011-07-12 一种嵌入式微纳通道的制备方法

Country Status (1)

Country Link
CN (1) CN102874743B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104229724A (zh) * 2013-06-09 2014-12-24 中国科学院物理研究所 一种制备自封闭纳米通道的方法
CN108802900A (zh) * 2018-08-23 2018-11-13 中国科学技术大学 一种基于全介质的纳米线光学波导
WO2018214722A1 (zh) * 2017-05-24 2018-11-29 北京赛特超润界面科技有限公司 一种离子选择性的纳米通道膜及其制备方法
CN110790218A (zh) * 2019-10-31 2020-02-14 季华实验室 一种圆形微纳通道的制备方法及其产品
WO2020199168A1 (zh) * 2019-04-03 2020-10-08 京东方科技集团股份有限公司 微纳米通道结构、传感器及其制备方法、微流体装置
CN111777033A (zh) * 2020-05-27 2020-10-16 东南大学 一种亚纳米级流体通道及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209314A1 (en) * 2002-05-13 2003-11-13 Guo Lingjie J. Method of forming nanofluidic channels
CN1606137A (zh) * 2004-09-02 2005-04-13 上海交通大学 基于纳米材料排布的纳米刻蚀方法
CN102092675A (zh) * 2011-01-14 2011-06-15 中国科学院物理研究所 一种自掩模单结多端三维纳米结构的制备方法
CN102107847A (zh) * 2009-12-23 2011-06-29 中国科学院物理研究所 一种制备三维微纳器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209314A1 (en) * 2002-05-13 2003-11-13 Guo Lingjie J. Method of forming nanofluidic channels
CN1606137A (zh) * 2004-09-02 2005-04-13 上海交通大学 基于纳米材料排布的纳米刻蚀方法
CN102107847A (zh) * 2009-12-23 2011-06-29 中国科学院物理研究所 一种制备三维微纳器件的方法
CN102092675A (zh) * 2011-01-14 2011-06-15 中国科学院物理研究所 一种自掩模单结多端三维纳米结构的制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104229724A (zh) * 2013-06-09 2014-12-24 中国科学院物理研究所 一种制备自封闭纳米通道的方法
CN104229724B (zh) * 2013-06-09 2016-04-13 中国科学院物理研究所 一种制备自封闭纳米通道的方法
WO2018214722A1 (zh) * 2017-05-24 2018-11-29 北京赛特超润界面科技有限公司 一种离子选择性的纳米通道膜及其制备方法
CN108802900A (zh) * 2018-08-23 2018-11-13 中国科学技术大学 一种基于全介质的纳米线光学波导
CN108802900B (zh) * 2018-08-23 2024-02-09 中国科学技术大学 一种基于全介质的纳米线光学波导
WO2020199168A1 (zh) * 2019-04-03 2020-10-08 京东方科技集团股份有限公司 微纳米通道结构、传感器及其制备方法、微流体装置
US11905163B2 (en) 2019-04-03 2024-02-20 Boe Technology Group Co., Ltd. Micro-nano channel structure, sensor and manufacturing method thereof, and microfluidic device
CN110790218A (zh) * 2019-10-31 2020-02-14 季华实验室 一种圆形微纳通道的制备方法及其产品
CN111777033A (zh) * 2020-05-27 2020-10-16 东南大学 一种亚纳米级流体通道及其制作方法

Also Published As

Publication number Publication date
CN102874743B (zh) 2015-02-11

Similar Documents

Publication Publication Date Title
CN102874743B (zh) 一种嵌入式微纳通道的制备方法
US7824620B2 (en) Nano- and micro-scale structures: methods, devices and applications thereof
CN103958397B (zh) 用于制造和对准纳米线的方法和这种方法的应用
US20190376925A1 (en) Nucleic acid sequencing device containing graphene
Kim et al. The fabrication of integrated carbon pipes with sub-micron diameters
US7553730B2 (en) Methods of fabrication employing nanoscale mandrels
EP1811524B1 (en) Nanometric device for the measurement of the conductivity and quantum effects of individual molecules and methods for the manufacture and use thereof
Singhal et al. Small diameter carbon nanopipettes
US20040121525A1 (en) System with nano-scale conductor and nano-opening
US20060060863A1 (en) System and method for controlling nanostructure growth
US20150187718A1 (en) Three-dimensional high surface area electrodes
TWI229050B (en) Microstructures
US20110268884A1 (en) Formation of nanoscale carbon nanotube electrodes using a self-aligned nanogap mask
US20110167526A1 (en) Microsprings Having Nanowire Tip Structures
Wang et al. Surface engineering of synthetic nanopores by atomic layer deposition and their applications
Hu et al. A sub-micron spherical atomic force microscopic tip for surface measurements
JP2010085337A (ja) ナノワイヤを用いた微細流路の製造方法
Tian et al. Large-scale ordered silicon microtube arrays fabricated by Poisson spot lithography
Kraeh et al. Fabrication of high aspect ratio microtube arrays for 2D photonic crystals
Seto et al. Arrays of self-sealed microchambers and channels
Kant et al. Focused ion beam (FIB) technology for micro-and nanoscale fabrications
Demami et al. Fabrication of polycrystalline silicon nanowires using conventional UV lithography
Adam et al. Novel in-house fabrication of nano lab-on-chip devices
Zhang et al. A novel method to fabricate silicon nanoprobe array with ultra-sharp tip on (111) silicon wafer
Wen et al. Versatile Approach of Silicon Nanofabrication without Resists: Helium Ion-Bombardment Enhanced Etching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150211

Termination date: 20150712

EXPY Termination of patent right or utility model