CN111767241A - 一种PCIe注错测试方法、装置以及存储介质 - Google Patents

一种PCIe注错测试方法、装置以及存储介质 Download PDF

Info

Publication number
CN111767241A
CN111767241A CN201910261977.1A CN201910261977A CN111767241A CN 111767241 A CN111767241 A CN 111767241A CN 201910261977 A CN201910261977 A CN 201910261977A CN 111767241 A CN111767241 A CN 111767241A
Authority
CN
China
Prior art keywords
error injection
test
error
pcie
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910261977.1A
Other languages
English (en)
Other versions
CN111767241B (zh
Inventor
杨承达
陈燕炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Electronics Tianjin Co Ltd
Original Assignee
Hongfujin Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Electronics Tianjin Co Ltd filed Critical Hongfujin Precision Electronics Tianjin Co Ltd
Priority to CN201910261977.1A priority Critical patent/CN111767241B/zh
Priority to US16/410,058 priority patent/US11023343B2/en
Publication of CN111767241A publication Critical patent/CN111767241A/zh
Application granted granted Critical
Publication of CN111767241B publication Critical patent/CN111767241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

一种PCIe注错测试方法、装置以及存储介质。所述PCIe注错测试方法包括根据接收的目标信息构建注错测试平台；注错测试平台包括至少一个测试系统和控制系统；在侦测到设定指令时设定测试系统的安全启动为禁用状态；获取并显示PLX总线信息；总线信息包括多组测试对象；在侦测到位置选择指令时根据总线信息选择一组测试对象；在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目；注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；获取并分析PCIe的注错结果。

Description

一种PCIe注错测试方法、装置以及存储介质
技术领域
本发明涉及一种PCIe注错测试方法、装置以及存储介质。
背景技术
高速串行计算机扩展总线标准(peripheral compoment interconnect express,PCIe)设备因其速度快、带宽高而被用作在服务器上连接CPU(中央处理器)与各个设备的主要IO(输入输出)总线。PCIe设备可以插接在服务器的任意一个PCIe插槽上，因此一台服务器可以搭配多种PCIe设备。一款服务器在研发阶段以及生产阶段都要模拟用户的使用过程，进而对服务器的RAS新能上进行测试。其中，RAS代表Reliability(可信)、Availablity(可用)以及Service-ability(服务能力)，相对于一个服务器测试平台，平台的RAS特性是一个可以设置的特性，这个特性可以增加平台的可信度、可用性和服务能力。针对服务器中PCIe设备的RAS测试是衡量服务器性能高低的一个重要技术。PCIe设备RAS测试中通常需要利用ITP工具进行测试。其中，ITP工具价格昂贵，且在测试过程中可针对可修正的错误进行测试，无法实现对不可修正错误测试。因此，如何以低成本实现RAS不可修正错误测试是目前存在的技术问题。
发明内容
有鉴于此，有必要提供一种提高PCIe可靠性的PCIe注错测试方法。
还有必要提供一种提高PCIe可靠性的PCIe注错测试装置。
还有必要提供一种提高PCIe可靠性的存储介质。
一种PCIe注错测试方法，所述PCIe注错测试方法包括如下步骤：
根据接收的目标信息构建注错测试平台；所述注错测试平台包括至少一个测试系统和控制系统；
在侦测到设定指令时，设定所述测试系统的安全启动为禁用状态；
获取并显示PLX总线信息；所述总线信息包括多组测试对象；每组所述测试对象包括测试总线地址以及测试端口值；
在侦测到位置选择指令时，根据总线信息选择一组测试对象；
在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目；所述注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；
获取并分析PCIe的注错结果。
一种PCIe注错测试装置，所述PCIe注错测试装置包括：
测试构建模块，用于根据接收的目标信息构建注错测试平台；所述注错测试平台包括至少一个测试系统和控制系统；
设定模块，用于在侦测到设定指令时设定所述测试系统的安全启动为禁用状态；
获取模块，用于获取并显示PLX总线信息；所述总线信息包括多组测试对象；每组所述测试对象包括测试总线地址以及测试端口值；
位置选择模块，用于在侦测到位置选择指令时根据总线信息选择一组测试对象；
注错模拟模块，用于在侦测到注错选择指令时控制测试对象模拟至少一个注错测试项目；所述注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；
分析模块，用于获取并分析PCIe的注错结果。
一种存储介质，所述存储介质为计算机可读存储介质，存储有至少一个指令，所述至少一个指令被处理器执行时实现如下步骤：
根据接收的目标信息构建注错测试平台；所述注错测试平台包括至少一个测试系统和控制系统；
在侦测到设定指令时，设定所述测试系统的安全启动为禁用状态；
获取并显示PLX总线信息；所述总线信息包括多组测试对象；每组所述测试对象包括测试总线地址以及测试端口值；
在侦测到位置选择指令时，根据总线信息选择一组测试对象；
在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目；所述注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；
获取并分析PCIe的注错结果。
上述PCIe注错测试方法，可实现可修正和不可修正的注错测试，进而提高PCIe的可靠性。
附图说明
图1为本发明较佳实施方式之PCIe注错测试方法的流程示意图。
图2为图1中步骤S16的细化流程示意图。
图3为本发明较佳实施方式之PCIe注错测试装置的功能模块图。
图4为本发明较佳实施例的硬件运行环境的设备结构示意图。
主要元件符号说明
PCIe注错测试方法 S10-S18
PCIe注错测试装置 1
测试构建模块 10
设定模块 20
检测模块 30
获取模块 40
位置选择模块 50
注错模拟模块 60
分析模块 70
日志生成模块 80
存储器 102
通信总线 104
处理器 106
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
在本发明的实施方式的描述中，需要说明的是，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，可以是固定连接，也可以是拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接连接，也可以通过中间没接间接连接，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况立即上述术语在本发明中的具体含义。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。此外，术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。
下面结合附图对本发明电子装置的具体实施方式进行说明。
请参阅图1，其为本发明一种实施方式的PCIe注错测试方法的流程图。根据不同的需求，该流程图中步骤的顺序可以改变，某些步骤可以省略。
本发明的至少一个实施例中，所述PCIe注错测试方法应用于至少一个终端设备与服务器构成的PCIe注错测试系统中。所述终端设备和所述服务器之间根据预设协议进行数据传输。优选地，所述预设协议包括，但不限于以下任意一种：HTTP协议(Hyper TextTransfer Protocol，超文本传输协议)、HTTPS协议(Hyper Text Transfer Protocol overSecure Socket Layer，以安全为目标的HTTP协议)等。本发明的至少一个实施例中，所述服务器可以是单一的服务器，也可以为由几个功能服务器共同组成的服务器群。所述终端设备可以是任意具有网络连接功能的终端，例如，所述终端设备可以为个人计算机、平板电脑、智能手机、个人数字助理(Personal Digital Assistant，PDA)、游戏机、交互式网络电视(Internet Protocol Television,IPTV)、智能式穿戴式设备、导航装置等等的可移动设备，或者台式电脑、数字TV等等固定设备。
S10、根据接收的目标信息构建注错测试平台。
在本发明的至少一个实施例中，所述注错测试平台包括至少一个测试系统和控制系统。所述至少一个测试系统和所述控制系统之间可通过交换器进行连接。通过交换器可调整与所述控制系统建立连接的测试系统。所述至少一个测试系统具有PCIe设备。所述控制系统可包括基板管理控制器(baseboard management controller,BMC)。
在本发明的至少一个实施例中，所述目标信息包括测试系统信息和控制系统信息。所述测试系统信息包括测试系统IP地址、用户名称以及用户密码。所述控制系统信息包括BMC IP地址、用户名称以及用户密码。
S11、在侦测到设定指令时，设定所述测试系统的安全启动为禁用状态。
在本发明的至少一个实施例中，所述PCIe注错测试在BIOS界面下进行模拟。
S12、在侦测到检测指令时，检测所述测试系统是否安装有PLX驱动器。
S13、在所述测试系统未安装PLX驱动器时，自动执行PLX驱动器安装程序。
S14、在所述系统安装有PLX驱动器时，获取并显示PLX总线信息。
在本发明的至少一个实施例中，所述总线信息包括多组测试对象。每组所述测试对象包括测试总线地址以及测试端口值。
S15、在侦测到位置选择指令时，根据总线信息选择一组测试对象。
S16、在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目。
在本发明的至少一个实施例中，所述注错测试项目可划分为可修正注错类别和不可修正注错类别。所述可修正注错类别进一步包括多个互不相同的注错测试项目。每个注错测试项目对应一个的标识值。所述可修正注错类别对应的类别代码为1，所述不可修正注错类别对应的类别代码为2。所述可修正注错类别下的所述注错测试项目可包括ReceiverError Status、Bad TLP Status、Bad DLLP Status、Replay NUM Rollover Status、ReplayTimer Timeout Status、Advisory Non-Fatal Error Status、Corrected Internal ErrorStatus以及Header Log Overflow Status，但并不局限于此。所述每个注错测试项目对应一个标识值。所述不可修正注错类别进一步包括多个互不相同的注错测试项目。所述不可修正注错类别下的所述注错测试项目可包括Data Link Protocol Error Status、Surprise Down Error Status、Poisoned TLP Status、Flow Control Protocol ErrorStatus、Completion Timeout Status、Completer Abort Status、Unexpected CompletionStatus、Receiver Overflow Status、Malformed TLP Status、ECRC Error Status、Unsupported Request Error Status、ACS Violation Status、Uncorrectable InternalError Status、MC Blocked TLP以及Atomic Operation Egress Blocked Status。
请一并参阅图2，在本发明的至少一个实施例中，所述控制测试对象模拟至少一个注错测试项目的步骤进一步包括：
S161、获取输入的注错类别代码；
S162、所述注错类别代码是否为第一预定值；
S163、在所述注错类别代码为所述第一预定值时，将所述可修正注错类别作为指定注错类别，显示可修正注错类别对应的注错测试项目；
S164、在所述注错类别代码为第二预定值时，将所述不可修正注错类别作为指定注错类别，显示不可修正注错类别对应的注错测试项目；
S165、根据输入的标识值在所述指定注错类别下获取对应的注错测试项目；
S166、模拟获取的注错测试项目。
在本发明的至少一个实施例中，所述第一预定值与所述第二预定值互不相同。所述第一预定值为1，所述第二预定值为2。
S17、获取并分析PCIe的注错结果。
在本发明的至少一个实施例中，所述分析PCIe的注错结果可通过查看注错寄存器中的记录确认注错是否成功。
S18、在侦测到生成指令时，将所述注错结果生成指定格式的日志文件。
在本发明的至少一个实施例中，所述指定格式为CSV格式或LOG，并不以此为限。所述日志文件可包括每个注错测试对应的运行结果以及运行日志。
上述PCIe注错测试方法，可实现可修正和不可修正的注错测试，进而提高PCIe的可靠性。
请参阅图3，其为本发明一种实施方式的PCIe注错测试装置的模块示意图。
测试构建模块10，用于根据接收的目标信息构建注错测试平台。在本发明的至少一个实施例中，所述注错测试平台包括至少一个测试系统和控制系统。所述至少一个测试系统和所述控制系统之间可通过交换器进行连接。通过交换器可调整与所述控制系统建立连接的测试系统。所述至少一个测试系统具有PCIe设备。所述控制系统可包括基板管理控制器(baseboard management controller,BMC)。
在本发明的至少一个实施例中，所述目标信息包括测试系统信息和控制系统信息。所述测试系统信息包括测试系统IP地址、用户名称以及用户密码。所述控制系统信息包括BMC IP地址、用户名称以及用户密码。
设定模块20，用于在侦测到设定指令时设定所述测试系统的安全启动为禁用状态。在本发明的至少一个实施例中，所述PCIe注错测试在BIOS界面下进行模拟。
检测模块30，用于在侦测到检测指令时检测所述测试系统是否安装有PLX驱动器。
在所述测试系统未安装PLX驱动器时，所述检测模块30进一步地自动执行PLX驱动器安装程序。
获取模块40，用于在所述系统安装有PLX驱动器时获取并显示PLX总线信息。
在本发明的至少一个实施例中，所述总线信息包括多组测试对象。每组所述测试对象包括测试总线地址以及测试端口值。
位置选择模块50，用于在侦测到位置选择指令时根据总线信息选择一组测试对象。
注错模拟模块60，用于在侦测到注错选择指令时控制测试对象模拟至少一个注错测试项目。
在本发明的至少一个实施例中，所述注错测试项目可划分为可修正注错类别和不可修正注错类别。所述可修正注错类别进一步包括多个互不相同的注错测试项目。每个注错测试项目对应一个的标识值。所述可修正注错类别对应的类别代码为1，所述不可修正注错类别对应的类别代码为2。所述可修正注错类别下的所述注错测试项目可包括ReceiverError Status、Bad TLP Status、Bad DLLP Status、Replay NUM Rollover Status、ReplayTimer Timeout Status、Advisory Non-Fatal Error Status、Corrected Internal ErrorStatus以及Header Log Overflow Status，但并不局限于此。所述每个注错测试项目对应一个标识值。所述不可修正注错类别进一步包括多个互不相同的注错测试项目。所述不可修正注错类别下的所述注错测试项目可包括Data Link Protocol Error Status、Surprise Down Error Status、Poisoned TLP Status、Flow Control Protocol ErrorStatus、Completion Timeout Status、Completer Abort Status、Unexpected CompletionStatus、Receiver Overflow Status、Malformed TLP Status、ECRC Error Status、Unsupported Request Error Status、ACS Violation Status、Uncorrectable InternalError Status、MC Blocked TLP以及Atomic Operation Egress Blocked Status。
所述注错模拟模块60进一步地获取输入的注错类别代码并判断所述注错类别代码是否为第一预定值。
在所述注错类别代码为所述第一预定值时，所述注错模拟模块60进一步地将所述可修正注错类别作为指定注错类别，显示可修正注错类别对应的注错测试项目。
在所述注错类别代码为第二预定值时，所述注错模拟模块60进一步地将所述不可修正注错类别作为指定注错类别，显示不可修正注错类别对应的注错测试项目。
所述注错模拟模块60进一步地根据输入的标识值在所述指定注错类别下获取对应的注错测试项目并模拟获取的注错测试项目。
在本发明的至少一个实施例中，所述第一预定值与所述第二预定值互不相同。所述第一预定值为1，所述第二预定值为2。
分析模块70，用于获取并分析PCIe的注错结果。
在本发明的至少一个实施例中，所述分析PCIe的注错结果可通过查看注错寄存器中的记录确认注错是否成功。
日志生成模块80，用于在侦测到生成指令时将所述注错结果生成指定格式的日志文件。
在本发明的至少一个实施例中，所述指定格式为CSV格式或LOG，并不以此为限。所述日志文件可包括每个注错测试对应的运行结果以及运行日志。
上述PCIe注错测试装置，可实现可修正和不可修正的注错测试，进而提高PCIe的可靠性。
请参阅图4，其为本发明实施例的一种存储介质。所述存储介质为计算机可读存储介质。所述计算机可读存储介质上存储有计算机指令。所述计算机指令可被存储于存储器102上，且当被一个或多个处理器106执行时，从而实现如上文方法实施例所述的PCIe注错测试方法。
所述存储器102用于存储程序代码。所述存储器102可以是集成电路中没有实物形式的具有存储功能的电路，如RAM(Random-Access Memory，随机存取存储器)、FIFO(FirstIn First Out，)等。或者，所述存储器102也可以是具有实物形式的存储器，如内存条、TF卡(Trans-flash Card)、智能媒体卡(smart media card)、安全数字卡(secure digitalcard)、快闪存储器卡(flash card)等储存设备。所述存储器102可通过通信总线104与处理器106进行数据通信。所述存储器102中可以包括操作系统、网络通信模块以及PCIe注错测试程序。操作系统是管理和控制PCIe注错测试设备硬件和软件资源的程序，支持PCIe注错测试程序以及其它软件和/或程序的运行。网络通信模块用于实现所述存储器102内部各组件之间的通信，以及与PCIe注错测试设备中其它硬件和软件之间通信。
所述处理器106可以包括一个或者多个微处理器、数字处理器。所述处理器106可调用所述存储器102中存储的程序代码以执行相关的功能。例如，图1中所述的各个模块是存储在所述存储器102中的程序代码，并由所述处理器106所执行，以实现一种PCIe注错测试方法。所述处理器106又称中央处理器(CPU，Central Processing Unit)，是一块超大规模的集成电路，是运算核心(Core)和控制核心(Control Unit)。
所述处理器106用于执行所述存储器102中存储的多个计算机指令以实现PCIe注错测试方法，所述处理器106可执行多个指令从而实现以下步骤:
S10、根据接收的目标信息构建注错测试平台。
在本发明的至少一个实施例中，所述注错测试平台包括至少一个测试系统和控制系统。所述至少一个测试系统和所述控制系统之间可通过交换器进行连接。通过交换器可调整与所述控制系统建立连接的测试系统。所述至少一个测试系统具有PCIe设备。所述控制系统可包括基板管理控制器(baseboard management controller,BMC)。
在本发明的至少一个实施例中，所述目标信息包括测试系统信息和控制系统信息。所述测试系统信息包括测试系统IP地址、用户名称以及用户密码。所述控制系统信息包括BMC IP地址、用户名称以及用户密码。
S11、在侦测到设定指令时，设定所述测试系统的安全启动为禁用状态。
在本发明的至少一个实施例中，所述PCIe注错测试在BIOS界面下进行模拟。
S12、在侦测到检测指令时，检测所述测试系统是否安装有PLX驱动器。
S13、在所述测试系统未安装PLX驱动器时，自动执行PLX驱动器安装程序。
S14、在所述系统安装有PLX驱动器时，获取并显示PLX总线信息。
在本发明的至少一个实施例中，所述总线信息包括多组测试对象。每组所述测试对象包括测试总线地址以及测试端口值。
S15、在侦测到位置选择指令时，根据总线信息选择一组测试对象。
S16、在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目。
在本发明的至少一个实施例中，所述注错测试项目可划分为可修正注错类别和不可修正注错类别。所述可修正注错类别进一步包括多个互不相同的注错测试项目。每个注错测试项目对应一个的标识值。所述可修正注错类别对应的类别代码为1，所述不可修正注错类别对应的类别代码为2。所述可修正注错类别下的所述注错测试项目可包括ReceiverError Status、Bad TLP Status、Bad DLLP Status、Replay NUM Rollover Status、ReplayTimer Timeout Status、Advisory Non-Fatal Error Status、Corrected Internal ErrorStatus以及Header Log Overflow Status，但并不局限于此。所述每个注错测试项目对应一个标识值。所述不可修正注错类别进一步包括多个互不相同的注错测试项目。所述不可修正注错类别下的所述注错测试项目可包括Data Link Protocol Error Status、Surprise Down Error Status、Poisoned TLP Status、Flow Control Protocol ErrorStatus、Completion Timeout Status、Completer Abort Status、Unexpected CompletionStatus、Receiver Overflow Status、Malformed TLP Status、ECRC Error Status、Unsupported Request Error Status、ACS Violation Status、Uncorrectable InternalError Status、MC Blocked TLP以及Atomic Operation Egress Blocked Status。
请一并参阅图2，在本发明的至少一个实施例中，所述控制测试对象模拟至少一个注错测试项目的步骤进一步包括：
S161、获取输入的注错类别代码；
S162、所述注错类别代码是否为第一预定值；
S163、在所述注错类别代码为所述第一预定值时，将所述可修正注错类别作为指定注错类别，显示可修正注错类别对应的注错测试项目；
S164、在所述注错类别代码为第二预定值时，将所述不可修正注错类别作为指定注错类别，显示不可修正注错类别对应的注错测试项目；
S165、根据输入的标识值在所述指定注错类别下获取对应的注错测试项目；
S166、模拟获取的注错测试项目。
在本发明的至少一个实施例中，所述第一预定值与所述第二预定值互不相同。所述第一预定值为1，所述第二预定值为2。
S17、获取并分析PCIe的注错结果。
在本发明的至少一个实施例中，所述分析PCIe的注错结果可通过查看注错寄存器中的记录确认注错是否成功。
S18、在侦测到生成指令时，将所述注错结果生成指定格式的日志文件。
在本发明的至少一个实施例中，所述指定格式为CSV格式或LOG，并不以此为限。所述日志文件可包括每个注错测试对应的运行结果以及运行日志。
上述PCIe注错测试方法，可实现可修正和不可修正的注错测试，进而提高PCIe的可靠性。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。
另外，在本发明的各个实施例中的各功能模块可以集成在一个处理器中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。
还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (11)

1.一种PCIe注错测试方法，其特征在于：
根据接收的目标信息构建注错测试平台；所述注错测试平台包括至少一个测试系统和控制系统；
在侦测到设定指令时，设定所述测试系统的安全启动为禁用状态；
获取并显示PLX总线信息；所述总线信息包括多组测试对象；每组所述测试对象包括测试总线地址以及测试端口值；
在侦测到位置选择指令时，根据总线信息选择一组测试对象；
在侦测到注错选择指令时，控制测试对象模拟至少一个注错测试项目；所述注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；
获取并分析PCIe的注错结果。
2.如权利要求1所述的PCIe注错测试方法，其特征在于：所述注错测试项目可划分为可修正注错类别和不可修正注错类别；所述可修正注错类别和不可修正注错类别分别对应一个类别代码；每个注错测试项目对应一个标识值；所述控制测试对象模拟至少一个注错测试项目的步骤包括：
获取输入的注错类别代码；
所述注错类别代码是否为第一预定值；
在所述注错类别代码为所述第一预定值时，将所述可修正注错类别作为指定注错类别，显示可修正注错类别对应的注错测试项目；
在所述注错类别代码为第二预定值时，将所述不可修正注错类别作为指定注错类别，显示不可修正注错类别对应的注错测试项目；
根据输入的标识值在所述指定注错类别下获取对应的注错测试项目；
模拟获取的注错测试项目。
3.如权利要求1所述的PCIe注错测试方法，其特征在于：在所述获取并显示PLX总线信息步骤之前，所述PCIe注错测试方法还包括：
在侦测到检测指令时，检测所述测试系统是否安装有PLX驱动器；
在所述测试系统未安装PLX驱动器时，自动执行PLX驱动器安装程序。
4.如权利要求1所述的PCIe注错测试方法，其特征在于：所述目标信息包括测试系统信息和控制系统信息；所述测试系统信息包括测试系统IP地址、用户名称以及用户密码；所述控制系统信息包括BMC IP地址、用户名称以及用户密码。
5.如权利要求1所述的PCIe注错测试方法，其特征在于：所述PCIe注错测试方法还包括：
在侦测到生成指令时，将所述注错结果生成指定格式的日志文件。
6.如权利要求1所述的PCIe注错测试方法，其特征在于：所述分析PCIe的注错结果通过查看注错寄存器中的记录确认注错是否成功。
7.一种PCIe注错测试装置，其特征在于：所述PCIe注错测试装置包括：
测试构建模块，用于根据接收的目标信息构建注错测试平台；所述注错测试平台包括至少一个测试系统和控制系统；
设定模块，用于在侦测到设定指令时设定所述测试系统的安全启动为禁用状态；
获取模块，用于获取并显示PLX总线信息；所述总线信息包括多组测试对象；每组所述测试对象包括测试总线地址以及测试端口值；
位置选择模块，用于在侦测到位置选择指令时根据总线信息选择一组测试对象；
注错模拟模块，用于在侦测到注错选择指令时控制测试对象模拟至少一个注错测试项目；所述注错测试项目包括可修正的注错测试项目和不可修正的注错测试项目；
分析模块，用于获取并分析PCIe的注错结果。
8.如权利要求7所述的PCIe注错测试装置，其特征在于：所述注错测试项目可划分为可修正注错类别和不可修正注错类别；所述可修正注错类别和不可修正注错类别分别对应一个类别代码；所述注错模拟模块进一步地获取输入的注错类别代码并判断所述注错类别代码是否为第一预定值；在所述注错类别代码为所述第一预定值时，所述注错模拟模块进一步地将所述可修正注错类别作为指定注错类别，并显示可修正注错类别对应的注错测试项目；在所述注错类别代码为第二预定值时，所述注错模拟模块进一步地将所述不可修正注错类别作为指定注错类别，并显示不可修正注错类别对应的注错测试项目；所述注错模拟模块进一步地根据输入的标识值在所述指定注错类别下获取对应的注错测试项目并模拟获取的注错测试项目。
9.如权利要求7所述的PCIe注错测试装置，其特征在于：所述PCIe注错测试装置还包括检测模块；所述检测模块用于在侦测到检测指令时检测所述测试系统是否安装有PLX驱动器；在所述测试系统未安装PLX驱动器时，所述检测模块自动执行PLX驱动器安装程序。
10.如权利要求7所述的PCIe注错测试装置，其特征在于：所述分析PCIe的注错结果通过查看注错寄存器中的记录确认注错是否成功。
11.一种存储介质，其特征在于，所述存储介质为计算机可读存储介质，存储有至少一个指令，所述至少一个指令被处理器执行时实现如权利要求1-6所述PCIe注错测试方法。
CN201910261977.1A 2019-04-02 2019-04-02 一种PCIe注错测试方法、装置以及存储介质 Active CN111767241B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910261977.1A CN111767241B (zh) 2019-04-02 2019-04-02 一种PCIe注错测试方法、装置以及存储介质
US16/410,058 US11023343B2 (en) 2019-04-02 2019-05-13 Method for injecting deliberate errors into PCIE device for test purposes, apparatus applying method, and computer readable storage medium for code of method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910261977.1A CN111767241B (zh) 2019-04-02 2019-04-02 一种PCIe注错测试方法、装置以及存储介质

Publications (2)

Publication Number Publication Date
CN111767241A true CN111767241A (zh) 2020-10-13
CN111767241B CN111767241B (zh) 2022-04-29

Family

ID=72662387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910261977.1A Active CN111767241B (zh) 2019-04-02 2019-04-02 一种PCIe注错测试方法、装置以及存储介质

Country Status (2)

Country Link
US (1) US11023343B2 (zh)
CN (1) CN111767241B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113032199A (zh) * 2021-04-25 2021-06-25 海光信息技术股份有限公司 高速串行计算机扩展总线注错方法及装置
CN113407394A (zh) * 2021-05-31 2021-09-17 浪潮电子信息产业股份有限公司 一种服务器ras功能测试的方法、装置、设备和介质

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10922203B1 (en) * 2018-09-21 2021-02-16 Nvidia Corporation Fault injection architecture for resilient GPU computing
US11797368B2 (en) 2022-01-27 2023-10-24 Hewlett Packard Enterprise Development Lp Attributing errors to input/output peripheral drivers
CN113064815B (zh) * 2021-03-10 2023-11-21 山东英信计算机技术有限公司 一种bios注错环境搭建系统、方法及介质
CN116582471B (zh) * 2023-07-14 2023-09-19 珠海星云智联科技有限公司 Pcie设备、pcie数据捕获系统和服务器

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578068B1 (en) * 1999-08-31 2003-06-10 Accenture Llp Load balancer in environment services patterns
US20040143719A1 (en) * 2003-01-21 2004-07-22 Vincent Nguyen System and method for testing for memory errors in a computer system
CN102354298A (zh) * 2011-07-27 2012-02-15 哈尔滨工业大学 基于staf的高端容错机故障注入自动化测试平台及方法
CN103198000A (zh) * 2013-04-02 2013-07-10 浪潮电子信息产业股份有限公司 一种linux系统下的故障内存位置定位方法
US20140019814A1 (en) * 2011-12-21 2014-01-16 Cameron McNairy Error framework for a microprocesor and system
US20140136910A1 (en) * 2011-08-02 2014-05-15 Fujitsu Limited Data communication apparatus and control method
US20140237156A1 (en) * 2012-10-25 2014-08-21 Plx Technology, Inc. Multi-path id routing in a pcie express fabric environment
CN104268052A (zh) * 2014-10-21 2015-01-07 浪潮电子信息产业股份有限公司 一种基于ITP工具的Memory Rank Spare测试方法
CN107122277A (zh) * 2017-05-09 2017-09-01 郑州云海信息技术有限公司 基于pcie协议分析仪的pcieras注错测试系统及方法
CN107562583A (zh) * 2017-07-21 2018-01-09 郑州云海信息技术有限公司 一种在x86平台上自动测试内存ras特性的方法
CN107632912A (zh) * 2017-09-27 2018-01-26 郑州云海信息技术有限公司 一种windows系统下的内存诊断测试方法
CN108446196A (zh) * 2018-02-28 2018-08-24 郑州云海信息技术有限公司 验证服务器系统ras性能的方法及装置
US20190033367A1 (en) * 2017-11-02 2019-01-31 Intel Corporation System, Apparatus And Method For Functional Testing Of One Or More Fabrics Of A Processor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070174679A1 (en) * 2006-01-26 2007-07-26 Ibm Corporation Method and apparatus for processing error information and injecting errors in a processor system
US20080163005A1 (en) * 2006-12-28 2008-07-03 Sonksen Bradley S Error injection in pci-express devices
US10261880B1 (en) * 2016-12-19 2019-04-16 Amazon Technologies, Inc. Error generation using a computer add-in card

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6578068B1 (en) * 1999-08-31 2003-06-10 Accenture Llp Load balancer in environment services patterns
US20040143719A1 (en) * 2003-01-21 2004-07-22 Vincent Nguyen System and method for testing for memory errors in a computer system
CN102354298A (zh) * 2011-07-27 2012-02-15 哈尔滨工业大学 基于staf的高端容错机故障注入自动化测试平台及方法
US20140136910A1 (en) * 2011-08-02 2014-05-15 Fujitsu Limited Data communication apparatus and control method
US20140019814A1 (en) * 2011-12-21 2014-01-16 Cameron McNairy Error framework for a microprocesor and system
US20140237156A1 (en) * 2012-10-25 2014-08-21 Plx Technology, Inc. Multi-path id routing in a pcie express fabric environment
CN103198000A (zh) * 2013-04-02 2013-07-10 浪潮电子信息产业股份有限公司 一种linux系统下的故障内存位置定位方法
CN104268052A (zh) * 2014-10-21 2015-01-07 浪潮电子信息产业股份有限公司 一种基于ITP工具的Memory Rank Spare测试方法
CN107122277A (zh) * 2017-05-09 2017-09-01 郑州云海信息技术有限公司 基于pcie协议分析仪的pcieras注错测试系统及方法
CN107562583A (zh) * 2017-07-21 2018-01-09 郑州云海信息技术有限公司 一种在x86平台上自动测试内存ras特性的方法
CN107632912A (zh) * 2017-09-27 2018-01-26 郑州云海信息技术有限公司 一种windows系统下的内存诊断测试方法
US20190033367A1 (en) * 2017-11-02 2019-01-31 Intel Corporation System, Apparatus And Method For Functional Testing Of One Or More Fabrics Of A Processor
CN108446196A (zh) * 2018-02-28 2018-08-24 郑州云海信息技术有限公司 验证服务器系统ras性能的方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
李金锋等: "Linux平台上软件实现的PCIE总线故障注入系统", 《工业控制计算机》 *
陈锦富等: ""软件错误注入测试技术研究"", 《软件学报》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113032199A (zh) * 2021-04-25 2021-06-25 海光信息技术股份有限公司 高速串行计算机扩展总线注错方法及装置
CN113032199B (zh) * 2021-04-25 2022-07-08 海光信息技术股份有限公司 高速串行计算机扩展总线注错方法及装置
CN113407394A (zh) * 2021-05-31 2021-09-17 浪潮电子信息产业股份有限公司 一种服务器ras功能测试的方法、装置、设备和介质
CN113407394B (zh) * 2021-05-31 2023-03-28 浪潮电子信息产业股份有限公司 一种服务器ras功能测试的方法、装置、设备和介质

Also Published As

Publication number Publication date
CN111767241B (zh) 2022-04-29
US11023343B2 (en) 2021-06-01
US20200319987A1 (en) 2020-10-08

Similar Documents

Publication Publication Date Title
CN111767241B (zh) 一种PCIe注错测试方法、装置以及存储介质
CN108959068B (zh) 软件界面测试方法、设备及存储介质
US8874953B2 (en) System and method of cloud testing and remote monitoring for integrated circuit components in system validation
KR102158754B1 (ko) 스마트 네트워크 인터페이스 카드의 조작 방법 및 조작 장치
US9710255B1 (en) Updating system of firmware of complex programmable logic device and updating method thereof
US9569325B2 (en) Method and system for automated test and result comparison
EP2696534B1 (en) Method and device for monitoring quick path interconnect link
US20140331209A1 (en) Program Testing Service
US9292423B1 (en) Monitoring applications for compatibility issues
CN109388604B (zh) 一种基于PCIe的热插拔控制方法、装置及存储介质
US11893331B2 (en) Device verification method, UVM verification platform, electronic apparatus and storage medium
CN107832179A (zh) 一种PCIe Error Enabling测试方法
CN110244963B (zh) 数据更新方法、装置及终端设备
US10178170B2 (en) Browser-based virtual media administration
CN114064208A (zh) 检测应用服务状态的方法、装置、电子设备及存储介质
JP6283096B2 (ja) プログラム試験サービス
US11366800B2 (en) System and method to automate validating media redirection in testing process
US20140331205A1 (en) Program Testing Service
US20190034382A1 (en) System and method for a host application to access and verify contents within non-volatile storage of an information handling system
CN112713964B (zh) 数据校验加速方法、装置、计算机设备及存储介质
US20090144536A1 (en) Monitoring method and monitor apparatus
CN115712559A (zh) 测试硬件管理软件的方法、装置及电子设备
CN114328045A (zh) 一种bmc的i2c调试方法、系统、装置及计算机可读存储介质
CN112416678B (zh) 一种风扇在位检测装置和方法
CN114265786A (zh) 自动化测试方法、装置，计算机设备及可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 36, North Street, West District, economic and Technological Development Zone, Binhai New Area, Tianjin

Applicant after: Fulian precision electronics (Tianjin) Co.,Ltd.

Address before: No.80 Haiyun street, Binhai New Area Economic and Technological Development Zone, Tianjin 300457

Applicant before: HONGFUJIN PRECISION ELECTRONICS (TIANJIN) Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant