CN111737943B - 一种基于等效电路模型的集成电路ibis模型提取方法及系统 - Google Patents

一种基于等效电路模型的集成电路ibis模型提取方法及系统 Download PDF

Info

Publication number
CN111737943B
CN111737943B CN202010784321.0A CN202010784321A CN111737943B CN 111737943 B CN111737943 B CN 111737943B CN 202010784321 A CN202010784321 A CN 202010784321A CN 111737943 B CN111737943 B CN 111737943B
Authority
CN
China
Prior art keywords
model
integrated circuit
spice
passive part
ibis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010784321.0A
Other languages
English (en)
Other versions
CN111737943A (zh
Inventor
唐章宏
邹军
汲亚飞
黄承清
王芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202010784321.0A priority Critical patent/CN111737943B/zh
Publication of CN111737943A publication Critical patent/CN111737943A/zh
Application granted granted Critical
Publication of CN111737943B publication Critical patent/CN111737943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种基于等效电路模型的集成电路IBIS模型提取方法及系统，方法包括：获取集成电路无源部分的多层集成电路版图信息，设置提取相关参数和仿真参数；对多层集成电路无源部分识别其金属层‑介质形成的平行平板场域并进行网格剖分，计算电磁场；定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；如果是有源模型，将有源部分的SPICE模型与无源SPICE模型通过耦合节点合并成新的SPICE模型；将SPICE模型转换为IBIS模型。能够根据用户不同的需求，来设置IC封装网络的IBIS模型提取相关参数和仿真参数，具有IBIS模型的提取完整度高、提取效率高、仿真精确性高等优点。

Description

一种基于等效电路模型的集成电路IBIS模型提取方法及系统
技术领域
本发明涉及集成电路IBIS模型提取技术领域，具体涉及一种基于等效电路模型的集成电路IBIS模型提取方法及系统。
背景技术
等效电路，指将电路中某部分相对复杂的结构在耦合的节点形成的端口用简单结构代替，代替后的电路与原来复杂的结构从端口看进去对外部电路保持相同的作用效果。比如，两个二端网络的伏安关系完全相同，那么这两个网络对应的电路是等效的。等效的两个网络内部可以具有完全不同的结构，但对于外部电路，它们具有完全相同的响应。
IBIS（Input/Output Buffer Information Specification）模型，是一种基于电压/电流（V/I ）曲线的对输入/输出（I/O：Input/Output）BUFFER 快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数，非常适合做振荡和串扰等高频效应的计算与仿真。IBIS能够用来描述IC器件的输入、输出和I/O Buffer的行为特性，用来模拟Buffer和板上电路系统的相互作用。
SPICE（Simulation program with integrated circuit emphasis）是最为普遍的电路级模拟程序，各软件厂家提供了Vspice、Hspice、Pspice等不同版本spice软件，其仿真核心大同小异，都是采用了由美国加州Berkeley大学开发的spice模拟算法。SPICE模型是从电路基本元器件（如晶体管、电阻、电容等）出发，以元器件的工作原理为基础，基于元器件的模型参数和模式方程进行建模，能够用数学预测不同情况下元件的电气行为。
针对IC封装，根据用户需求提取封装设计中全部网络或部分网络的模型，生成标准的IBIS格式的封装模型。其中，全部网络是指整个封装的网络，即封装所有管脚形成的网络；部分网络是指封装中不同功能模块对应的网络，如电源网络，对应封装所有电源管脚形成的网络，信号网络，则是封装所有信号管脚形成的网络。IBIS模型一般包含两部分，一部分是Buffer有源模型，另外一部分是Buffer外面的无源封装部分。目前，集成电路IBIS模型提取有以下问题：1、IC封装网络的IBIS模型提取参数宽泛固定。2、如何提取Buffer有源模型和Buffer外面的无源封装部分，如何将有源封装模型和无源封装模型进行融合，并将SPICE模型转换为IBIS模型。3、现有技术对集成电路版图进行场域识别和网格细分处理的精确性、完整性以及高效性得不到保证，处理结果准确性低和效率低。4、现有技术对多层集成电路版图多个多边形的对齐和简化处理，仅针对单层多边形进行简化，未处理多层多边形形成平行平板场域后出现碎片化的问题，而且只针对单个多边形进行简化时，并未考虑缝隙两边多边形的重叠问题。
发明内容
针对现有技术存在的上述不足，本发明的目的在于：提供一种基于等效电路模型的集成电路IBIS模型提取方法及系统，通过对多层集成电路版图的多边形进行对齐和简化处理，对金属层-介质形成的平行平板场域进行网格剖分，从而计算多层集成电路的电磁场分布，然后对Buffer有源部分和无源部分进行提取并耦合。能够根据用户不同的需求，来设置IC封装网络的IBIS模型提取相关参数和仿真参数，具有IBIS模型的提取完整度高、提取效率高、仿真精确性高等优点。
一种基于等效电路模型的集成电路IBIS模型提取方法，包括以下步骤：
S1：获取集成电路无源部分的多层集成电路版图信息，设置IBIS模型提取的相关参数和仿真参数；
S2：根据多层集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理；根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分；根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场；
S3：判断待提取的IBIS模型是否为有源模型，若是，则执行步骤S4，若否，则执行步骤S5；
S4：获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型，然后执行步骤S6；
S5：基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型；
S6：计算结果输出和图形化显示。
进一步地，所述将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，具体包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
进一步地，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息。
进一步地，所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的端口网络和设置提取频率范围，封装类型包括但不限于球栅陈列封装和倒焊芯片封装；仿真参数包括但不限于叠层、焊球、介质层参数和设置输出控制。
进一步地，所述根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多个多边形的各个边包含预先设定的多边形编号信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形的各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格；
基于所述第一三角形网格，在每个多边形P的内外分别形成夹住所述多边形P的内辅助多边形P0与外辅助多边形P9，并通过设定的距离阈值控制内辅助多边形、外辅助多边形与多边形P的距离；
对所述内辅助多边形、外辅助多边形之间的各层多边形的边进行对齐和简化处理，并根据各个所述多边形的边所包含的多边形编号信息将所述投影到同一层的多层多边形还原到各层中。
进一步地，所述根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行非结构自适应网格剖分，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多边形的各个边包含预先设定的所在多边形的多边形信息和所在层的层信息；
合并所述投影后重合的多个多边形边的所述多边形信息和层信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格，其中，所述边交换法将符合条件的多边形的边排序形成集合，按所述排序取出所述多边形的边，对其进行所述交换后，若所述集合为空集，则结束所述交换；
基于所述第一三角形网格，将各个多边形边的层信息基于布尔运算叠加到所述各个多边形内的所有三角形中；
根据所述三角形和所述多边形边的层信息，通过平行平板场域识别法识别并收集各个平行平板场域包含的三角形和多边形边；
根据计算精度要求和不同平行平板场域的公共边，对所述各个平行平板场域内的三角形进行自适应网格细分处理。
一种基于等效电路模型的集成电路IBIS模型提取系统，系统包括：
获取模块，用于获取集成电路无源部分的多层集成电路版图信息和获取有源器件的SPICE模型；
参数设置模块，用于设置IBIS模型提取的相关参数和仿真参数；
第一信息处理模块，用于根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理；
第二信息处理模块，用于根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分；
第三信息处理模块，用于根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场；
判断模块，用于判断待提取的IBIS模型是否为有源模型；
第四信息处理模块，用于获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型；
第五信息处理模块，用于基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型；
输出显示模块，用于计算结果输出和图形化显示。
进一步地，所述将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，具体包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
进一步地，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息。
进一步地，所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的端口网络和设置提取频率范围，封装类型包括但不限于球栅陈列封装和倒焊芯片封装；仿真参数包括但不限于叠层、焊球、介质层参数和设置输出控制。
相比于现有技术，本发明具有以下优点：
本发明提供了一种基于等效电路模型的集成电路IBIS模型提取方法及系统，通过对多层集成电路版图的多边形进行对齐和简化处理，对金属层-介质形成的平行平板场域进行网格剖分，从而计算多层集成电路的电磁场分布，然后对Buffer有源部分和无源部分进行提取并耦合，将耦合后的SPICE模型转换为IBIS模型，并计算结果输出和图形化显示。上述方法和系统，能够根据用户不同的需求，来设置IC封装网络的IBIS模型提取相关参数和仿真参数，具有IBIS模型的提取完整度高、提取效率高、仿真精确性高等优点。
附图说明
图1为实施例一中基于等效电路模型的集成电路IBIS模型提取的第一控制流程图；
图2为实施例一中基于等效电路模型的集成电路IBIS模型提取的第二控制流程图；
图3为实施例中有源SPICE模型的电路参照图；
图4为实施例中集成电路散射参数S转换的无源SPICE模型的电路参照图；
图5为实施例中有源SPICE模型与无源SPICE模型耦合的电路参照图；
图6为实施例中多层金属层的局部相同多边形、投影到同一层及局部放大示意图；
图7为实施例中多层金属层与介质形成的场域及其碎片示意图；
图8为实施例二中基于等效电路模型的集成电路IBIS模型提取的系统框图。
具体实施方式
下面将结合附图对本发明技术方案的实施例进行详细的描述。以下实施例仅用于更加清楚地说明本发明的技术方案，因此只是作为示例，而不能以此来限制本发明的保护范围。
实施例一：
参照图1和图2，一种基于等效电路模型的集成电路IBIS模型提取方法，包括步骤：
S1：获取集成电路无源部分的多层集成电路版图信息，设置IBIS模型提取的相关参数和仿真参数。具体地，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息，其中，层信息指多层集成电路版图包括多少层，每一层的名称和功能，以及层与层之间的位置关系；版图形状信息指多层集成电路版图中每层的形状信息、每个功能网络对应的版图形状，比如电源网络在多层集成电路版图中的形状、信号网络在多层集成电路版图中的形状等；层与版图间的互连信息指多层集成电路版图中每一层和每个网络版图之间的连接关系。这些集成电路版图信息可以为IBIS模型无源部分模型提取的建模依据。
所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的网络和设置提取频率范围，封装类型包括但不限于球栅陈列封装（BGA）和倒焊芯片封装（Flipchip），网络包括电源网络、信号网络等，频率范围可以设置为10 kHz~10 GHz。所述IBIS模型提取的仿真参数包括叠层（Stackup）、焊球、介质层参数和设置输出控制。用户可以快捷方便地设置IBIS模型提取相关参数信息并配置仿真参数，提供IBIS模型提取的集成环境。
S2：根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理；根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分；根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场。具体地，可以对平行平板场域进行非结构自适应网格剖分，非结构网格和结构网格对应，结构网格通常是指横平竖直的矩形网格或六面体网格，或者在此基础上经过拉伸，变形后的网格，但其拓扑结构不变；而非结构网格则没有任何结构特征，只有网格疏密和网格单元现状的好坏。具体实施时，在二维情况下通常为三角形网格，在三维情况下通常为四面体网格，其原则是采用合适的三角形或四面体尺寸将待分析区域全覆盖、非重叠、保留用户指定的界面信息的分割。
S3：判断待提取的IBIS模型是否为有源模型，若是，则执行步骤S4，若否，则执行步骤S5。IBIS模型是否有源的判断方法为：如果IBIS模型中包含有电流源、电压源或受控源等等，则为有源模型，若不包含这些元件则为无源模型。通常情况下，如果用户输入了SPICE电路模型，则为有源模型，如果只针对集成电路版图进行IBIS模型提取，则为无源模型。有源模型的SPICE模型可以通过输入有源器件的SPICE模型来获取。
S4：获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型，然后执行步骤S6。
具体地，无源部分包括RLGC等参数，具体指电阻R、电感L、电容C和绝缘电感G，电阻、电感、电容、连接器、电缆、PCB线等是无源网络中的元器件，这些元器件在高频下会呈现射频、微波方面的特性，散射参数S就是用来表征无源网络特性的一种模型，在仿真的时候，用S代表无源网络，散射参数S描述了线性电气网络在变化的稳态电信号激励时的电气行为。
S5：基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型。所述将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，具体包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
S6：计算结果输出和图形化显示。
上述基于等效电路模型的集成电路IBIS模型提取方法，SPICE模型的每个器件定义包括器件声明、模型名、模型分类、模型参数等部分，其中模型参数部分则包含了模型端口连接的电路节点编号。这些电路节点编号，就是不同SPICE模型耦合的切入点，例如指定两个不同SPICE模型在哪些节点是重合的或者公共的，则说明这两个SPICE模型通过这些公共的节点进行耦合。两个SPICE模型通过公共节点耦合后，再将其中一个SPICE模型除公共节点的其他节点重新编号，形成编号不重复的电路节点，进而合并成为一个新的SPICE电路模型。这两个SPICE模型既可以是有源SPICE模型，也可以是无源SPICE模型。具体地，下面采用示例进行详细阐述。
参照图3~图5，图3为一个有源SPICE模型，图4为集成电路散射参数S转换的无源SPICE模型，图5为有源SPICE模型与无源SPICE模型耦合。图3的有源SPICE模型是一个利用运算放大器组成的积分电路，该有源模型作为外部电路通过节点3接入到集成电路板中，作为集成电路板的驱动电路。下面，提取该有源模型和集成电路板耦合的整个系统的IBIS模型：
对集成电路形成的无源模型进行仿真，设置二端口网络，第一个端口为有源SPICE模型与集成电路板的耦合节点3，或者第一个端口和耦合节点3连接，第二个端口为集成电路板的参考点；对上述二端口网络进行频域仿真，计算二端口网络的散射参数S，将散射参数S转换为无源SPICE模型，转换的无源SPICE模型参照图4，图4中的节点1和节点0就是设置的二端口网络的两个端口。由上述分析可知，将图3中的节点3和图4中的节点1进行耦合，通过这个耦合节点即可将图3的有源SPICE模型与图4的无源SPICE模型进行耦合，参照图5，形成新的SPICE模型。针对新的SPICE模型，计算该模型中节点1和节点0之间的V/I曲线，即可得到新的SPICE模型的节点1和节点0的IBIS模型。由于采用数值计算方法计算集成电路的电磁场和端口的S参数，计算中考虑了集成电路版图的分布和形状，而不是采用近似的传输线理论计算端口的S参数，因此IBIS模型提取的仿真精确性高。
上述基于等效电路模型的集成电路IBIS模型提取方法，根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场，可以采用并行全波电磁场计算引擎来计算多层集成电路的电磁场分布情况。具体地，IBIS模型是IO端口特性描述的行为级模型，分为有源部分和无源部分。有源部分可通过导入SPICE模型进行描述，而无源部分则需要根据集成电路版图给定的结构进行RLGC参数提取获得。简单的集成电路模型，RLGC参数可通过传输线法等解析方法近似获取，但针对多层复杂结构的三维模型，传输线法无法满足精度要求，需要采用并行全波电磁场数值计算获得其电磁场分布，根据电磁场的分布获得无源部分的RLGC参数。
上述基于等效电路模型的集成电路IBIS模型提取方法，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，具体过程如下：
多层超大规模集成电路频域仿真中一个频点的电磁响应特征的三维模型中介电常数
Figure DEST_PATH_IMAGE001
、磁导率
Figure 273647DEST_PATH_IMAGE002
、电场强度E、磁场强度H的分布均为三维空间坐标(x,y,z)的函数，即：
Figure DEST_PATH_IMAGE003
,
Figure 597313DEST_PATH_IMAGE004
,
Figure DEST_PATH_IMAGE005
，
Figure 19460DEST_PATH_IMAGE006
。该三维模型的函数满足以下方程：
Figure DEST_PATH_IMAGE007
公式（一）；
式中J为外加的电流密度分布，
Figure 821194DEST_PATH_IMAGE008
为集成电路仿真的角频率，j为虚数单位，j 2=-1。
当多层超大规模集成电路中实际PCB板或芯片封装的板尺寸远大于金属层间距h时，多层超大规模集成电路频域仿真中一个频点的电磁响应特征的三维模型可简化为二维模型，此时模型中介电常数
Figure 369987DEST_PATH_IMAGE001
、磁导率
Figure 864553DEST_PATH_IMAGE002
、电场强度E、磁场强度H的分布均为二维平面坐标(x,y)的函数，即：
Figure DEST_PATH_IMAGE009
，
Figure 36646DEST_PATH_IMAGE010
，
Figure DEST_PATH_IMAGE011
，
Figure 907650DEST_PATH_IMAGE012
，其分布与z无关。且场域中的电位u和表面电流密度J s满足：
Figure DEST_PATH_IMAGE013
公式（二），
式中
Figure 687781DEST_PATH_IMAGE014
分别表示x, y, z方向的单位矢量，E z为电场强度的z方向分量，H x和H y分别为磁场强度的x和y方向分量。
经过三维模型到二维模型的等效，可得该二维模型对应的二维有限元泛函极值公式为：
Figure DEST_PATH_IMAGE015
公式（三），
式中，
Figure DEST_PATH_IMAGE017
为泛函，泛函取极小值则对应对泛函的变分为0，
Figure 556511DEST_PATH_IMAGE018
表示泛函的变分，
Figure DEST_PATH_IMAGE019
为网格单元i的表面导纳，
Figure 982944DEST_PATH_IMAGE020
为边界
Figure DEST_PATH_IMAGE021
的开口边界条件，
Figure 359437DEST_PATH_IMAGE021
表示第k个边界，u k为边界
Figure 820505DEST_PATH_IMAGE021
上的电位分布，
Figure 984770DEST_PATH_IMAGE022
表示边界右侧且无限接近边界的位置，
Figure DEST_PATH_IMAGE023
表示边界左侧且无限接近边界的位置，
Figure 880525DEST_PATH_IMAGE024
表示单元i的区域，
Figure DEST_PATH_IMAGE025
为网格单元i的电流密度，
Figure 562173DEST_PATH_IMAGE026
为网格单元i的表面阻抗，
Figure DEST_PATH_IMAGE027
为网格单元i的电位，
Figure 612168DEST_PATH_IMAGE028
表示微元。
基于设置的端口信息，分别在每个端口添加单位激励源，利用公式（三）的极值条件，针对多端口激励，可形成多个右端项和求解场的有限元方程组。求解这个多右端项的有限元方程组，即可获得每个端口对应的电磁场，进而计算多端口的S参数矩阵。
基于计算的S参数矩阵，将其转换为导纳矩阵Y和阻抗矩阵Z，基于导纳矩阵Y和阻抗矩阵Z即可提取出L型或型电路的RLGC参数。
上述基于等效电路模型的集成电路IBIS模型提取方法，所述根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理，参照图6，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多个多边形的各个边包含预先设定的多边形编号信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形的各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格；
基于所述第一三角形网格，在每个多边形P的内外分别形成夹住所述多边形P的内辅助多边形P0与外辅助多边形P9，并通过设定的距离阈值控制内辅助多边形、外辅助多边形与多边形P的距离；
对所述内辅助多边形、外辅助多边形之间的各层多边形的边进行对齐和简化处理，并根据各个所述多边形的边所包含的多边形编号信息将所述投影到同一层的多层多边形还原到各层中。
这样，可以大大减少多层多边形形成平行平板场域后出现的碎片化问题，进而显著减少对这些场域进行网格细分时碎片附近产生的不必要的密集网格，大幅度提升网格质量，缩小多层集成电路分析的求解时间和所需内存，且可以在几乎保持所述多边形形状的前提下，使得即使自适应简化处理前多个多边形之间缝隙宽度为纳米量级，自适应简化处理后多边形彼此之间的缝隙仍完整保留，基本不改变集成电路版图形状，从而保持原始正常的集成电路版图的电路连接。
上述基于等效电路模型的集成电路IBIS模型提取方法，所述根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行非结构自适应网格剖分，参照图7，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多边形的各个边包含预先设定的所在多边形的多边形信息和所在层的层信息；
合并所述投影后重合的多个多边形边的所述多边形信息和层信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格，其中，所述边交换法将符合条件的多边形的边排序形成集合，按所述排序取出所述多边形的边，对其进行所述交换后，若所述集合为空集，则结束所述交换；
基于所述第一三角形网格，将各个多边形边的层信息基于布尔运算叠加到所述各个多边形内的所有三角形中；
根据所述三角形和所述多边形边的层信息，通过平行平板场域识别法识别并收集各个平行平板场域包含的三角形和多边形边；
根据计算精度要求和不同平行平板场域的公共边，对所述各个平行平板场域内的三角形进行自适应网格细分处理。
这样，可以避免在场域识别与网格细分处理过程中执行边交换法时遗漏或重复对符合条件的多边形的边进行所述交换，以保证所述边交换法的精确性、完整性以及高效性，进而保证所述场域识别与网格细分处理方法的准确与高效。
上述基于等效电路模型的集成电路IBIS模型提取方法，能够根据用户不同的需求，来设置IC封装网络的IBIS模型提取相关参数和仿真参数，具有IBIS模型的提取完整度高、提取效率高、仿真精确性高等优点。
实施例二：
参照图8，一种基于等效电路模型的集成电路IBIS模型提取系统，系统包括：
获取模块，用于获取集成电路无源部分的多层集成电路版图信息和获取有源器件的SPICE模型。具体地，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息，其中，层信息指多层集成电路版图包括多少层，每一层的名称和功能，以及层与层之间的位置关系；版图形状信息指多层集成电路版图中每层的形状信息、每个功能网络对应的版图形状，比如电源网络在多层集成电路版图中的形状、信号网络在多层集成电路版图中的形状等；层与版图间的互连信息指多层集成电路版图中每一层和每个网络版图之间的连接关系。这些集成电路版图信息可以为IBIS模型无源部分模型提取的建模依据。
参数设置模块，用于设置IBIS模型提取的相关参数和仿真参数。具体地，所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的网络和设置提取频率范围，封装类型包括但不限于球栅陈列封装（BGA）和倒焊芯片封装（Flipchip），网络包括电源网络、信号网络等，频率范围可以设置为1 kHz~1 GHz。所述IBIS模型提取的仿真参数包括叠层（Stackup）、焊球、介质层参数和设置输出控制。用户可以快捷方便地设置IBIS模型提取相关参数信息并配置仿真参数，提供IBIS模型提取的集成环境。
第一信息处理模块，用于根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理。
第二信息处理模块，用于根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分。具体地，可以对平行平板场域进行非结构自适应网格剖分，非结构网格和结构网格对应，结构网格通常是指横平竖直的矩形网格或六面体网格，或者在此基础上经过拉伸，变形后的网格，但其拓扑结构不变；而非结构网格则没有任何结构特征，只有网格疏密和网格单元现状的好坏。具体实施时，在二维情况下通常为三角形网格，在三维情况下通常为四面体网格，其原则是采用合适的三角形或四面体尺寸将待分析区域全覆盖、非重叠、保留用户指定的界面信息的分割。
第三信息处理模块，用于根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场。
判断模块，判断待提取的IBIS模型是否为有源模型。具体地，IBIS模型是否有源的判断方法为：如果IBIS模型中包含有电流源、电压源或受控源等等，则为有源模型，若不包含这些元件则为无源模型。通常情况下，如果用户输入了SPICE电路模型，则为有源模型，如果只针对集成电路版图进行IBIS模型提取，则为无源模型。有源模型的SPICE模型可以通过输入有源器件的SPICE模型来获取。
第四信息处理模块，用于获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型。
具体地，无源部分RLGC参数指电阻R、电感L、电容C和绝缘电感G，电阻、电感、电容、连接器、电缆、PCB线等是无源网络中的元器件，这些元器件在高频下会呈现射频、微波方面的特性，散射参数S就是用来表征无源网络特性的一种模型，在仿真的时候，用S代表无源网络，散射参数S描述了线性电气网络在变化的稳态电信号激励时的电气行为。
第五信息处理模块，用于基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型。所述将有源部分的SPICE模型和无源部分的SPICE模型进行耦合，形成新的SPICE模型，包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
输出显示模块，用于计算结果输出和图形化显示。
上述基于等效电路模型的集成电路IBIS模型提取系统，能够根据用户不同的需求，来设置IC封装网络的IBIS模型提取相关参数和仿真参数，具有IBIS模型的提取完整度高、提取效率高、仿真精确性高等优点。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的保护范围当中。

Claims (10)

1.一种基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，包括以下步骤：
S1：获取集成电路无源部分的多层集成电路版图信息，设置IBIS模型提取的相关参数和仿真参数；
S2：根据多层集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理；根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分；根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场；
S3：判断待提取的IBIS模型是否为有源模型，若是，则执行步骤S4，若否，则执行步骤S5；
S4：获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型，然后执行步骤S6；
S5：基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型；
S6：计算结果输出和图形化显示。
2.根据权利要求1所述的基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，所述将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，具体包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
3.根据权利要求1所述的基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息。
4.根据权利要求1所述的基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的端口网络和设置提取频率范围，封装类型包括球栅陈列封装和倒焊芯片封装；仿真参数包括叠层、焊球、介质层参数和设置输出控制。
5.根据权利要求1所述的基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，所述根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多个多边形的各个边包含预先设定的多边形编号信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形的各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格；
基于所述第一三角形网格，在每个多边形P的内外分别形成夹住所述多边形P的内辅助多边形P0与外辅助多边形P9，并通过设定的距离阈值控制内辅助多边形、外辅助多边形与多边形P的距离；
对所述内辅助多边形、外辅助多边形之间的各层多边形的边进行对齐和简化处理，并根据各个所述多边形的边所包含的多边形编号信息将所述投影到同一层的多层多边形还原到各层中。
6.根据权利要求1所述的基于等效电路模型的集成电路IBIS模型提取方法，其特征在于，所述根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行非结构自适应网格剖分，具体包括以下步骤：
获取多层集成电路版图包含多个顶点的多个多边形；
将各层的多个多边形垂直投影到同一层，根据Delaunay三角剖分算法形成以多边形顶点为网格节点的Delaunay三角形网格，其中，所述多边形的各个边包含预先设定的所在多边形的多边形信息和所在层的层信息；
合并所述投影后重合的多个多边形边的所述多边形信息和层信息；
根据边交换法将所述Delaunay三角形网格对齐到所述多个多边形各个边，同时计算所述多个多边形边的交点并将所述交点新增为所述多边形的顶点和所述Delaunay三角形网格的节点，形成第一三角形网格，其中，所述边交换法将符合条件的多边形的边排序形成集合，按所述排序取出所述多边形的边，对其进行所述交换后，若所述集合为空集，则结束所述交换；
基于所述第一三角形网格，将各个多边形边的层信息基于布尔运算叠加到所述各个多边形内的所有三角形中；
根据所述三角形和所述多边形边的层信息，通过平行平板场域识别法识别并收集各个平行平板场域包含的三角形和多边形边；
根据计算精度要求和不同平行平板场域的公共边，对所述各个平行平板场域内的三角形进行自适应网格细分处理。
7.一种基于等效电路模型的集成电路IBIS模型提取系统，其特征在于，系统包括：
获取模块，用于获取集成电路无源部分的多层集成电路版图信息和获取有源器件的SPICE模型；
参数设置模块，用于设置IBIS模型提取的相关参数和仿真参数；
第一信息处理模块，用于根据集成电路版图信息，对多层集成电路版图的多边形进行对齐和简化处理；
第二信息处理模块，用于根据多层集成电路版图多边形的对齐和简化，识别多层集成电路版图的金属层-介质形成的平行平板场域，并对平行平板场域进行网格剖分；
第三信息处理模块，用于根据多层集成电路版图的网格剖分，计算多层集成电路的电磁场；
判断模块，用于判断待提取的IBIS模型是否为有源模型；
第四信息处理模块，用于获取集成电路有源器件的SPICE模型，并作为集成电路有源部分的SPICE模型；基于集成电路有源部分与无源部分多层集成电路版图耦合的节点，以及定义的IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，并将新的SPICE模型转换为IBIS模型；
第五信息处理模块，用于基于IBIS模型端口，定义无源部分的多端口网络，根据无源部分多端口和多层集成电路的电磁场，计算无源部分多端口网络的散射参数，将散射参数转换为无源部分的SPICE模型；将无源部分的SPICE模型转换为IBIS模型；
输出显示模块，用于计算结果输出和图形化显示。
8.根据权利要求7所述的基于等效电路模型的集成电路IBIS模型提取系统，其特征在于，所述将有源部分的SPICE模型和无源部分的SPICE模型在耦合的节点进行耦合，形成新的SPICE模型，具体包括以下步骤：
有源部分的SPICE模型和无源部分的SPICE模型各自的模型参数均包括模型端口连接的电路节点编号，有源部分的SPICE模型和无源部分的SPICE模型通过模型间的公用电路节点进行耦合；耦合完成后，将有源部分的SPICE模型或无源部分的SPICE模型中除公用电路节点的其他节点重新编号，形成编号不重复的电路节点，从而合并成一个新的SPICE模型。
9.根据权利要求7所述的基于等效电路模型的集成电路IBIS模型提取系统，其特征在于，所述多层集成电路版图信息包括集成电路版图的层信息、版图形状信息、以及层与版图间的互连信息。
10.根据权利要求7所述的基于等效电路模型的集成电路IBIS模型提取系统，其特征在于，所述IBIS模型提取的相关参数包括选择待提取的封装类型、设置待提取的端口网络和设置提取频率范围，封装类型包括球栅陈列封装和倒焊芯片封装；仿真参数包括叠层、焊球、介质层参数和设置输出控制。
CN202010784321.0A 2020-08-06 2020-08-06 一种基于等效电路模型的集成电路ibis模型提取方法及系统 Active CN111737943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010784321.0A CN111737943B (zh) 2020-08-06 2020-08-06 一种基于等效电路模型的集成电路ibis模型提取方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010784321.0A CN111737943B (zh) 2020-08-06 2020-08-06 一种基于等效电路模型的集成电路ibis模型提取方法及系统

Publications (2)

Publication Number Publication Date
CN111737943A CN111737943A (zh) 2020-10-02
CN111737943B true CN111737943B (zh) 2020-11-24

Family

ID=72658178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010784321.0A Active CN111737943B (zh) 2020-08-06 2020-08-06 一种基于等效电路模型的集成电路ibis模型提取方法及系统

Country Status (1)

Country Link
CN (1) CN111737943B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112241617B (zh) * 2020-10-22 2023-07-14 浪潮商用机器有限公司 一种pcb电源完整性仿真方法及相关装置
CN112149336B (zh) * 2020-11-24 2021-03-02 北京智芯仿真科技有限公司 三维集成电路电磁仿真高质量网格快速生成方法及装置
CN112560385B (zh) * 2020-12-07 2024-06-14 芯和半导体科技（上海）股份有限公司 一种应用于封装的分层扫掠网格划分方法
CN112290955B (zh) * 2020-12-21 2021-03-30 北京智芯仿真科技有限公司 基于集成电路阻抗网络提取的网格节点编码方法及系统
CN112287627B (zh) * 2020-12-21 2021-03-16 北京智芯仿真科技有限公司 一种系统级集成电路直流压降的端口等效分析方法及系统
CN112287629B (zh) * 2020-12-21 2021-04-02 北京智芯仿真科技有限公司 一种超大规模集成电路阻抗网络模型提取方法及系统
CN112464542A (zh) * 2020-12-22 2021-03-09 桂林电子科技大学 一种电子封装器件等效热导率的计算方法
CN112988404B (zh) * 2021-04-27 2021-08-10 北京智芯仿真科技有限公司 基于管理进程的集成电路仿真粗颗粒并行方法及装置
CN113609815B (zh) * 2021-09-16 2022-05-13 芯和半导体科技(上海)有限公司 一种电路仿真优化方法、装置、计算机设备及存储介质
CN113887160B (zh) * 2021-09-30 2022-03-11 北京智芯仿真科技有限公司 有损耗无频散介质下的集成电路全波电磁仿真方法及系统
CN115544949B (zh) * 2022-11-30 2023-03-24 北京智芯仿真科技有限公司 基于等效多端口网络检测集成电路版图拓扑结构的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102279896B (zh) * 2010-06-10 2015-03-25 赛恩倍吉科技顾问（深圳）有限公司 Hspice兼容等效电路仿真系统及方法
JP2012150718A (ja) * 2011-01-20 2012-08-09 Elpida Memory Inc Ｉｂｉｓシミュレーションモデルの抽出方法
US10528688B1 (en) * 2017-12-18 2020-01-07 Cadence Design Systems, Inc. System and method for schematic-driven generation of input/output models
CN110442983A (zh) * 2019-08-09 2019-11-12 慧讯圆成电子科技(南通)有限公司 集成电路系统物理版图生成方法、装置、设备及存储介质
CN110470966B (zh) * 2019-08-19 2020-05-26 苏州华太电子技术有限公司 散射参数测量方法及器件校准方法

Also Published As

Publication number Publication date
CN111737943A (zh) 2020-10-02

Similar Documents

Publication Publication Date Title
CN111737943B (zh) 一种基于等效电路模型的集成电路ibis模型提取方法及系统
CN111737947B (zh) 一种基于场路耦合的集成电路全波ibis模型提取方法及装置
Cangellaris et al. Electromagnetic model order reduction for system-level modeling
US8539422B2 (en) Method and system for power delivery network analysis
US8448117B2 (en) Adaptive mesh resolution in electric circuit simulation and analysis
US5566083A (en) Method for analyzing voltage fluctuations in multilayered electronic packaging structures
US8768677B2 (en) Coupled analysis simulation apparatus and coupled analysis simulation method
JP3825480B2 (ja) 回路シミュレータの制御方法
Ferranti et al. Physics-based passivity-preserving parameterized model order reduction for PEEC circuit analysis
US7644381B2 (en) Electromagnetic coupled basis functions for an electronic circuit
US7231618B2 (en) Fringe RLGC model for interconnect parasitic extraction
US9507906B2 (en) Metal interconnect modeling
US8185864B2 (en) Circuit board analyzer and analysis method
US20090249264A1 (en) Analyzing device for circuit device, circuit device analyzing method, analyzing program, and electronic medium
US9542515B2 (en) Methods, systems, and computer-readable media for model order reduction in electromagnetic simulation and modeling
JP2004234618A (ja) 半導体装置モデルとその作成方法及び装置
JP2001506391A (ja) 時間領域回路モデラー
CN104657557A (zh) 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置
JP4199598B2 (ja) 電子機器のｅｍｉノイズ解析方法
CN102651038B (zh) 用于电力输送网络分析的方法和系统
Xu et al. Distributed port assignment for extraction of power delivery networks
JP2008059153A (ja) モデル作成プログラム、モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体およびモデル作成装置
Nayak et al. Non-orthogonal 2.5 D PEEC for power integrity analysis
Ciuprina et al. MEEC models for RFIC design based on coupled electric and magnetic circuits
Uematsu et al. Chip-package-PCB co-simulation for power integrity design at the early design stage

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant