CN104657557A - 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 - Google Patents
采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 Download PDFInfo
- Publication number
- CN104657557A CN104657557A CN201510085368.7A CN201510085368A CN104657557A CN 104657557 A CN104657557 A CN 104657557A CN 201510085368 A CN201510085368 A CN 201510085368A CN 104657557 A CN104657557 A CN 104657557A
- Authority
- CN
- China
- Prior art keywords
- simulation software
- model
- chip
- scale circuit
- electromagnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明公开一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法和装置,该方法包括步骤:所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。本发明通过脚本获取物理版图信息,对3D模型进行前置处理后,自动生成仿真后的电磁特性,实现可针对不同工艺,不同结构的芯片级电路设计便捷地仿真其电磁特性,可操作性和可重复性强。
Description
技术领域
本发明涉及分析芯片级集成电路的技术领域,特别是涉及一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置。
背景技术
随着集成电路工作频率不断升高,有些信号主频已到达几个GHz。一方面,芯片本身的电磁效应将越来越明显,另一方面,由周围环境引入的电磁噪声也变得不可忽略。传统的设计方法没有考虑电磁场的变化因此很难提供高频下的精确的仿真结果,也无法验证芯片在极端电磁场环境下的工作情况。因此,把全波电磁仿真软件引入集成电路设计流程显得十分必要。更加准确的仿真结果将大大的减少迭代次数,缩短产品的开发周期,增加产品的可靠性和降低成本。
发明内容
本发明的目的在于提供一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法和装置,通过电磁仿真软件对应接口脚本实现可针对不同工艺,不同结构的芯片级电路便捷地仿真其电磁特性,可操作性和可重复性强。
为此,本发明实施例提供的一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法包括以下步骤:所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。
作为一种优选的技术方案,所述前置处理包括:对所述3D模型中具有相同材料属性的同类单元进行合并和重命名;根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层;对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作;向所述3D模型添加材料属性,设置激励端和接地端。
作为一种优选的技术方案,使用通配符对所述同类单元合并和重命名。
作为一种优选的技术方案,还包括:所述电磁仿真软件通过脚本在日志文件中记录仿真过程。
作为一种优选的技术方案,所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤之前,还包括:利用芯片级电路设计流程软件生成记录有所述芯片级电路的物理版图信息的GDS文件。
作为一种优选的技术方案,所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤包括:根据所述电磁仿真软件中的工艺库中的ITF文件对应GDS文件中掩膜层的厚度和材料信息生成3D模型。
作为一种优选的技术方案,所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤包括:平移掩膜层、扩展掩膜层、结构相与和结构相减中的一种或多种。
作为一种优选的技术方案,所述电磁特性包括:电路的S参数,场分布,电流分布,谐振频率。
此外,本发明还提供了一种采用电磁仿真软件获取芯片级电路电磁辐射特性的装置,包括:模型生成模块,用于实现所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;前置处理模块,用于利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;电磁仿真模块,用于实现所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。
作为一种优选的技术方案,所述前置处理模块包括:第一子模块,用于对所述3D模型中具有相同材料属性的同类单元进行合并和重命名;第二子模块,用于根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层;第三子模块,对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作;第四子模块,向所述3D模型添加材料属性,设置激励端和接地端。
与现有技术相比,本发明通过脚本获取物理版图信息,对3D模型进行前置处理后,自动生成仿真后的电磁特性,实现可针对不同工艺,不同结构的芯片级电路设计便捷地仿真其电磁特性,可操作性和可重复性强。整个仿真过程通过脚本实现,模拟代工厂根据芯片级电路的物理版图信息生产实体的芯片级电路的过程。仿真过程中定位操作精准,可以避免人为手动操作失误。
同时,还可在脚本添加监视命令,一旦运行出错便可及时输出到日志文件,方便定位和处理。
附图说明
图1是本发明提供的一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法的流程图;
图2是本发明提供的一种采用电磁仿真软件获取芯片级电路电磁辐射特性的装置的结构示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式做进一步说明。
参见图1,图1是本发明实施例提供的一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法的流程图。在图1示出的实施方式中,该方法包括步骤S101至步骤S103。
在步骤S101中,所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型。例如,根据所述电磁仿真软件中的工艺库中的ITF文件对应GDS文件中掩膜层的厚度和材料信息生成3D模型。生成3D模型的过程中,可以使用平移掩膜层、扩展掩膜层、结构相与和结构相减中的一种或多种。
在步骤S102中,利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理。
在步骤S103中,所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。所述电磁特性包括电路的S参数,场分布,电流分布,谐振频率。
在一些优选的实施方式中,所述前置处理包括但不限于:
对所述3D模型中具有相同材料属性的同类单元进行合并和重命名。在一些实施方式中,可以利用通配符对所述同类单元合并和重命名。
根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层;
对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作;
向所述3D模型添加材料属性,设置激励端和接地端。
在一些实施方式中,所述电磁仿真软件通过脚本在日志文件中记录仿真过程。
在一些实施方式中,在步骤S101之前,还包括利用芯片级电路设计流程软件生成记录有所述芯片级电路的物理版图信息的GDS文件的步骤。
下面以65nm级别的芯片级电路为例对图1示出的实施方式进行详细说明。在该实施方式中,电磁仿真软件采用软件:High Frequency Structure Simulator(后续简称:HFSS)。HFSS是Ansoft公司(2008年7月被ANSYS公司收购)推出的三维电磁仿真软件。使用HFSS,可以计算:①基本电磁场数值解和开边界问题,近远场辐射问题;②端口特征阻抗和传输常数;③S参数和相应端口阻抗的归一化S参数;④结构的本征模或谐振解。而且,由Ansoft HFSS和AnsoftDesigner构成的Ansoft高频解决方案,是以物理原型为基础的高频设计,提供了从系统到电路直至部件级的快速而精确的设计手段,覆盖了高频设计的所有环节。
HFSS仿真芯片电磁场时,采用的方法就是有限元法。有限元法(FiniteElement Method),是常用的用于求解麦克斯韦方程组的数值解法之一。有限元法的基本思路是分片插值,简单总结的步骤如下:
1)用一组离散的有限的,并且按一定规律相互连接在一起的单元来表示将连续的定解区域。
2)对于定解区域上的场函数,可以用每个单元假设的近似函数来分片表示。
3)对于单元的近似函数,可以通过未知场函数和它的导数在各个节点的值还有它插值函数来表示。
与其它数值解法相比,有限元法的计算公式也容易,编程方法容易实现,求解的精度比较高,适用于区域多,复杂形状也可求解,基础理论也相对成熟。
HFSS若要用于集成电路GDS物理设计的仿真和电磁特性的求解,则必须先建立好完整的三维结构模型。对超大规模集成电路,把GDS导入到HFSS后必须对GDS的高度信息进行还原,处理好交叠部分,并补充介质层和添加材料属性。按照常规的方法,手动创建和修改模型成千上万个对象的方法是不可想象的。所幸HFSS自带一个Iconic Python接口,通过编写Python脚本,我们只需配置几个工艺参数和激励,便可利用脚本自动化实现建模和求解的过程。
在步骤S101之前,首先需要获得芯片级电路的标准单元的物理版图信息。例如可以是描述芯片级电路的物理版图信息的GDS文件,依此作为标准单元的模型读入。其中,GDS文件是集成电路版图设计中最常用到的图形数据描述语言的文件格式,作为版图设计的图形数据文件,GDS文件只保留了版图的平面信息。
在一些优选的实施方式中,除GDS文件以外,还需要3D模型用到的每一层物理结构的厚度信息。厚度信息可以记录在在工艺厂提供的ITF(InterconnectTechnology File)文件中,其中包含了65nm设计工艺的信息。根据ITF文件提供的厚度情况,得到从衬底到第六层金属的每一层的高度和厚度信息,制作出Layer mapping.tech文件,其基本信息如下表1所示。
表1Layer mapping.tech文件的基本信息
其中,0.175E-006(单位为米)代表该物理层上表面的海拔高度,-0.335E-006代表该物理层的厚度,负值代表从上表面往下生长。
在一些实施方式中,若需要选择性的读入一些层,另外一些层不导入,则注释掉tech文件的不导入层的对应行即可。
在步骤S101中,首次导入物理版图信息时,可通过HFSS的record to Scripts功能记录某个标准单元如AND4X8来导入GDS文件。然后,根据该初步脚本进行优化,利用变量和传递参数的方式,可实现65nm标准单元库任意单元的导入。完成初步的GDS的3D模型。
然而,此时的3维模型缺少介质层,也没有材料属性。在步骤S102中,利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理。前置处理可以是对即将被赋予同样材料属性的同类单元进行合并并重命名,以便后续的逻辑操作和添加材料属性。也可以是根据工艺厂提供的介质层高度和厚度,用脚本命令给三维结构添加上介质层,钝化层,并对介质层与原有的金属层,通孔层相交叠的地方进行逻辑相减,避免同一块物体既有导体属性又有绝缘层属性。然后对各个层添加材料属性,再根据位置信息设置在电源端VDD和地端VSS添加一个面作Lumped Port(激励端)。HFSS在生成3D模型过程中,可以采用的以下操作来完成,包括但不限于:1)平移掩膜层,即M操作,使用HFSS中的“move”功能实现。2)扩展掩膜层,即E操作,使用HFSS中的“sweep along vector”功能实现。3)结构相与,即I操作,使用HFSS中的“intersection”功能实现。4)结构相减,即S操作,使用HFSS中的“subtraction”功能实现。5)合并同类单元,使用HFSS中的“unite”功能实现。
最后,在步骤S103中,HFSS启动电磁仿真器进行仿真,输出S参数,场分布,电流分布,谐振频率等仿真的电磁特性。
在一些实施方式中,在仿真时,还会运用到网格划分方法,例如采用自适应的网格划分方法。自适应的网格划分算法首先会根据激励频率,以及初始网格划分的情况计算结构的参数矩阵。然后,根据设置的参数,自动搜寻场值梯度最大的区域,并在该区域细分成更小的网格,另外也会对如导体与其它物体接触的边界等这样的奇异点,进行四面体网格的细分。然后,HFSS会重新计算误差值,重复迭代过程,也就是求解、误差分析、细化,直到得到满足收敛的解或者达到了最大的迭代步数。
在设置自适应网格划分的时候,需要考虑几个重要的设置参数:
1)误差百分比(Percent Error)
误差百分比是确定自适应解法停止的标准,用来控制所期望的求解精度。在每一步的自适应求解过程中,HFSS会计算所有参数矩阵的,并且会对当前的矩阵和上一步所计算的矩阵进行误差的计算。只有在误差满足要求时,才停止自适应算法,否则将再继续划分网格。如当前矩阵中求解归一化后的参数矩阵为则有如下表达式:
其中,E表示误差百分比,ij表示遍历所有的矩阵元素,N为当前步数。
2)每步细化百分比(Percent Refinement Per Pass)
这项设置是确定在每一步的迭代过程中,将有多少四面体单元会被细化,在输入30的情况下,则最多会有30%的四面体单元会被细化,但只会针对误差值大的单元进行细化。
3)迭代步数(Number of Passes)
这项设定是确定自适应算法的最大迭代步数,在迭代次数达到该值得时候,即使计算的结果并不满足误差百分比,HFSS也不会再迭代下去。
通过上述实施方式可以看出,整个仿真过程通过脚本可实现精准定位操作,避免人为手动操作失误,同时可在脚本添加监视命令,一旦运行出错便可及时输出到日志文件,方便定位和处理。整体而言,整个过程就像一次模拟代工厂根据GDS文件生产芯片实体的过程。
参见图2,图2是本发明实施例提供的一种采用电磁仿真软件获取芯片级电路电磁辐射特性的装置的结构示意图。在图2示出的实施方式中,该采用电磁仿真软件获取芯片级电路电磁辐射特性的装置包括:模型生成模块10,用于实现所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;前置处理模块20,用于利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;电磁仿真模块30,用于实现所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。
其中,在一些实施方式中,所述前置处理模块20包括第一子模块21、第二子模块22、第三子模块23、第四子模块24。
其中,第一子模块21用于对所述3D模型中具有相同材料属性的同类单元进行合并和重命名。第二子模块22用于根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层。第三子模块23用于对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作。第四子模块24用于向所述3D模型添加材料属性,设置激励端和接地端。
应该理解,本发明并不局限于上述实施方式,凡是对本发明的各种改动或变型不脱离本发明的精神和范围,倘若这些改动和变型属于本发明的权利要求和等同技术范围之内,则本发明也意味着包含这些改动和变型。
Claims (10)
1.一种采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于包括以下步骤:
所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;
利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;
所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。
2.如权利要求1所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于:所述前置处理包括:
对所述3D模型中具有相同材料属性的同类单元进行合并和重命名;
根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层;
对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作;
向所述3D模型添加材料属性,设置激励端和接地端。
3.如权利要求2所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于,使用通配符对所述同类单元合并和重命名。
4.如权利要求1所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于其还包括:
所述电磁仿真软件通过脚本在日志文件中记录仿真过程。
5.如权利要求1所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于:所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤之前,还包括
利用芯片级电路设计流程软件生成记录有所述芯片级电路的物理版图信息的GDS文件。
6.如权利要求5所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于:所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤包括:
根据所述电磁仿真软件中的工艺库中的ITF文件对应GDS文件中掩膜层的厚度和材料信息生成3D模型。
7.如权利要求1所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于:所述“所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型”的步骤包括:平移掩膜层、扩展掩膜层、结构相与和结构相减中的一种或多种。
8.如权利要求1所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的方法,其特征在于:所述电磁特性包括电路的S参数,场分布,电流分布,谐振频率。
9.一种采用电磁仿真软件获取芯片级电路电磁辐射特性的装置,其特征在于其包括:
模型生成模块,用于实现所述电磁仿真软件通过脚本获取所述芯片级电路的物理版图信息,生成3D模型;
前置处理模块,用于利用与所述电磁仿真软件对应的脚本对所述3D模型进行前置处理;
电磁仿真模块,用于实现所述电磁仿真软件对所述3D模型进行仿真,输出所述芯片级电路的电磁特性。
10.如权利要求9所述的采用电磁仿真软件获取芯片级电路电磁辐射特性的装置,其特征在于:所述前置处理模块包括:
第一子模块,用于对所述3D模型中具有相同材料属性的同类单元进行合并和重命名;
第二子模块,用于根据所述物理版图信息,利用脚本向所述3D模型添加介质层和钝化层;
第三子模块,对所述介质层与所述3D模型中的金属层和/或通孔层进行逻辑相减操作;以及
第四子模块,向所述3D模型添加材料属性,设置激励端和接地端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510085368.7A CN104657557A (zh) | 2015-02-16 | 2015-02-16 | 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510085368.7A CN104657557A (zh) | 2015-02-16 | 2015-02-16 | 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104657557A true CN104657557A (zh) | 2015-05-27 |
Family
ID=53248677
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510085368.7A Pending CN104657557A (zh) | 2015-02-16 | 2015-02-16 | 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104657557A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109711039A (zh) * | 2018-12-24 | 2019-05-03 | 浪潮电子信息产业股份有限公司 | 信号仿真方法、装置、电子设备及计算机可读存储介质 |
CN111369135A (zh) * | 2020-03-02 | 2020-07-03 | 上海索辰信息科技有限公司 | 成像芯片动态性能分析系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7669152B1 (en) * | 2007-03-13 | 2010-02-23 | Silicon Frontline Technology Inc. | Three-dimensional hierarchical coupling extraction |
CN102609587A (zh) * | 2012-02-13 | 2012-07-25 | 苏州芯禾电子科技有限公司 | 使用三维快速电磁场仿真技术设计射频集成电路的方法 |
CN102663160A (zh) * | 2012-03-16 | 2012-09-12 | 苏州芯禾电子科技有限公司 | 一种构建三维物理电路设计模型的方法 |
CN104133955A (zh) * | 2014-07-25 | 2014-11-05 | 中山大学 | 一种提取电路寄生参数的方法 |
-
2015
- 2015-02-16 CN CN201510085368.7A patent/CN104657557A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7669152B1 (en) * | 2007-03-13 | 2010-02-23 | Silicon Frontline Technology Inc. | Three-dimensional hierarchical coupling extraction |
CN102609587A (zh) * | 2012-02-13 | 2012-07-25 | 苏州芯禾电子科技有限公司 | 使用三维快速电磁场仿真技术设计射频集成电路的方法 |
CN102663160A (zh) * | 2012-03-16 | 2012-09-12 | 苏州芯禾电子科技有限公司 | 一种构建三维物理电路设计模型的方法 |
CN104133955A (zh) * | 2014-07-25 | 2014-11-05 | 中山大学 | 一种提取电路寄生参数的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109711039A (zh) * | 2018-12-24 | 2019-05-03 | 浪潮电子信息产业股份有限公司 | 信号仿真方法、装置、电子设备及计算机可读存储介质 |
CN111369135A (zh) * | 2020-03-02 | 2020-07-03 | 上海索辰信息科技有限公司 | 成像芯片动态性能分析系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4484914B2 (ja) | シミュレーション装置、シミュレーションプログラム、およびシミュレーションプログラムが格納された記録媒体 | |
CN104133955B (zh) | 一种提取电路寄生参数的方法 | |
RU132297U1 (ru) | Автоматизированная система проектирования электронных устройств | |
Ferranti et al. | Physics-based passivity-preserving parameterized model order reduction for PEEC circuit analysis | |
Wang et al. | Generalized Kirchoff's current and voltage law formulation for coupled circuit-electromagnetic simulation with surface integral equations | |
US8306803B2 (en) | Method and apparatus for assisting integrated circuit designing with a substrate coupling | |
Omar et al. | A linear complexity direct volume integral equation solver for full-wave 3-D circuit extraction in inhomogeneous materials | |
CN106777620A (zh) | 一种用于功率晶体管的神经网络空间映射建模方法 | |
CN104408261A (zh) | 一种适用于汽车复杂结构的整车电磁兼容模型建立方法 | |
Nikolova et al. | Accelerated gradient based optimization using adjoint sensitivities | |
Dolin et al. | Modified methods of circuit simulation of radio engineering devices in the time domain | |
Xue et al. | Rapid modeling and simulation of integrated circuit layout in both frequency and time domains from the perspective of inverse | |
US8185864B2 (en) | Circuit board analyzer and analysis method | |
CN105824995B (zh) | 一种基于物理版图的三维电磁场模型生成方法 | |
CN104657557A (zh) | 采用电磁仿真软件获取芯片级电路电磁辐射特性的方法及装置 | |
US20240070372A1 (en) | Quantum layout optimization method, apparatus, and computer-readable storage medium | |
CN109614732B (zh) | 一种对象的电磁兼容建模方法及装置 | |
Narayanan et al. | Preconditioned second-order multi-point passive model reduction for electromagnetic simulations | |
CN107016192A (zh) | 焊接数值模拟中动态生死单元的有限元建模方法 | |
US11568117B2 (en) | Generating simulation-friendly compact physical models for passive structures | |
US20240111937A1 (en) | Machine learning tool for layout design of printed circuit board | |
CN109308382A (zh) | 一种针对奇异点附近接触应力的分析方法 | |
Bai et al. | Application of Non-Embedded Uncertainty Analysis Methods in Worst Case Estimation of the EMC | |
Ferranti et al. | Passivity–preserving interpolation‐based parameterized model order reduction of PEEC models based on scattered grids | |
Kwon et al. | Metamorphic Edge Processor Simulation Framework Using Flexible Runtime Partial Replacement of Software-Embedded Verilog RTL Models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150527 |