CN111725311A - 包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法 - Google Patents

包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法 Download PDF

Info

Publication number
CN111725311A
CN111725311A CN202010201971.8A CN202010201971A CN111725311A CN 111725311 A CN111725311 A CN 111725311A CN 202010201971 A CN202010201971 A CN 202010201971A CN 111725311 A CN111725311 A CN 111725311A
Authority
CN
China
Prior art keywords
trench structure
electrode
isolation trench
region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010201971.8A
Other languages
English (en)
Inventor
H-J.特厄斯
A.毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN111725311A publication Critical patent/CN111725311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法。半导体器件（500）的实施例在有源器件区域中包括半导体台面（160）。半导体台面（160）包括沿半导体台面（160）的纵向方向布置并沿纵向方向彼此分离的源极区（110）。半导体器件（500）还包括电极沟槽结构（150、180），该电极沟槽结构包括电介质（151、181）和电极（155、185）。电极沟槽结构（150、180）邻接半导体台面（160）的侧面。半导体器件（500）还包括填充有一种或多种绝缘材料的隔离沟槽结构（421）。隔离沟槽结构（421）沿第一横向方向延伸穿过半导体台面（160）并进入或穿过电极沟槽结构（150、180）。

Description

包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造 方法
技术领域
本公开的示例涉及半导体器件，特别涉及具有电极沟槽结构和隔离沟槽结构的功率半导体器件以及制造半导体器件的方法。
背景技术
在比如IGBT（绝缘栅双极晶体管）和RC-IGBT（反向导通IGBT）的半导体开关器件中，移动电荷载流子充满低掺杂漂移区并形成提供低的导通态电阻的电荷载流子等离子体。为了获得高的短路鲁棒性，仅在单元区域的部分中形成源极区，以便限制最大短路电流。另一方面，减小源极区面积可能会对漂移区中的载流子等离子体产生不利影响。期望提供具有改善的开关特性的半导体器件。
发明内容
本公开的实施例涉及在有源器件区域中包括半导体台面的功率半导体器件。半导体台面包括沿半导体台面的纵向方向布置并且沿纵向方向彼此分离的源极区。半导体器件还包括电极沟槽结构，该电极沟槽结构包括电介质和电极。电极沟槽结构邻接半导体台面的侧面（side）。半导体器件还包括填充有一种或多种绝缘材料的隔离沟槽结构。隔离沟槽结构沿第一横向方向延伸穿过半导体台面并进入或穿过电极沟槽结构。
本公开的另一实施例涉及在有源器件区域中包括半导体台面的另一功率半导体器件。半导体台面包括沿半导体台面的纵向方向布置并且沿纵向方向彼此分离的源极区。半导体器件还包括电极沟槽结构，该电极沟槽结构包括电介质和电极。电极沟槽结构邻接半导体台面的侧面。半导体器件还包括填充有一种或多种绝缘材料的隔离沟槽结构。隔离沟槽结构沿第一横向方向延伸穿过半导体台面。半导体还包括填充有一种或多种绝缘材料的第二隔离沟槽结构。第二隔离沟槽结构布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕。
本公开的另一实施例涉及一种制造功率半导体器件的方法。该方法包括在有源器件区域中形成半导体台面。该方法还包括形成包括电介质和电极的电极沟槽结构。电极沟槽结构邻接半导体台面的侧面。该方法还包括形成包括一种或多种绝缘材料的隔离沟槽结构。隔离沟槽结构沿第一横向方向延伸穿过半导体台面并进入或穿过电极沟槽结构。该方法还包括形成沿半导体台面的纵向方向布置并沿纵向方向彼此分离的源极区。
本公开的另一实施例涉及制造功率半导体器件的另一种方法。该方法包括在有源器件区域中形成半导体台面。该方法还包括形成包括电介质和电极的电极沟槽结构。电极沟槽结构邻接半导体台面的侧面。该方法还包括形成填充有一种或多种绝缘材料的隔离沟槽结构。隔离沟槽结构沿第一横向方向延伸穿过半导体台面。该方法还包括形成填充有一种或多种绝缘材料的第二隔离沟槽结构，其中第二隔离沟槽结构布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕。该方法还包括形成沿半导体台面的纵向方向布置并沿纵向方向彼此分离的源极区。
本领域技术人员在阅读以下详细描述并查看附图后将认识到附加的特征和优点。
附图说明
包括附图以提供对实施例的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了半导体器件和制造半导体器件的方法的实施例，并且与说明书一起用于解释实施例的原理。在下面的详细描述和权利要求中描述了进一步的实施例。
图1A是根据一个实施例的在相邻的源极区之间具有分离区的半导体器件的一部分的示意性平面图。
图1B是沿线B-B的图1A的半导体器件部分的示意性截面图。
图1C是沿线C-C的图1A的半导体器件部分的示意性截面图。
图1D是沿线D-D的图1A的半导体器件部分的示意性截面图。
图2A是根据一个实施例的沿线D-D的图1A的半导体器件部分的示意性截面图，其包括在相对的电极沟槽结构之间的隔离沟槽结构。
图2B是根据一个实施例的沿线D-D的图1A的半导体器件部分的示意性截面图，其包括延伸穿过半导体台面并进入电极沟槽结构的隔离沟槽结构。
图2C和图2D是根据实施例的沿线D-D的图1A的半导体器件部分的示意性截面图，其包括延伸穿过半导体台面和穿过电极沟槽结构的隔离沟槽结构。
图3A是根据实施例的IGBT的示意性平面图，其包括延伸穿过晶体管单元阵列中的半导体台面区域的隔离沟槽结构并且还包括在终止边缘区域中的第二隔离沟槽结构。
图3B和3C是沿图3A的线A-A的图3A的半导体器件部分的示意性截面图。
图4A至图4H是用于示出制造半导体器件的方法的实施例的示意性截面图。
图5A至图5E是用于示出制造半导体器件的方法的另一实施例的示意性截面图。
图6是用于示出由于隔离沟槽结构代替栅电极的一部分而具有减少的栅极电荷的电极沟槽结构的示意性截面图。
具体实施方式
在下面的详细描述中，参照了附图，这些附图形成了本说明书的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定实施例。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑上的改变。例如，针对一个实施例示出或描述的特征可以在其他实施例上或与其他实施例结合使用以产生又一实施例。本发明旨在包括这样的修改和变化。使用特定语言描述了示例，不应将其解释为限制所附权利要求的范围。附图未按比例绘制，而仅用于说明目的。为了清楚起见，如果没有另外说明，则相同的元件在不同附图中由对应附图标记表示。
术语“具有”、“含有”、“包括”、“包含”等是开放的，并且这些术语指示所陈述的结构、元件或特征的存在，但不排除附加的元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
术语“电连接”描述了电连接的元件之间的永久性低欧姆连接，例如相关元件之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括可以在电耦合元件（例如，可控制以暂时提供第一状态下的低欧姆连接和第二状态下的高欧姆电去耦的元件）之间设置适于信号传输的一个或多个中介元件。
附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来示出相对掺杂浓度。例如，“n-”意指比“n”掺杂区的掺杂浓度更低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
针对物理尺寸给定的范围包括边界值。例如，从a到b的参数y的范围表示为a≤y≤b。值至少为c的参数y表示为c≤y，并且值最多为d的参数y表示为y≤d。
根据一个实施例，半导体器件可以在有源器件区域中包括半导体台面。半导体台面可以包括沿半导体台面的纵向方向布置并沿纵向方向彼此分离的源极区。半导体器件还可以包括电极沟槽结构，该电极沟槽结构包括电介质和电极。电极沟槽结构可以邻接半导体台面的侧面。半导体器件还可以包括填充有一种或多种绝缘材料的隔离沟槽结构。隔离沟槽结构可以沿第一横向方向延伸穿过半导体台面并进入或穿过电极沟槽结构。
例如，半导体器件可以是半导体二极管、IGBT（绝缘栅双极晶体管）或RC IGBT（反向导通IGBT）。半导体器件可以是功率半导体器件。功率半导体器件可以是被配置为阻断高电压和/或传导或切换高电流的半导体器件，例如，大于15V或大于100V或大于400V或甚至大于1000V的电压，或大于100mA或大于1A或甚至大于10A或100A的电流。因此，例如，功率半导体器件不同于例如存储器电路块或数字电路块中的晶体管。例如，功率半导体器件可以包括并联连接的多个（例如数十、数百或甚至数千个）晶体管单元。
有源器件区域可以是半导体本体的一部分，其被配置为传导负载电流，例如源极至漏极电流。换句话说，有源器件区域可以经由例如电连接到半导体本体的有源区域器件区域的接触结构而邻接负载电流进入或离开半导体本体的半导体本体的表面部分。因此，有源器件区域不同于负载电流不通过半导体本体的相应表面部分进入或离开的半导体本体的其他区域。举例来说，有源器件区域与边缘终止区域不同，该边缘终止区域目的在于降低在半导体器件的击穿电压范围内的电场强度。有源器件区域也不同于切口区域，该切口区域是用于计及在将晶片切割成单独管芯时的损坏的围绕每个管芯的外部的安全余量。有源器件区域可以包括多个晶体管单元。在一些实施例中，半导体器件是竖直半导体器件，其中负载电流沿竖直方向在半导体本体的相对的第一表面和第二表面之间被引导。例如，这可以意味着源电极电连接到半导体本体的第一表面，而漏电极电连接到半导体本体的第二表面。
半导体台面是被相对的沟槽结构横向限制的区域。半导体台面的纵向方向可以是沿横向方向的半导体台面的延伸方向。沿纵向方向的半导体台面的范围可以大于例如沿垂直于纵向方向的横向方向的半导体台面的宽度的范围。沿纵向方向的半导体台面的范围也可以大于例如沿垂直于纵向方向并且也垂直于半导体本体的第一表面的竖直方向的半导体台面的高度的范围。
半导体器件还可以包括电极沟槽结构，该电极沟槽结构包括电介质和电极。电极沟槽结构可以邻接半导体台面的侧面。电介质可以包括一层或多层的组合，例如电介质层（例如氧化物层，诸如热氧化物层或沉积氧化物层，例如未掺杂的硅酸盐玻璃（USG）、磷硅酸盐玻璃（PSG）、硅酸硼玻璃（BSG）、硼磷硅玻璃（BPSG）、氮化物层、高k电介质层或低k电介质层）的层层叠。电极可以包括一种电极材料或电极材料的组合，例如掺杂的半导体材料（例如，简并掺杂的半导体材料），诸如掺杂的多晶硅、金属或金属化合物。在一些实施例中，电极可以是栅电极，并且电介质可以是栅极电介质。对应的电极沟槽结构可以被称为栅电极沟槽结构或有源电极沟槽结构。例如，在有源电极沟槽结构中，可以通过改变施加到有源电极沟槽结构中的栅电极的电压来控制沟道电流。电极也可以是电连接到源极区的源电极。对应的电极沟槽结构可以被称为源电极沟槽结构或无源电极沟槽结构。其他无源电极沟槽结构可以如下配置。电极结构也可以是虚拟栅电极。尽管虚拟栅极可以电连接到栅极或控制端子，但是虚拟栅极可能不有助于控制与虚拟栅极沟槽结构邻接的台面中的沟道电流，这是由于例如与虚拟栅极沟槽结构邻接的台面（虚拟台面）中缺少源极区。替代地，代替缺少源极区，与虚拟栅极结构邻近的虚拟台面中的源极区可以不电连接到负载端子。代替将电极电连接到源极区，电极还可以电连接到辅助电位或电浮置。与半导体台面的相对侧壁邻接的电极沟槽结构可以都是有源电极沟槽结构或无源电极沟槽结构、或者有源和无源电极结构的组合。在邻近的晶体管单元的两个有源电极沟槽结构之间可以布置有多个无源电极沟槽结构。
隔离沟槽结构可以包括一种或多种电绝缘材料，举例来说，例如，氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅玻璃（例如BSG（硅酸硼玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅玻璃））、TEOS（正硅酸乙酯）氧化物中的一种或多种。
隔离沟槽结构可以沿第一横向方向延伸穿过至少一个半导体台面并且进入或穿过至少一个电极沟槽结构。第一横向方向可以是与半导体台面的纵向方向不同的横向方向。隔离沟槽结构的侧壁可以是锥形的。例如，可以基于蚀刻工艺选择来调整侧壁锥度。例如，可以调整各向同性和/或各向异性蚀刻工艺及其任何组合，以设定所需的侧壁锥度。
在一些其他实施例中，例如，隔离沟槽结构可以延伸穿过半导体台面并且可以由相对的电极沟槽结构限制。换句话说，例如，隔离沟槽结构可以不延伸进入或穿过电极沟槽结构。
隔离沟槽结构可以允许限制电荷载流子（例如n型沟道IGBT中的空穴）从而使得能够改善集电极-发射极饱和电压Vce（sat）和/或减小接通损耗Eon。隔离沟槽结构还可以允许减小两个相邻源极区之间的耦合电容。隔离沟槽结构还可以允许例如在维持反馈电容Cgd的同时减小栅源电容Cgs。
根据一个实施例，半导体器件还可以包括第二隔离沟槽结构，其填充有一种或多种绝缘材料。第二隔离沟槽结构可以布置在至少部分地围绕有源器件区域的终止边缘区域中。在一些实施例中，第二隔离沟槽结构可以完全围绕有源器件区域。
根据一个实施例，半导体器件可以在有源器件区域中包括半导体台面。半导体台面可以包括沿半导体台面的纵向方向布置并沿纵向方向彼此分离的源极区。半导体器件还可以包括电极沟槽结构，该电极沟槽结构包括电介质和电极。电极沟槽结构可以邻接半导体台面的侧面。半导体器件还可以包括填充有一种或多种绝缘材料的隔离沟槽结构，其中隔离沟槽结构沿第一横向方向延伸穿过半导体台面。半导体器件还可以包括填充有一种或多种绝缘材料的第二隔离沟槽结构。第二隔离沟槽结构布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕。
例如，第二隔离沟槽结构可以允许替换终止边缘区域中的LOCOS（硅的局部氧化）隔离结构。由此，例如由于避免了LOCOS的鸟嘴，可以实现制造成本的降低以及隔离结构在终止边缘区域中的尺寸的更大的灵活性和可控性。第二隔离结构还可以允许与酰亚胺、凝胶或模制化合物的界面处的较小电场以及较小污染/五极管风险。
根据半导体器件的实施例，隔离沟槽结构的底侧与半导体台面的顶表面水平之间的竖直距离（例如第一深度）可以大于第二隔离沟槽结构的底侧与半导体台面的顶表面水平之间的竖直距离（例如第二深度）。例如，可以通过不同的光刻工艺来形成第一隔离沟槽结构和第二隔离沟槽结构。可以取决于相应隔离沟槽结构的期望效果来设定第一深度和第二深度。例如，可以考虑到电荷载流子限制来设定有源器件区域中的隔离沟槽结构的第一深度，并且可以考虑到终止边缘区域中的电场强度降低来设定第二深度。
根据半导体器件的实施例，有源器件区域可以被第二隔离沟槽结构完全横向地围绕。
根据半导体器件的实施例，第二沟槽隔离结构的底侧与半导体台面的顶表面水平之间的竖直距离可以在1μm至10μm的范围内或在2μm至5μm的范围内。
根据半导体器件的实施例，隔离沟槽结构可以沿第一横向方向延伸进入或穿过电极沟槽结构。
根据半导体器件的实施例，半导体台面还可以包括本体区，并且底侧的竖直水平（例如，隔离沟槽结构的深度）可以在从本体区的底侧到电极沟槽结构的底侧的范围内。由此，还可以改善电荷载流子限制。
根据半导体器件的实施例，隔离沟槽结构的底侧部分可以延伸进入或穿过电极沟槽结构，并且底侧部分可以邻接形成在电极沟槽结构中的电极。
根据半导体器件的实施例，电极沟槽结构可以包括与栅极电介质邻接的栅电极、电浮置电极和电连接到源极区的电极中的一个或多个。
根据半导体器件的实施例，隔离沟槽结构还可以包括一个或多个空隙。例如，这可以允许减小半导体本体中的应力。
根据半导体器件的实施例，隔离沟槽结构可以位于布置在半导体台面中的两个邻近的源极区之间。在一些实施例中，相对的源极区中的一个或两个可以直接邻接隔离沟槽结构。在一些其他实施例中，例如，本体区的一部分可以被布置在每个相对的源极区与隔离沟槽结构之间。
根据制造半导体器件的方法的实施例，可以在有源器件区域中形成半导体台面。可以形成包括电介质和电极的电极沟槽结构，其中电极沟槽结构邻接半导体台面的侧面。可以形成包括有一种或多种绝缘材料的隔离沟槽结构，其中隔离沟槽结构沿第一横向方向延伸穿过半导体台面并进入或穿过电极沟槽结构。源极区可以沿半导体台面的纵向方向形成和布置，并且沿纵向方向彼此分离。
根据一个实施例，该方法还可以包括形成填充有一种或多种绝缘材料的第二隔离沟槽结构，其中第二隔离沟槽结构布置在至少部分地围绕有源器件区域的终止边缘区域中。
根据制造半导体器件的方法的实施例，可以在有源器件区域中形成半导体台面。可以形成包括电介质和电极的电极沟槽结构，其中电极沟槽结构邻接半导体台面的侧面。可以形成填充有一种或多种绝缘材料的隔离沟槽结构，其中隔离沟槽结构沿第一横向方向延伸穿过半导体台面。可以形成填充有一种或多种绝缘材料的第二隔离沟槽结构，其中第二隔离沟槽结构布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕。源极区可以沿半导体台面的纵向方向形成和布置，并且沿纵向方向彼此分离。
根据该方法的实施例，可以同时形成隔离沟槽结构和第二隔离沟槽结构。隔离沟槽结构和第二隔离沟槽结构的沟槽可以通过普通的光刻工艺（例如通过一种或多种普通的蚀刻工艺）来形成。
根据该方法的实施例，可以通过单独的光刻工艺来形成隔离沟槽结构和第二隔离沟槽结构。
根据该方法的实施例，可以在隔离沟槽中同时形成填充隔离沟槽和第二隔离沟槽的一种或多种绝缘材料中的至少一些。因此，例如，绝缘层沉积工艺可以同时填充隔离沟槽。
根据该方法的实施例，形成第二隔离沟槽结构可以包括将沟槽蚀刻到半导体本体中直到在2μm至5μm范围内的深度。
根据该方法的实施例，可以在形成电极沟槽结构之后形成隔离沟槽结构和第二隔离沟槽结构。换句话说，例如，可以在用栅极电介质和栅电极填充栅电极沟槽之后形成隔离沟槽结构和第二隔离沟槽结构的沟槽。
根据该方法的实施例，形成隔离沟槽结构可以包括去除电极沟槽结构的电极的一部分。由此，例如，可以调整电极沟槽结构中的电极的横切导电率（transverseconductivity）。而且，例如，可以减小栅极到源极电容。
图1A至图1D示出了半导体器件500的一部分，该半导体器件500包括在分配给同一半导体台面160的相邻源极区110之间的分离区400。
半导体器件500可以是半导体二极管（例如MCD（MOS受控二极管））、或IGBT（绝缘栅双极晶体管）、或RC IGBT（反向导通绝缘栅双极晶体管）。半导体器件500的半导体本体100可以由单晶半导体材料形成，举例来说，例如硅（Si）、碳化硅（SiC）、锗（Ge）、硅锗晶体（SiGe）、氮化镓（GaN）、或砷化镓（GaAs）。
半导体本体100具有第一表面101、以及平行于第一表面101的基本上平坦的第二表面102，所述第一表面101可以是近似平面的或者可以通过共平面的表面部分所跨越的平面来限定。第一表面101和第二表面102之间的最小距离取决于针对半导体器件500指定的电压阻断能力。例如，对于指定用于约1200V的阻断电压的基于硅（Si）的半导体器件，第一表面101和第二表面102之间的距离可以在90μm至120μm的范围内。具有更大阻断能力的半导体器件相关的其他实施例可以提供厚度为几百微米的半导体本体100。对于具有较低阻断电压的半导体器件，厚度可以更小，例如用于硅（Si）的35μm至90μm的范围内。
对于碳化硅（SiC），对于相同的阻断能力，第一表面101和第二表面102之间的距离可以是硅器件的值的大约1/5至1/10，例如针对被指定用于约1200 V的阻断电压的SiC半导体器件的9µm至24µm。
在平行于第一表面101的平面中，半导体本体100可以具有矩形形状，其边缘长度在一个或多个毫米高达一个或多个厘米的范围内。第一表面101的法线定义竖直方向，并且与竖直方向正交的方向是横向方向。
半导体本体100包括第一导电类型的漂移区120和第二导电类型的本体区115。第二导电类型与第一导电类型相反。本体区115位于第一表面101和漂移区120之间。接触层130可以布置在漂移区120和第二表面102之间。
对于所示的实施例，第一导电类型是n型，而第二导电类型是p型。如下概述的类似考虑适用于其中第一导电类型为p型且第二导电类型为n型的实施例。
漂移区120中的杂质浓度可以至少在其竖直延伸的部分中随着到第一表面101的距离的增加而逐渐地或逐步地增加或减少。根据其他实施例，漂移区120中的杂质浓度可以近似均匀。对于基于硅的IGBT，漂移区120中的平均杂质浓度可以在5 x 10 12 （5E12）cm -3和1 x 10 15 （1E15）cm -3之间，例如在1 x 10 13（1E13）cm -3至1 x 10 14（1E14）cm -3的范围内。在基于SiC的半导体器件的情况下，漂移区120中的平均杂质浓度可以在5×10 14（5E14）cm -3和1×10 17 （1E17）cm -3之间，例如在1 x 10 15 （1E15）cm -3到1 x 10 16（1E16）cm -3的范围内。
接触层130可以适于半导体器件500的目标配置。对于IGBT，接触层130可以包括第二导电类型的一个或多个层，其被配置为用作后侧发射极。接触层130的平均杂质浓度可以是至少1×10 16 （1E16）cm -3，例如至少5×10 17（5E17）cm -3。对于RC IGBT，接触层130可以包括本体区115的导电类型的第一区域和漂移区120的导电类型的第二区域。可以将第一区域和第二区域中的杂质浓度设定得足够高，以用于形成与接触电极（例如直接邻接第二表面102的金属）的欧姆接触。
第一导电类型的场停止层128可以将接触层130与漂移区120分离，其中，例如，场停止层128中的平均净杂质浓度可以比接触层130中的杂质浓度低至少一个数量级并且可以比漂移区120中的杂质浓度高至少一个数量级。
电极沟槽结构150、180从第一表面101延伸到漂移区120中。相邻电极沟槽结构150、180之间的半导体本体100的部分形成半导体台面160。
电极沟槽结构150、180可以是沿延伸方向即半导体台面160的纵向方向延伸的条带。根据实施例，延伸方向可以排他地平行于第一横向方向，使得半导体台面160和电极沟槽结构150、180是直条结构。根据另一实施例，延伸方向相对于第一横向方向改变，使得半导体台面160和电极沟槽结构150、180形成交错的或锯齿形的条带。半导体台面160可以以例如400nm至20μm、例如800nm至2μm的均匀间距（中心到中心距离）规则地布置。
有源电极沟槽结构150可以包括栅电极155和将栅电极155与半导体本体100分离的栅极电介质151。栅电极155可以是均质结构，或者可以具有包括一个或多个导电层的层状结构。根据实施例，栅电极155可以包括重掺杂的多晶硅。
栅极电介质151可以包括半导体氧化物（例如热生长或沉积的氧化硅）、半导体氮化物（例如沉积或热生长的氮化硅）、或半导体氮氧化物（例如氮氧化硅）。
无源电极沟槽结构180可以包括场电极185和将场电极185与半导体本体100分离的场电介质181。场电极185可以是均质结构，或者可以具有包括一个或多个导电层的层状结构。根据实施例，场电极185可以包括重掺杂的多晶硅层。场电极185和栅电极155可以具有相同的配置并且可以包括相同的材料。
场电介质181可以包括半导体氧化物（例如热生长或沉积的氧化硅）、半导体氮化物（例如沉积或热生长的氮化硅）、或半导体氮氧化物（例如氮氧化硅）。场电介质181和栅极电介质151可以具有相同的配置和/或可以包括相同的材料。
有源电极和无源电极沟槽结构150、180可以以规则的方式交替。例如，可以在每对栅电极沟槽结构150之间布置一个单个无源电极沟槽结构180。根据其他实施例，可以在每对有源电极沟槽结构150之间布置两个、三个或更多个无源电极沟槽结构180。有源和无源电极沟槽结构150、180的相应布置可以在半导体本体100的横向方向上变化。例如，每对有源电极沟槽结构150之间的无源电极沟槽结构180的数量可以随着到半导体本体100的边缘终止区域的距离的减小而连续地或逐步地增加或减少。另一实施例可以排他地包括有源电极沟槽结构150。
栅电极155可以电连接到半导体器件500的栅极端子G。场电极185可以电连接到半导体器件500的辅助端子，或者可以与半导体器件500的负载电极之一电连接，或者可以电浮置。例如，场电极185可以电连接或耦合到IGBT发射极电极、即到IGBT的源极区。
第一表面101与电极沟槽结构150、180的底部之间的距离可以在1μm至30μm（例如2μm至7μm）的范围内。半导体台面160的横向宽度可以在0.05μm至10μm（例如0.1μm至1μm）的范围内。
本体区115形成在半导体台面160的面向第一表面101的第一部分中，并且可以在每个半导体台面160的部分中直接邻接第一表面101。本体区115中的平均净杂质浓度可以在1×10 16（1E16）cm -3到5×10 18 （5E18）cm -3的范围内，例如在1×10 17（1E17）cm -3和5x 10 17（5E17）cm -3之间。每个本体区115与漂移区120形成第二pn结pn2。
与至少一个有源电极沟槽结构150邻接的第一半导体台面160还包括与本体区115形成第一pn结pn1的源极区110。无源电极沟槽结构180之间的第二半导体台面160可以没有任何源极区110。
源极区110也可以形成为从第一表面101延伸到本体区115中的阱，并且限定沿相应半导体台面160的纵轴或纵向方向以第一距离d1布置的晶体管单元TC。
沿第二横向方向布置的相邻源极区110之间的第一距离d1可以在0.3μm至50μm的范围内，例如在1μm至20μm的范围内。
电介质结构220将第一负载电极310与第一表面101分离。电介质结构220可以包括一个或多个电介质层，举例来说，例如氧化硅、氮化硅、氮氧化硅、掺杂或未掺杂的硅玻璃（例如BSG（硅酸硼玻璃）、PSG（磷硅酸盐玻璃）或BPSG（硼磷硅玻璃））。
第一负载电极310可以是IGBT发射极电极，或者可以电耦合或连接到第一负载端子L1，所述第一负载端子L1可以是半导体器件500的IGBT发射极端子。
接触结构315延伸穿过电介质结构220，并且可以延伸到半导体本体100中。接触结构315将第一负载电极310与源极区110和本体区115电连接。在空间上分离的多个接触结构315可以直接邻接相应的半导体台面160，其中可以将至少一些接触结构315分配给源极区110。其他实施例可以提供条形的接触结构315，其沿相应的半导体台面160的整个纵向方向延伸并且直接邻接阴影区域165。
第二负载电极320直接邻接第二表面102和接触层130。第二负载电极320可以电连接到第二负载端子L2，所述第二负载端子L2可以是IGBT集电极端子。
第一负载电极310和第二负载电极320中的每个可以包括例如铝（Al）、铜（Cu）、铝或铜的合金（例如，AlSi、AlCu或AlSiCu）、镍（Ni）、钛（Ti）、钨（W）、钽（Ta）、银（Ag）、金（Au）、铂（Pt）、钯（Pd）中的一种或多种。
在沿纵向方向布置的相邻源极区110之间的分离区400中，半导体台面160和栅电极155之间的电容耦合低于分离区400之外。
在下文中，参照具有n型源极和漂移区110、120和p型本体区115的n沟道IGBT来描述分离区400的效果。相同的考虑因素对应地适用于p沟道IGBT。
在半导体器件500的导通状态下，施加到栅电极155的电压超过阈值电压，在该阈值电压处，通过本体区115形成n型反转层。对于超过漂移区120或场停止层128和接触层130的p型区之间的第三pn结pn3的内建电压的在第一和第二负载电极310、320之间施加的电压Vce，第一负载电极310和第二负载电极320之间的结果所得的电子流前向偏置第三pn结pn3，其中将空穴注入到漂移区120中。漂移区120中的结果所得的高密度电荷载流子等离子体导致低的集电极到发射极饱和电压VCE,sat和低的导通态损耗。
通过至少针对正栅极电压降低由于分离区400的沿第二pn结pn2的横向导电率，横向电压降更快地增加，使得相应的本体区115开始以较低的电流水平注入。结果，可以改善空穴限制。
参照图2A的示意性截面图，在分离区400中，形成隔离沟槽结构421的实施例。隔离沟槽结构421包括一种或多种绝缘材料。例如，在一些实施例中，隔离沟槽结构还可以包括用于应力减小的一个或多个空隙430。可以在本文描述或示出的隔离沟槽结构的任何实施例中形成空隙430。隔离沟槽结构421可以从有源电极沟槽结构的侧壁穿过半导体台面160延伸到相应一个无源电极沟槽结构180的相对侧壁。换句话说，隔离沟槽结构421不延伸到有源或无源电极沟槽结构150、180中。隔离沟槽结构421的底侧192与第一表面101处的半导体台面的顶表面水平之间的竖直距离或深度t1大于本体区115的底侧193与第一表面101处的半导体台面160的顶表面水平之间的竖直距离或深度t2。隔离沟槽结构421的底侧192的竖直水平可以在例如从本体区115的底侧193到有源或无源电极沟槽结构150、180的底侧194的范围内。
参照图2B的示意性截面图，在分离区400中，隔离沟槽结构421还可以延伸到有源或无源电极沟槽结构150、180中，从而允许减小寄生电容以及沟槽结构中的相应电极的横切导电率。
参照图2C的示意性截面图，在分离区400中，示出了隔离沟槽结构421的另一实施例。隔离沟槽结构421可以延伸穿过半导体台面160中的至少一个以及穿过有源或无源电极沟槽结构150、180中的至少一个。在图2C的示意图示中，隔离沟槽结构421结束于无源电极沟槽结构180的侧壁处。然而，如在图2D的示意性截面图中示意性地示出的，隔离沟槽结构421也可以横向结束于台面区域160中或有源或无源电极沟槽结构150、180之一中。隔离沟槽结构421的横向延伸可以适应于半导体器件500的一般要求，并且因此可以取决于例如特定的空穴限制要求和/或有源无源电极沟槽结构150、180的布置图案。
图1A至图2D所示的实施例可以以任何方式组合，并且还可以与第二隔离沟槽结构422组合，该第二隔离沟槽结构422在图3A的半导体器件500的示意性俯视图中示出。第二隔离沟槽结构422被布置在有源器件区域之外，例如在终止边缘区域中、在芯片外围中、在栅极布线或栅极流道区域中，并且有源器件区域可以至少部分地（例如完全地）被第二隔离结构422横向围绕。
为了说明的目的，图3A的示意性俯视图示出了第二隔离沟槽结构422与参照图1A至2D描述的隔离沟槽结构421中的一些的组合。
在沿图3A的线A-A'截取的图3B的示意性截面图所示的实施例中，隔离沟槽结构421的底侧192与第一表面101处的半导体台面160的顶表面水平之间的竖直距离t1大于第二隔离沟槽结构422的底侧194与第一表面101处的半导体台面的顶表面水平之间的竖直距离t3。隔离沟槽结构421、422可以通过单独的光刻工艺形成，每个光刻工艺可以例如适应于相应的隔离沟槽结构的功能要求。在一些实施例中，第二沟槽隔离结构422的底侧与半导体台面的顶表面水平之间的竖直距离在2μm至5μm的范围内。
在沿图3A的线A-A'截取的图3C的示意性截面图中示出的另一实施例中，隔离沟槽结构421的底侧192与第一表面101处的半导体台面160的顶表面水平之间的竖直距离t1等于第二隔离沟槽结构422的底侧194与第一表面101处的半导体台面的顶表面水平之间的竖直距离t3。隔离沟槽结构421、423可以通过例如普通的光刻工艺同时形成。
应当理解，尽管下面将示例性方法描述为一系列步骤或事件，但是这样的步骤或事件的所描述的次序不应以限制性的意义来解释。而是，一些步骤可以以不同的次序发生和/或与除了上面和下面描述的那些之外的其他步骤或事件同时发生。
可以以任何方式组合上述实施例，并且将关于以下描述的示例性附图进一步示出。在图中示出的导电类型（例如n掺杂和p掺杂）也可以相对于示出的导电类型反转。
关于以上实施例描述的功能和结构细节同样应适用于以下示例性附图。
将参照图4A至4H的示意性截面图描述制造半导体器件的实施例。
参照图4A的示意性截面图，半导体本体100在有源器件区域132中包括半导体台面160。包括电介质141和电极142的电极沟槽结构140从第一表面101在有源器件区域132中和在终止边缘区域133中延伸到半导体本体100中。终止边缘区域133横向地布置在有源器件区域132与半导体本体100的侧表面134之间。电极沟槽结构140邻接半导体台面160的侧面。包括一个或多个掩模子层（例如，氧化物和/或氮化物层）的掩模层135布置在第一表面101上。例如，靠近侧表面134的终止边缘区域133中的电极沟槽结构140可以被配置为沟道停止物结构。
参照图4B的示意性截面图，第一抗蚀剂层1361形成在第一表面101上并通过光刻进行图案化。第一沟槽1371例如通过一个或多个蚀刻工艺在终止边缘区域133中从第一表面101形成到半导体本体100中。
参照图4C的示意性截面图，从第一表面101去除第一抗蚀剂层1361。第二抗蚀剂层1362形成在第一表面101上，并通过光刻进行图案化。第二沟槽1372例如通过一个或多个蚀刻工艺在有源器件区域132中从第一表面101形成到半导体本体100中。第二沟槽1372在电极沟槽结构140的相对的电极沟槽结构之间横向延伸，并且可以比第一沟槽1371更深地延伸到半导体本体100中。
参照图4D的示意性截面图，第二沟槽1372的形成需要蚀刻穿过掩模层135并进入半导体本体100。取决于用于掩模层135和半导体本体100的材料并且取决于用于形成第二沟槽1372的蚀刻工艺（例如各向同性和/或各向异性蚀刻工艺），可以调整掩模层135的剩余部分137。
参照图4E的示意性截面图，第二抗蚀剂层1362被去除，并且第一隔离沟槽结构421和第二隔离沟槽结构422通过分别用一种或多种绝缘材料填充第二沟槽1372和第一沟槽1371来形成。如果需要，例如为了应力减小目的，空隙430可以包括在第一和/或第二隔离沟槽结构中。
参照图4F的示意性截面图，去除掩模层135的一部分，从而形成经修改的掩模层135'。可以执行本体离子注入工艺以及随后的扩散/激活工艺。由此，在有源器件区域132中形成本体区115。
参照图4G的示意性截面图，可以在第一表面101上形成间隔物138和中间电介质139。接触开口143可以例如通过光刻而形成在中间电介质139中。一些接触开口143可以延伸直到本体区115，而一些其他的接触开口143可以延伸直到电极142。由此，可以定义有源和无源晶体管单元/有源和无源电极沟槽结构。
参照图4H的示意性截面图，可以执行倾斜的源离子注入工艺以及随后的扩散/激活工艺。由此，在有源器件区域132中形成源极区110。接触电极146形成在第一表面101上并且例如通过光刻进行图案化。在一些实施例中，可以在形成中间电介质139之前形成源极区。
除了上面和下面描述的那些之外，还可以执行另外的工艺，例如掺杂剂的离子注入或层沉积工艺。
将参照图5A至5E的示意性截面图描述制造半导体器件的另一实施例。
参照图5A的示意性截面图，半导体本体100在有源器件区域132中包括半导体台面160。包括电介质141和电极142的电极沟槽结构140从第一表面101在有源器件区域132中和在终止边缘区域133中延伸到半导体本体100中。终止边缘区域133横向地布置在有源器件区域132与半导体本体100的侧表面134之间。电极沟槽结构140邻接半导体台面160的侧面。半导体本体100还可以包括在终止边缘区域133中的p掺杂掩埋区域144，其与一些电极沟槽结构重叠并且围绕有源器件区域。包括一个或多个掩模子层（例如，氧化物和/或氮化物层）的掩模层135布置在第一表面101上。例如，靠近侧表面134的终止边缘区域133中的电极沟槽结构140可以被配置为沟道停止物结构。
参照图5B的示意性截面图，第一抗蚀剂层1361形成在第一表面101上并且通过光刻进行图案化。在终止边缘区域133中形成第一沟槽1371，其例如通过一个或多个蚀刻工艺从第一表面101延伸到半导体本体100中。与第一沟槽1371同时，在有源器件区域132中形成第二沟槽1372，其从第一表面101延伸到半导体本体100中。第二沟槽1372横向延伸穿过半导体台面区域160并进入相对的电极沟槽结构140中。p掺杂的VLD（横向掺杂的变化）区域145可以例如使用具有变化的开口大小的掩模层通过到第一沟槽中的离子注入工艺来形成为横向场减小元件。在其他实施例中，如本领域技术人员已知的，可以使用替代的场减小概念，诸如JTE（结终止扩展）或p掺杂的场环。
参照图5C的示意性截面图，去除第一抗蚀剂层1361，并且通过分别用一种或多种绝缘材料填充第二沟槽1372和第一沟槽1371来形成第一隔离沟槽结构421和第二隔离沟槽结构422。可以调整隔离沟槽的锥度以促进隔离沟槽的无空隙填充。
参照图5D的示意性截面图，去除掩模层135的一部分，从而形成经修改的掩模层135'。可以执行本体离子注入工艺以及随后的扩散/激活工艺。由此，在有源器件区域132中形成本体区115。
参照图5E的示意性截面图，类似于参照图4G和4H描述的工艺，形成中间电介质139、源极区110和接触电极146。
通过修改有源器件区域132中的图4C的第二抗蚀剂1362或有源器件区域132中的图5B的第一抗蚀剂层1361中的开口的横向尺寸，第一隔离沟槽结构421可以例如延伸穿过一个或多个半导体台面160并穿过一个或多个电极沟槽结构140。由此，例如，可以减少诸如虚拟栅极结构的无源电极沟槽结构的栅极电荷。这在沿沟槽结构140的纵向方向截取的图6的截面图中示意性地示出。例如，考虑到电场强度的降低，提供第一和/或第二隔离沟槽结构因此还可以允许降低栅极到源极电容Cgs或栅极电荷和/或允许改善的可靠性。
尽管这里已经示出和描述了特定的实施例，但是本领域的普通技术人员将理解，在不背离本发明的范围的情况下，各种替代和/或等同的实现方式可以代替示出和描述的特定实施例。本申请旨在覆盖本文讨论的特定实施例的任何改编或变型。因此，意图是本发明仅由权利要求及其等同物限制。

Claims (21)

1.一种功率半导体器件（500），包括：
有源器件区域中的半导体台面（160），其中半导体台面（160）包括沿半导体台面（160）的纵向方向布置并沿纵向方向彼此分离的源极区（110）；
包括电介质（151、181）和电极（155、185）的电极沟槽结构（150、180），其中电极沟槽结构（150、180）邻接半导体台面（160）的侧面；和
填充有一种或多种绝缘材料的隔离沟槽结构（421），其中隔离沟槽结构（421）沿第一横向方向延伸穿过半导体台面（160）并进入或穿过电极沟槽结构（150、180）。
2.根据权利要求1所述的功率半导体器件（500），还包括填充有一种或多种绝缘材料的第二隔离沟槽结构（422），其中所述第二隔离沟槽结构（422）布置在至少部分地围绕有源器件区域的终止边缘区域中。
3.一种功率半导体器件（500），包括：
有源器件区域中的半导体台面（160），其中半导体台面（160）包括沿半导体台面（160）的纵向方向布置并沿纵向方向彼此分离的源极区（110）；
包括电介质（151、181）和电极（155、185）的电极沟槽结构（150、180），其中电极沟槽结构（150、180）邻接半导体台面（160）的侧面；
填充有一种或多种绝缘材料的隔离沟槽结构（421），其中隔离沟槽结构（421）沿第一横向方向延伸穿过半导体台面（160）；和
填充有一种或多种绝缘材料的第二隔离沟槽结构（422），其中第二隔离沟槽结构（422）布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕。
4.根据权利要求2和3中任一项所述的功率半导体器件（500），其中隔离沟槽结构（421）的底侧（192）与半导体台面（160）的顶表面水平之间的竖直距离（t1）大于第二隔离沟槽结构（422）的底侧（194）与半导体台面（160）的顶表面水平之间的竖直距离（t2）。
5.根据权利要求2至4中任一项所述的功率半导体器件（500），其中有源器件区域完全被第二隔离沟槽结构（422）横向地围绕。
6.根据权利要求2至5中任一项所述的功率半导体器件（500），其中第二沟槽隔离结构（422）的底侧与半导体台面（160）的顶表面水平之间的竖直距离（t3）在2µm至5µm的范围内。
7.根据权利要求3所述的功率半导体器件（500），其中隔离沟槽结构（421）沿第一横向方向延伸进入或穿过电极沟槽结构（150、180）。
8.根据前述权利要求中任一项所述的功率半导体器件（500），其中半导体台面（160）还包括本体区（115），并且隔离沟槽结构（421）的底侧（192）的竖直水平在从本体区（115）的底侧（193）到电极沟槽结构（150、180）的底侧（194）的范围内。
9.根据前述权利要求中任一项所述的功率半导体器件（500），其中隔离沟槽结构的底侧部分延伸进入或穿过电极沟槽结构（150、180），并且所述底侧部分邻接形成在电极沟槽结构（150、180）中的电极（155、185）。
10.根据前述权利要求中任一项所述的功率半导体器件（500），其中电极沟槽结构（150、180）包括与栅极电介质邻接的栅电极（155）、电浮置的电极和电连接到源极区（110）的电极中的一个或多个。
11.根据前述权利要求中任一项所述的功率半导体器件（500），其中隔离沟槽结构（421）还包括一个或多个空隙（430）。
12.根据前述权利要求中任一项所述的功率半导体器件（500），其中隔离沟槽结构（421）位于布置在半导体台面（160）中的两个邻近的源极区（110）之间。
13.一种制造功率半导体器件（500）的方法，该方法包括：
在有源器件区域中形成半导体台面（160）；
形成包括电介质（151、181）和电极（155、185）的电极沟槽结构（150、180），其中电极沟槽结构（150、180）邻接半导体台面（160）的侧面；
形成包括一种或多种绝缘材料的隔离沟槽结构（421），其中隔离沟槽结构（421）沿第一横向方向延伸穿过半导体台面（160）并进入或穿过电极沟槽结构（150、180）；和
形成沿半导体台面（160）的纵向方向布置并沿纵向方向彼此分离的源极区（110）。
14.根据权利要求13所述的方法，还包括形成填充有一种或多种绝缘材料的第二隔离沟槽结构（422），其中第二隔离沟槽结构（422）布置在至少部分地围绕有源器件区域的终止边缘区域中。
15.一种制造功率半导体器件（500）的方法，该方法包括：
在有源器件区域中形成半导体台面（160）；
形成包括电介质（151、181）和电极（155、185）的电极沟槽结构（150、180），其中电极沟槽结构（150、180）邻接半导体台面（160）的侧面；
形成填充有一种或多种绝缘材料的隔离沟槽结构（421），其中隔离沟槽结构（421）沿第一横向方向延伸穿过半导体台面（160）；
形成填充有一种或多种绝缘材料的第二隔离沟槽结构（422），其中第二隔离沟槽结构（422）布置在终止边缘区域中，并且有源器件区域被终止边缘区域横向地围绕；和
形成沿半导体台面（160）的纵向方向布置并沿纵向方向彼此分离的源极区（110）。
16.根据权利要求14和15中任一项所述的方法，其中同时形成隔离沟槽结构（421）和第二隔离沟槽结构（422）。
17.根据权利要求14至16中任一项所述的方法，其中隔离沟槽结构和第二隔离沟槽结构通过单独的光刻工艺来形成。
18.根据权利要求14至17中任一项所述的方法，其中在隔离沟槽结构和第二隔离沟槽结构（421、422）中同时形成隔离沟槽结构和第二隔离沟槽结构（421、422）中的一种或多种绝缘材料中的至少一些。
19.根据权利要求14至18中任一项所述的方法，其中，形成第二隔离沟槽结构（422）包括将沟槽蚀刻到半导体本体中直到2μm至5μm范围内的深度。
20.根据权利要求13至19中任一项所述的方法，其中在形成电极沟槽结构（150、180）之后形成隔离沟槽结构（421）和第二隔离沟槽结构（422）。
21.根据权利要求20所述的方法，其中形成隔离沟槽结构（421）包括去除电极沟槽结构（150、180）的电极（155、185）的一部分。
CN202010201971.8A 2019-03-20 2020-03-20 包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法 Pending CN111725311A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019107151.8 2019-03-20
DE102019107151.8A DE102019107151A1 (de) 2019-03-20 2019-03-20 Elektrodengrabenstruktur und isolierungsgrabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren dafür

Publications (1)

Publication Number Publication Date
CN111725311A true CN111725311A (zh) 2020-09-29

Family

ID=72334194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010201971.8A Pending CN111725311A (zh) 2019-03-20 2020-03-20 包括电极沟槽结构和隔离沟槽结构的半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US11195942B2 (zh)
CN (1) CN111725311A (zh)
DE (1) DE102019107151A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020107277A1 (de) * 2020-03-17 2021-09-23 Infineon Technologies Austria Ag Rc-igbt
US12015079B2 (en) * 2021-08-30 2024-06-18 Polar Semiconductor, Llc Transistor with single termination trench having depth more than 10 microns

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005047102B3 (de) * 2005-09-30 2007-05-31 Infineon Technologies Ag Halbleiterbauelement mit pn-Übergang
US8809942B2 (en) * 2011-09-21 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor device having trench structure
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
JP6117602B2 (ja) * 2013-04-25 2017-04-19 トヨタ自動車株式会社 半導体装置
US9224806B2 (en) * 2013-08-07 2015-12-29 Infineon Technologies Ag Edge termination structure with trench isolation regions
US9105679B2 (en) * 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9899477B2 (en) * 2014-07-18 2018-02-20 Infineon Technologies Americas Corp. Edge termination structure having a termination charge region below a recessed field oxide region
DE102015121100B4 (de) * 2015-12-03 2022-01-20 Infineon Technologies Ag Halbleiterbauelement mit grabenrandabschluss
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung

Also Published As

Publication number Publication date
US20200303528A1 (en) 2020-09-24
US11195942B2 (en) 2021-12-07
DE102019107151A1 (de) 2020-09-24

Similar Documents

Publication Publication Date Title
US9852910B2 (en) Vertical power transistor with dual buffer regions
US7411272B2 (en) Semiconductor device and method of forming a semiconductor device
US8399907B2 (en) VTS insulated gate bipolar transistor
US8633510B2 (en) IE-type trench gate IGBT
CN107026163B (zh) 半导体器件
US9837498B2 (en) Stripe-shaped electrode structure including a main portion with a field electrode and an end portion terminating the electrode structure
AU2001290068A1 (en) Semiconductor Device and Method of Forming a Semiconductor Device
CN106024856B (zh) 包括平面栅极和沟槽场电极结构的半导体器件
US11195942B2 (en) Semiconductor device including electrode trench structure and isolation trench structure and manufacturing method therefore
KR102088181B1 (ko) 반도체 트랜지스터 및 그 제조 방법
US9287377B2 (en) Semiconductor device and manufacturing method
US11742417B2 (en) Power semiconductor device including first and second trench structures
CN113097311B (zh) 一种具有栅氧优化结构的功率半导体器件及制造方法
US20230282736A1 (en) Input capacitance enhancement for esd ruggedness in semiconductor devices
AU2006200447B2 (en) Semiconductor device and method of forming a semiconductor device
CN117524875A (zh) 在有源基元区和无源基元区中都具有反掺杂区的功率半导体装置
CN114068696A (zh) 包括多个沟槽的半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination