CN111725065B - 用于改善功率mos器件多晶硅表面平整度的刻蚀方法 - Google Patents

用于改善功率mos器件多晶硅表面平整度的刻蚀方法 Download PDF

Info

Publication number
CN111725065B
CN111725065B CN202010716679.XA CN202010716679A CN111725065B CN 111725065 B CN111725065 B CN 111725065B CN 202010716679 A CN202010716679 A CN 202010716679A CN 111725065 B CN111725065 B CN 111725065B
Authority
CN
China
Prior art keywords
etching
gas
polysilicon
power mos
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010716679.XA
Other languages
English (en)
Other versions
CN111725065A (zh
Inventor
丁佳
吴长明
冯大贵
欧少敏
杜闫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010716679.XA priority Critical patent/CN111725065B/zh
Publication of CN111725065A publication Critical patent/CN111725065A/zh
Application granted granted Critical
Publication of CN111725065B publication Critical patent/CN111725065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Abstract

本申请半导体制造技术领域，具体涉及一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法。所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中；提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1；使得所述刻蚀气体在刻蚀系统的工作环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物；抽走所述生成物。所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，可以解决多晶硅表面不平整，晶圆表面缺陷较多的问题。

Description

用于改善功率MOS器件多晶硅表面平整度的刻蚀方法
技术领域
本申请半导体制造技术领域，具体涉及一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法。
背景技术
多晶硅刻蚀是半导体器件制造工艺中不可或缺的工艺步骤。
相关技术中，多晶硅刻蚀方法采用氯气、溴酸气体、四氟甲烷气体和氧气的混合作为刻蚀气体对多晶硅进行刻蚀，为了控制栅氧层的厚度，在刻蚀多晶硅时需要较高的刻蚀选择比，通常要求多晶硅和氧化层之间的刻蚀选择比大于100比1。
对于上述刻蚀气体，采用减少氯气和四氟甲烷气体，加大溴酸气体和氧气的手段，或采用加大压力的手段，能够提高刻蚀选择比，但是该方法会使得刻蚀产生更多挥发点高且粘性较大的多晶硅聚合物，该多晶硅聚合物附着在多晶硅表面从而造成多晶硅表面不平整的问题，粗糙度变差，器件缺陷严重。
发明内容
本申请提供了一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，可以解决多晶硅表面不平整，晶圆表面缺陷较多的问题。
本申请提供一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，
一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括：
将淀积有多晶硅层的器件置入刻蚀系统的反应腔中；
提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1；
使得所述刻蚀气体在刻蚀系统的工作环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物；
抽走所述生成物。
可选的，所述刻蚀气体还包括氧气。
可选的，所述生成物包括挥发点为-86℃的四氟化硅。
可选的，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的源功率为650W-750W。
可选的，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的刻蚀偏差值为0。
可选的，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的气压小于10mT。
可选的，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的反应温度为：55℃-65℃。
本申请技术方案，至少包括如下优点：本申请在特定的反应环境下，六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1的情况下，刻蚀气体与多晶硅反应生成的四氟化硅的挥发点较低，反应过程趋于刻蚀状态，反应形成的生成物容易被抽走，最终使得多晶硅的表面粗糙度较好。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术对多晶硅刻蚀完成后的多晶硅的立体结构示意图；
图2是相关技术对多晶硅刻蚀完成后的多晶硅表面的俯视结构示意图；
图3是相关技术对多晶硅刻蚀完成后的晶圆表面示意图；
图4是本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法的流程图；
图5是本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，多晶硅的立体结构示意图；
图6是本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，多晶硅表面的俯视结构示意图；
图7是本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，晶圆表面示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参照图1，其示出了相关技术对多晶硅刻蚀完成后的多晶硅的立体结构示意图，从图1可以看出，晶硅刻蚀完成后的多晶硅的立体结构A区域表面粗糙。参照图2，是相关技术对多晶硅刻蚀完成后的多晶硅表面的俯视结构示意图，从图2可以看出晶硅刻蚀完成后的多晶硅B区域表面出现较多凹陷。参照图3，其示出了相关技术对多晶硅刻蚀完成后的晶圆表面示意图，从图3可以看出，相关技术对多晶硅刻蚀完成后的晶圆表面出现较多的缺陷。
参照图4，其示出了本申请提供一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法的流程图，所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括：
步骤S1：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中；
步骤S2：提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1；
步骤S3：使得所述刻蚀气体在刻蚀系统的工作环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物；
步骤S4：抽走所述生成物。
本申请在特定的反应环境下，六氟化硫气体和四氯化硅气体的流量比为2.5：1至4：1的情况下，刻蚀气体与多晶硅反应生成的四氟化硅的挥发点较低，反应过程趋于刻蚀状态，反应形成的生成物容易被抽走，最终使得多晶硅的表面粗糙度较好。
本申请实施例1提供一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法该用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括以下步骤：
步骤S11：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中。
步骤S12：提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为2.5：1。
步骤S13：使得刻蚀气体在源功率为650W,刻蚀偏差值为0，刻蚀系统的气压小于10mT，刻蚀系统的反应温度为：55℃的环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物。
步骤S14：抽走所述生成物。
在六氟化硫气体和四氯化硅气体的流量比为2.5：1的情况下，刻蚀气体与多晶硅反应生成的四氟化硅的挥发点较低，反应过程趋于刻蚀状态，反应形成的生成物容易被抽走，最终使得多晶硅的表面粗糙度较好。
本申请实施例2提供一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法该用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括以下步骤：
步骤S21：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中。
步骤S22：提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为3：1。
步骤S23：使得刻蚀气体在源功率为700W,刻蚀偏差值为0，刻蚀系统的气压小于10mT，刻蚀系统的反应温度为：60℃的环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物。
步骤S24：抽走所述生成物。
在六氟化硫气体和四氯化硅气体的流量比为3：1的情况下，刻蚀气体与多晶硅反应生成的四氟化硅的挥发点较低，反应过程趋于刻蚀状态，反应形成的生成物容易被抽走，最终使得多晶硅的表面粗糙度较好。
本申请实施例3提供一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法该用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括以下步骤：
步骤S31：将淀积有多晶硅层的器件置入刻蚀系统的反应腔中。
步骤S32：提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为4：1。
步骤S33：使得刻蚀气体在源功率为750W,刻蚀偏差值为0，刻蚀系统的气压小于10mT，刻蚀系统的反应温度为：65℃的环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物。
步骤S34：抽走所述生成物。
在六氟化硫气体和四氯化硅气体的流量比为3：1的情况下，刻蚀气体与多晶硅反应生成的四氟化硅的挥发点较低，反应过程趋于刻蚀状态，反应形成的生成物容易被抽走，最终使得多晶硅的表面粗糙度较好。
对于以上实施例，所述刻蚀气体还包括氧气，其中六氟化硫气体和四氯化硅气体作为主刻蚀气体，氧气惰性气体作为辅助刻蚀气体，通过调整六氟化硫气体和四氯化硅气体的流量比，能够使得反应趋于刻蚀状态。
参照图5，其示出了本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，多晶硅的立体结构示意图，对于图5和图1可以看出，根据本申请提供的刻蚀方法得到的多晶硅结构的表面，如图5中C区域的平整度优于图1中的A区域。参照图6，其示出了本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，多晶硅表面的俯视结构示意图，对比图6和图2可以看出，图6所示多晶硅结构的表面未出现图2所示的凹陷。
参照图7，其示出了本申请实施例提供的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法完成后，晶圆表面示意图，对比图7和图3可以看出，图7中的晶圆表面缺陷明显减少。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (6)

1.一种用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，所述用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，包括：
将淀积有多晶硅层的器件置入刻蚀系统的反应腔中；
提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体，所述刻蚀气体中的六氟化硫气体和四氯化硅气体的流量比为3：1；在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：使得所述刻蚀系统的反应温度为：55℃-65℃；
使得所述刻蚀气体在刻蚀系统的工作环境下，对淀积有多晶硅层的器件进行刻蚀，形成生成物；所述生成物包括挥发点为-86℃的四氟化硅；
抽走所述生成物。
2.如权利要求1所述的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，所述刻蚀气体还包括氧气。
3.如权利要求1所述的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的源功率为650W-750W。
4.如权利要求1所述的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的刻蚀偏差值为0。
5.如权利要求1所述的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的气压小于10mT。
6.如权利要求1所述的用于改善功率MOS器件多晶硅表面平整度的刻蚀方法，其特征在于，在提供六氟化硫气体和四氯化硅气体的混合作为刻蚀气体时，使得所述刻蚀气体在刻蚀系统的工作环境下包括：
使得所述刻蚀系统的反应温度为：55℃-65℃。
CN202010716679.XA 2020-07-23 2020-07-23 用于改善功率mos器件多晶硅表面平整度的刻蚀方法 Active CN111725065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010716679.XA CN111725065B (zh) 2020-07-23 2020-07-23 用于改善功率mos器件多晶硅表面平整度的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010716679.XA CN111725065B (zh) 2020-07-23 2020-07-23 用于改善功率mos器件多晶硅表面平整度的刻蚀方法

Publications (2)

Publication Number Publication Date
CN111725065A CN111725065A (zh) 2020-09-29
CN111725065B true CN111725065B (zh) 2022-12-27

Family

ID=72573321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010716679.XA Active CN111725065B (zh) 2020-07-23 2020-07-23 用于改善功率mos器件多晶硅表面平整度的刻蚀方法

Country Status (1)

Country Link
CN (1) CN111725065B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
CN101379600A (zh) * 2006-02-01 2009-03-04 阿尔卡特朗讯公司 各向异性刻蚀方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992136A (en) * 1987-07-29 1991-02-12 Hitachi, Ltd. Dry etching method
CN101379600A (zh) * 2006-02-01 2009-03-04 阿尔卡特朗讯公司 各向异性刻蚀方法

Also Published As

Publication number Publication date
CN111725065A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
JP4274566B2 (ja) 半導体装置の製造方法
US20120267732A1 (en) Mems package structure
CN105453220A (zh) 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法
CN111696991B (zh) Nord闪存及其制作方法
CN111725065B (zh) 用于改善功率mos器件多晶硅表面平整度的刻蚀方法
CN113517193A (zh) 一种提高沟槽mos结构肖特基二极管性能的工艺方法
CN111524800A (zh) 场板的制备方法
CN110729347A (zh) Nldmos器件的制造方法及该nldmos器件
CN113205994B (zh) 金属硅化物层的形成方法
CN114267730A (zh) Trench MOS器件的制造方法及结构
CN111653480A (zh) 应用于存储器件制备过程中的刻蚀方法
CN114496902A (zh) 具有tcr的sti结构的制作方法
CN112186041A (zh) 用于改善晶圆翘曲的sgt器件及其制作方法
CN111524801B (zh) 高压场板的形成方法
CN112736024B (zh) 刻蚀方法
US11787686B2 (en) Method for processing a layer structure and microelectromechanical component
CN111653518B (zh) 降低接触孔电阻的方法
CN111524802B (zh) 带有sgt结构mos器件的多晶硅栅刻蚀方法
TWI527128B (zh) 修整側壁子的方法和半導體結構
CN116169089A (zh) Sti结构的形成方法
CN115985768A (zh) 高功率器件的栅极结构及其制造方法
CN116313765A (zh) Sgt mos器件栅多晶硅结构的制作方法
CN111883427A (zh) Hbt器件及其制造方法
CN117276297A (zh) 悬梁结构的形成方法
CN109243979B (zh) 半导体功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant