CN111724746A - 像素电路及其老化工艺方法、阵列基板 - Google Patents

Abstract

本发明提供一种像素电路及其老化工艺方法、阵列基板，属于显示技术领域，其可至少部分解决现有的像素电路在老化工艺处理时由于电流的回流等现象会产生对像素电路的破坏或者使得老化工艺效果差的问题。本发明的一种像素电路，包括：驱动单元、发光单元、存储单元、写入补偿单元以及电流控制单元；驱动单元，用于驱动发光单元进行发光；存储单元的第一端连接第一电压端，其第二端连接第一节点；写入补偿单元，用于通过存储单元的调节向驱动单元写入数据线端的数据信号；电流控制单元，在像素电路的老化工艺中，电流控制单元用于避免数据线端的信号写入第一电压端。

Description

像素电路及其老化工艺方法、阵列基板

技术领域

本发明属于显示技术领域，具体涉及一种像素电路及其老化工艺方法、阵列基板。

背景技术

有源矩阵有机发光二极体面板(Active Matrix Organic Light EmittingDiode，简称：AMOLED)的应用越来越广泛。AMOLED的像素显示器件为有机发光二极管(Organic Light-Emitting Diode,简称OLED)，AMOLED能够发光是通过驱动薄膜晶体管在饱和状态下产生驱动电流，该驱动电流驱动发光器件发光。

在有机发光二极管显示面板的制备过程中，为了保证阵列基板的像素电路中的各个晶体管与发光器件的老化速率相对一致，需要对阵列基板进行老化工艺(TFT aging)处理，持续给像素电路的各个电压端输入信号，以使像素电路中的各个晶体管的关态电流减小，从而保证各个晶体管性能稳定。

然而，对现有技术的像素电路进行老化工艺处理时，由于像素电路中电流的回流等现象会产生对像素电路的破坏或者使得老化工艺效果差的问题。

发明内容

本发明至少部分解决现有的像素电路在老化工艺处理时由于电流的回流等现象会产生对像素电路的破坏或者使得老化工艺效果差的问题，提供一种避免在老化工艺处理时电流回流的像素电路。

解决本发明技术问题所采用的技术方案是一种像素电路，包括：驱动单元、发光单元、存储单元、写入补偿单元以及电流控制单元；所述驱动单元，用于驱动所述发光单元进行发光；所述存储单元的第一端连接第一电压端，其第二端连接第一节点；所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号；电流控制单元，在所述像素电路的老化工艺中，所述电流控制单元用于避免所述数据线端的信号写入所述第一电压端。

进一步优选的是，所述电流控制单元包括：第一晶体管，其栅极连接第二节点，第一极连接第一电压端，第二极连接第二节点。

进一步优选的是，所述写入补偿单元包括：第二晶体管，其栅极连接栅线端，第一极连接第五节点，第二极连接数据线端；第三晶体管，其栅极连接栅线端，第一极连接第一节点，第二极连接第三节点。

进一步优选的是，所述驱动单元包括：第四晶体管，其栅极连接第一节点，第一极连接第五节点，第二极连接第三节点。

进一步优选的是，所述存储单元包括：存储电容，其第一极连接第一电压端，其第二极连接第一节点。

进一步优选的是，该像素电路还包括：发光控制单元，用于通过控制所述驱动单元而向所述发光单元写入显示电流；所述发光控制单元包括：第五晶体管，其栅极连接信号端，第一极连接第三节点，第二极连接第四节点，第四节点连接所述发光单元；第六晶体管，其栅极连接信号端，第一极连接第二节点，第二极连接第五节点。

进一步优选的是，该像素电路还包括：重置单元，用于根据第二电压端调节所述第一节点以及所述第四节点的电压；所述重置单元包括：第七晶体管，其栅极连接重置端，第一极连接第一节点，第二极连接第二电压端；第八晶体管，其栅极连接重置端，第一极连接第四节点，第二极连接第二电压端。

进一步优选的是，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

解决本发明技术问题所采用的技术方案是一种像素电路的老化工艺方法，其特征在于，基于上述的像素电路，所述老化工艺方法包括：向驱动单元和写入补偿单元输入老化工艺信号，其中，电流控制单元能够避免数据线端的信号写入第一电压端。

解决本发明技术问题所采用的技术方案是一种阵列基板，包括上述的像素电路。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1为现有的像素电路的结构示意图；

图2为本发明的实施例的一种像素电路的结构示意图；

图3为本发明的实施例的一种像素电路的第一晶体管的结构示意图；

其中，附图标记为：1、驱动单元；2、发光单元；3、存储单元；4、写入补偿单元；5、电流控制单元；6、发光控制单元；7、重置单元；VDD、第一电压端；Vini、第二电压端；VSS、第三电压端；Gate、栅线端；Data、数据线端；Re、重置端；EM、信号端；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；T5、第五晶体管；T6、第六晶体管；T7、第七晶体管；T8、第八晶体管；N1、第一节点；N2、第二节点；N3、第三节点；N4、第四节点；N5、第五节点；Cst、存储电容。

具体实施方式

为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。

在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

实施例1：

如图1至图3所示，本实施例提供一种像素电路，包括：驱动单元1、发光单元2、存储单元3、写入补偿单元4以及电流控制单元5；驱动单元1，用于驱动发光单元2进行发光；存储单元3的第一端连接第一电压端VDD，其第二端连接第一节点N1；写入补偿单元4，用于通过存储单元3的调节向驱动单元1写入数据线端Data的数据信号；电流控制单元5，在像素电路的老化工艺(TFT aging)中，电流控制单元5用于避免数据线端Data的信号写入第一电压端VDD。

需要说明的是，现有技术在阵列基板(该阵列基板的像素电路如图1所示)的制备过程中，为了降低各个晶体管的漏电率，尤其是降低第四晶体管T4(驱动晶体管)的漏电率，需要对阵列基板进行老化工艺处理，持续给像素电路的各个电压端输入信号，以减小像素电路中的各个晶体管的关态电流，从而保证各个晶体管性能稳定。

然而，当该像素电路的数据线端Data与第一电压端VDD的电压差超过一定值(如28V)时，会产生由数据线端Data依次经过第二晶体管T2、第一晶体管流T1至第一电压端VDD的电流(回流)。老化工艺处理的信号持续的时间一般大于10秒，这就导致由数据线端Data流向第一电压端VDD的电流产生的温度对数据线(由于布线空间的限制数据线一般只能加载mA级的电流)灼伤。此外，由数据线端Data流向第一电压端VDD的电流，可能会导致像素电路中经过其他晶体管的电流减少，从而影响对像素电路的晶体管的老化工艺效果。

本实施例的像素电路中，通过设置电流控制单元5，能够避免由数据线端Data流向第一电压端VDD的电流(避免回流)，不仅在不改变原先数据线的布线方式的前提下，能够避免由数据线端Data流向第一电压端VDD的电流产生的温度对数据线灼伤，而且可以保证经过像素电路中的各个晶体管的电流足够，进而保证像素电路的晶体管的老化工艺的效果。

具体的，电流控制单元5包括：第一晶体管T1，其栅极连接第二节点N2，第一极连接第一电压端VDD，第二极连接第二节点N2。

其中，第一晶体管T1的结构如图3所示，在现有技术的基础上，只需增加第一晶体管T1，且第一晶体管T1为类似二极管的结构，从而使得对现有技术的像素电路改进很小前提下得到本实施例的像素电路，进而可以减小本实施例的像素电路的制备工艺风险。

具体的，写入补偿单元4包括：第二晶体管T2，其栅极连接栅线端Gate，第一极连接第五节点N5，第二极连接数据线端Data；第三晶体管T3，其栅极连接栅线端Gate，第一极连接第一节点N1，第二极连接第三节点N3。

驱动单元1包括：第四晶体管T4，其栅极连接第一节点N1，第一极连接第五节点N5，第二极连接第三节点N3。

存储单元3包括：存储电容Cst，其第一极连接第一电压端VDD，其第二极连接第一节点N1。

优选的，本实施的像素电路还包括：发光控制单元6，用于通过控制驱动单元1而向发光单元2写入显示电流；发光控制单元6包括：第五晶体管T5，其栅极连接信号端EM，第一极连接第三节点N3，第二极连接第四节点N4，第四节点N4连接发光单元2；第六晶体管T6，其栅极连接信号端EM，第一极连接第二节点N2，第二极连接第五节点N5。

优选的，本实施的像素电路还包括：重置单元7，用于根据第二电压端Vini调节第一节点N1以及第四节点N4的电压；重置单元7包括：第七晶体管T7，其栅极连接重置端Re，第一极连接第一节点N1，第二极连接第二电压端Vini；第八晶体管T8，其栅极连接重置端Re，第一极连接第四节点N4，第二极连接第二电压端Vini。

优选的，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

需要说明的是，本实施例中的发光单元22可以是现有技术中包括LED(LightEmitting Diode，发光二极管)或OLED(Organic Light Emitting Diode，有机发光二极管)在内的电流驱动的发光器件，在本实施例中是以OLED为例进行的说明。

此外，本实施的像素电路中的写入补偿单元4、发光控制单元6和重置单元7也可以是实现发光单元2发光的其他结构，也就是说，写入补偿单元4、发光控制单元6和重置单元7并不仅限于上述的结构。

本实施例还提供一种像素电路的老化工艺方法，基于上述的像素电路，老化工艺方法包括：

向驱动单元1和写入补偿单元4输入老化工艺信号，其中，电流控制单元5能够避免数据线端Data的信号写入第一电压端VDD。

其中，也就是说，在形成该像素电路后，对该像素电路进行老化工艺处理。具体的，首先通过持续对第一电压端VDD、第二电压端Vini、第三电压端VSS、数据线端Data提供电压信号，使得各个晶体管有电流经过，从而实现对各个晶体管的老化工艺处理，使得各个晶体管在之后的显示过程中的关态电流减小，从而保证像素电路形成的阵列基板的显示性能。需要说明的是，在老化工艺处理中，对各个电压端施加的电压可以根据实际情况而定。

而本实施例的像素电路中，电流控制单元5相当于一个二极管(第一晶体管T1的栅极和第二极均连接第二节点N2)，能够避免电流由数据线端Data流向第一电压端VDD(避免回流)，不仅能够避免由数据线端Data流向第一电压端VDD的电流产生的温度对数据线灼伤，而且可以保证经过像素电路中的各个晶体管的电流足够，保证像素电路的晶体管的老化工艺的效果。

例如，给数据线端Data输入12V的电压，给第一电压端VDD输入-16V的电压时，虽然数据线端Data的电压值大于第一电压端VDD的电压值，电流有由数据线端Data向第一电压端VDD的流向趋势，但是由于有第一晶体管T1的作用，不能产生由数据线端Data向第一电压端VDD的电流，从而避免出现回流现象。

此外，像素电路的电流控制单元5能够允许电流由第一电压端VDD流向第三电压端VSS，因此，电流控制单元5并不会影响之后像素电路在显示过程中的正常工作。

需要说明的是，本实施的像素电路的显示驱动方法可为现有的驱动方法，此处不再具体描述。

实施例2：

如图1至图3所示，本实施例提供一种阵列基板，包括实施例1的像素电路。

本实施例的阵列基板中，通过设置电流控制单元5，能够避免由数据线端Data流向第一电压端VDD的电流(避免回流)，不仅能够避免由数据线端Data流向第一电压端VDD的电流产生的温度对数据线灼伤，而且可以保证经过像素电路中的各个晶体管的电流足够，保证像素电路的晶体管的老化工艺的效果。

具体的，该阵列基板可为有机发光二极管(OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动单元、发光单元、存储单元、写入补偿单元以及电流控制单元；

所述驱动单元，用于驱动所述发光单元进行发光；

所述存储单元的第一端连接第一电压端，其第二端连接第一节点；

所述写入补偿单元，用于通过所述存储单元的调节向所述驱动单元写入数据线端的数据信号；

电流控制单元，在所述像素电路的老化工艺中，所述电流控制单元用于避免所述数据线端的信号写入所述第一电压端。

2.根据权利要求1所述的像素电路，其特征在于，所述电流控制单元包括：

第一晶体管，其栅极连接第二节点，第一极连接第一电压端，第二极连接第二节点。

3.根据权利要求2所述的像素电路，其特征在于，所述写入补偿单元包括：

第二晶体管，其栅极连接栅线端，第一极连接第五节点，第二极连接数据线端；

第三晶体管，其栅极连接栅线端，第一极连接第一节点，第二极连接第三节点。

4.根据权利要求3所述的像素电路，其特征在于，所述驱动单元包括：

第四晶体管，其栅极连接第一节点，第一极连接第五节点，第二极连接第三节点。

5.根据权利要求4所述的像素电路，其特征在于，所述存储单元包括：

存储电容，其第一极连接第一电压端，其第二极连接第一节点。

6.根据权利要求5所述的像素电路，其特征在于，还包括：发光控制单元，用于通过控制所述驱动单元而向所述发光单元写入显示电流；所述发光控制单元包括：

第五晶体管，其栅极连接信号端，第一极连接第三节点，第二极连接第四节点，第四节点连接所述发光单元；

第六晶体管，其栅极连接信号端，第一极连接第二节点，第二极连接第五节点。

7.根据权利要求6所述的像素电路，其特征在于，还包括：重置单元，用于根据第二电压端调节所述第一节点以及所述第四节点的电压；所述重置单元包括：

第七晶体管，其栅极连接重置端，第一极连接第一节点，第二极连接第二电压端；

第八晶体管，其栅极连接重置端，第一极连接第四节点，第二极连接第二电压端。

8.根据权利要求7所述的像素电路，其特征在于，所有晶体管均为N型晶体管；或者，所有晶体管均为P型晶体管。

9.一种像素电路的老化工艺方法，其特征在于，基于权利要求1至8中任意一项的像素电路，所述老化工艺方法包括：

向驱动单元和写入补偿单元输入老化工艺信号，其中，电流控制单元能够避免数据线端的信号写入第一电压端。

10.一种阵列基板，其特征在于，包括权利要求1至8中任意一项的像素电路。

Images