CN111723459A - 面向有源配电网实时仿真的核心解算器并行设计方法 - Google Patents

Abstract

一种面向有源配电网实时仿真的核心解算器并行设计方法，包括：离线预处理过程：采用嵌套图分割算法和贝瑞隆线路模型将待仿真有源配电网分成若干个子系统；采用嵌套图分割算法和约束对称近似最小阶数置换算法对节点电导矩阵进行排序；预存电流的地址向量和电压的地址向量；采用LDU分解法对子系统节点电导矩阵进行分解；设置前代过程、单位化过程和回代过程各子任务的启动时间，排序后对元素信息进行预存。在线求解过程：完成电流向量的寻址排序、前代过程求解、单位化过程求解、回代过程求解以及电压向量的寻址排序后生成最终解向量。本发明实现了实时仿真器中核心解算器的并行求解，提高了基于FPGA的有源配电系统实时仿真器的性能。

Description

面向有源配电网实时仿真的核心解算器并行设计方法

技术领域

本发明涉及一种有源配电网实时仿真的解算器设计。特别是涉及一种面向有源配电网实时仿真的核心解算器并行设计方法。

背景技术

近年来，随着分布式发电与微电网技术、柔性交流配电技术以及智能配用电技术的不断发展与应用，配电网由传统无源网络转变为多源复杂系统，其动态过程也因众多新元素、新技术的加入而变得更加复杂，在规划设计、运行调度、控制保护、仿真分析等诸多方面面临着更大的挑战，因此，必须借助准确、高效的暂态仿真来深入了解有源配电网的运行机理与动态特征。

不同于离线的电磁暂态仿真，有源配电网实时仿真能够更加真实地模拟系统的暂态过程，并具备硬件在环仿真的能力，通过将实时仿真器与实际物理设备相连可开展各种控制与保护装置的开发与测试工作，既可以模拟光照及风速变化、电压跌落、短路故障、甩负荷等多种运行场景下的有源配电网复杂暂态过程，又可以有效降低研发及试验成本，避免待测设备对实际系统的影响，因此，在有源配电网规划设计、优化调度、故障自愈、谐波分析、实际物理系统试验与验证等方面发挥着重要作用。

目前，包括RTDS、HYPERSIM、eMEGAsim、NETOMAC等在内的商业化实时仿真器已在电力系统运行与保护、分布式电源控制器设计、电力电子装备研发等领域获得了广泛的应用。然而，随着有源配电网规模的不断增大和分布式电源等设备模型的日趋复杂，对实时仿真器的计算能力提出了更高的要求。同时，作为实时仿真中最为耗时的部分，其线性方程组求解模块的求解速度和求解精度严重制约着实时仿真器仿真性能的提高。且传统的商业仿真器价格昂贵且不支持二次开发，相比之下，基于FPGA(field programmable gate array)的有源配电网实时仿真的高性能解算器设计提供了一种新的思路。

FPGA是具有固有并行性质的可编程逻辑器件，内部集成了大量的逻辑单元、分布式存储资源和DSP运算资源，通过资源配置可实现多线程的并行处理。同时，FPGA本身集成了丰富的外部接口资源，可根据有源配电网实时仿真器二次开发的需求，通过多种外部接口与外部设备互连完成硬件在环仿真。FPGA凭借其高度并行的硬件结构、分布式内存、流水线架构以及可编程特性，在实时仿真领域受到了广泛的关注。

在基于FPGA的有源配电网实时仿真中，需要反复求解由节点电导矩阵形成的稀疏线性方程组，求解极为耗时。在基于FPGA的大规模有源配电系统实时仿真器中，需要在保证求解精度的前提下，提升求解由节点电导矩阵形成的稀疏线性方程组的速度。

发明内容

本发明所要解决的技术问题是，提供一种能够提高基于FPGA的有源配电系统实时仿真器性能的面向有源配电网实时仿真的核心解算器并行设计方法。

本发明所采用的技术方案是：一种面向有源配电网实时仿真的核心解算器并行设计方法，包括依次进行的离线预处理过程和在线求解过程，其中，

所述的离线预处理过程包括如下步骤：

1)采用嵌套图分割算法和贝瑞隆线路模型，将待仿真有源配电系统分割为N个子系统，N≥1，对于每一个子系统，生成初始子系统节点电导矩阵G_k，其中k为子系统编号，k＝1,2,...,N；定义待仿真有源配电系统的节点注入电流i，i的地址向量为A_i，定义系统节点电压u，u的地址向量为A_u；

2)采用嵌套图分割算法和约束对称近似最小阶数置换算法，对所有初始子系统节点电导矩阵G_k进行行列变换与矩阵拼接处理，生成改进子系统节点电导矩阵G′_k，行置换矩阵P和列置换矩阵Q；

3)将行置换矩阵P与节点注入电流i的地址向量A_i相乘，生成变换后的节点注入电流向量i′的地址向量A′_i，将列置换矩阵Q与节点电压u的地址向量A_u相乘，生成变换后的节点电压向量u′的地址向量A′_u，将A′_i和A′_u分别存储到FPGA的存储器ROM_i和ROM_u中；

4)采用LDU分解法对改进子系统节点电导矩阵G′_k进行分解，生成子系统前代求解过程系数矩阵L′_k、子系统单位化求解过程系数矩阵D′_k和子系统回代求解过程系数矩阵U′_k，其中G′_k＝l′_kD′_kU′_k；

5)分别设置子系统前代求解过程系数矩阵L′_k中，第m行第n列非零元素参与运算的起始时刻T_{Lk_m_n}，子系统单位化求解过程系数矩阵D′_k中，对角线上第m行第m列非零元素参与运算的起始时刻T_{Dk_m_m}，子系统回代求解过程系数矩阵U′_k中，第m行第n列非零元素参与运算的起始时钟T_{Uk_m_n}，其中m≠n，计算子系统前代求解过程时钟周期数FORWARD_TIME_k，其中FORWARD_TIMe_k＝max{t_{lk_m_n}}，计算子系统回代求解过程时钟周期数BACKWARD_TIME_k，其中BACKWARD_TIME_k＝max{T_{Uk_m_n}}，生成系统前代求解过程时钟周期数FORWARD_TIME，其中FORWARD_TIME＝max{FORWARD_TIME_k}，系统回代求解过程时钟周期数BACKWARD_TIME，其中BACKWARD_TIME＝max{BACKWARD_TIME_k}；

6)将子系统前代求解过程系数矩阵L′_k和子系统回代求解过程系数矩阵U′_k中，非对角线上的非零元素按参与运算的起始时刻进行排序后，采用坐标存储格式存储到FPGA的存储器ROM_Lk和ROM_Uk中；

7)将子系统单位化求解过程系数矩阵D′_k中，对角线上的非零元素按参与运算的起始时钟进行排序后，采用压缩列存储格式存储到FPGA的存储器ROM_Dk中；

所述的在线求解过程包括如下步骤：

8)在FPGA中设置电流输入启动信号ena_input，前代过程启动信号ena_forward，回代过程启动信号ena_backward；

9)设置仿真时刻t＝0，启动仿真；

10)将电流输入启动信号ena_input置0，前代过程启动信号ena_forward置0，回代过程启动信号ena_backward置0；

11)仿真时间向前推进一个步长，t＝t+Δt；

12)将电流输入启动信号ena_input置1，节点注入电流i根据地址向量A′_i进行寻址排序，生成变换后的节点注入电流向量i′，将i′按照子系统编号k的顺序拆分为子系统节点注入电流向量i′_k；

13)将前代过程启动信号ena_forward置1，各子系统的前代过程同时开始，将子系统前代求解过程系数矩阵L′_k中的非对角线上非零元素、非对角线上非零元素行索引L_row[k]和非对角线上非零元素列索引L_column[k]，以流水线形式输入到处理单元PE_L_k中，与i′_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点注入电流向量i″_k，之后将子系统单位化求解过程系数矩阵D′_k中的对角线上非零元素、对角线上非零元素行索引D_row[k]，以流水线形式输入到处理单元PE_D_k中，与更新后的子系统节点注入电流向量i″_k完成浮点数除法操作，得到子系统节点电压向量u_k输出到寄存器u_temp[k]中；

14)将回代过程启动信号ena_backward置1，各子系统的回代过程同时开始，将子系统回代求解过程系数矩阵U′_k中的非对角线上非零元素、非对角线上非零元素行索引U_row[k]、非对角线上非零元素列索引U_column[k]，以流水线形式输入到处理单元PE_U_k中，与子系统节点电压向量u_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点电压向量u′_k输出到寄存器u_update[k]中；

15)将更新后的子系统节点电压向量u′_k按照子系统编号k的顺序拼接成系统节点电压u，并根据地址向量A′_u对系统节点电压u进行寻址排序后，生成变换后的节点电压向量u′；

16)判断物理时间是否达到仿真时刻t，如达到仿真时刻t，则进入下一步，否则实时仿真器待机至达到仿真时刻t后，进入下一步；

17)判断仿真时刻t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤10)。

本发明的面向有源配电网实时仿真的核心解算器并行设计方法，能够充分发挥FPGA硬件结构并行性的技术优势，能够充分考虑有源配电网实时仿真中节点电导矩阵解耦后各个子系统之间求解的独立性和FPGA硬件的集成结构，降低硬件资源占用率，提升求解由节点电导矩阵形成的稀疏线性方程组的速度，实现了实时仿真器中解算器的并行求解，即实现了由节点电导矩阵形成的稀疏线性方程组的深度并行求解，提高了基于FPGA的有源配电系统实时仿真器的性能。

附图说明

图1是解算器硬件设计示意图；

图2是本发明面向有源配电网实时仿真的核心解算器并行设计方法的流程图；

图3是本发明解算器中处理单元PE_L_k的硬件设计示意图；

图4是本发明解算器中处理单元PE_D_k的硬件设计示意图；

图5是本发明解算器中处理单元PE_U_k的硬件设计示意图；

图6是基于FPGA的有源配电网实时仿真平台示意图；

图7是含光伏的有源配电网测试算例示意图；

图8是单级式光伏单元详细结构；

图9是光伏单元1并网点A相电压V_PV1,a仿真结果图；

图10是光伏单元1并网点A相电流I_PV1,a仿真结果图；

图11是光伏单元1直流侧电压V_PV1,dc仿真结果图；

图12是光伏单元1直流侧电压V_PV1,dc相对误差曲线。

具体实施方式

下面结合实施例和附图对本发明的面向有源配电网实时仿真的核心解算器并行设计方法做出详细说明。

如图1、图2所示，本发明的面向有源配电网实时仿真的核心解算器并行设计方法，包括依次进行的离线预处理过程和在线求解过程，其中，

所述的离线预处理过程包括如下步骤：

1)采用嵌套图分割算法和贝瑞隆线路模型，将待仿真有源配电系统分割为N个子系统，N≥1，对于每一个子系统，生成初始子系统节点电导矩阵G_k，其中k为子系统编号，k＝1,2,...,N；定义待仿真有源配电系统的节点注入电流i，i的地址向量为A_i，定义系统节点电压u，u的地址向量为A_u；

所述的采用嵌套图分割算法和贝瑞隆线路模型，将待仿真有源配电系统分割为N个子系统，包括：

(1.1)采用嵌套图分割算法对待仿真有源配电系统的邻接矩阵图G(V,E)进行二路分割，生成两个分割后的连通子图和一条可分割边，其中V为邻接矩阵图G的顶点集，E为邻接矩阵图G的边集，对所有分割后的连通子图反复进行二路分割，每次二路分割生成的可分割边数量为上一次二路分割生成的可分割边数量的两倍，直至生成N个邻接矩阵图的连通子图G_j(V_j,E_j)，并得到N-1条可分割边，其中j＝1,2,...,N，V_j为连通子图G_j的顶点集，E_j为连通子图G_j的边集；

(1.2)采用贝瑞隆线路模型对所述的N-1条可分割边对应的待仿真有源配电系统中线路进行替代，生成N个相互解耦的子系统。

2)采用嵌套图分割算法和约束对称近似最小阶数置换算法，对所有初始子系统节点电导矩阵G_k进行行列变换与矩阵拼接处理，生成改进子系统节点电导矩阵G′_k，行置换矩阵P和列置换矩阵Q；包括：

(2.1)采用嵌套图分割算法对所有初始子系统节点电导矩阵G_k分别进行处理，生成置换子系统节点电导矩阵G″_k、第一子系统行置换矩阵P′_k和第一子系统列置换矩阵Q′_k，其中G_k＝P′_kG″_kQ′_k；

(2.2)采用约束对称近似最小阶数置换算法对置换子系统节点电导矩阵G″_k进行处理，生成改进子系统节点电导矩阵G′_k、第二子系统行置换矩阵P″_k和第二子系统列置换矩阵Q″_k，其中G″_k＝P″_kG′_kQ″_k；

(2.3)将所有第一子系统行置换矩阵P′_k按照子系统编号k的顺序拼接成第一系统行置换矩阵P′，将所有第一子系统列置换矩阵Q′_k按照子系统编号k的顺序拼接成第一系统列置换矩阵Q′，将所有第二子系统行置换矩阵P″_k按照子系统编号k的顺序拼接成第二系统行置换矩阵P″，将所有第二子系统列置换矩阵Q″_k按照子系统编号k的顺序拼接成第二系统列置换矩阵Q″；

(2.4)将第二系统行置换矩阵P″与第一系统行置换矩阵P′相乘，得到行置换矩阵P，将第一系统列置换矩阵Q′与第二系统列置换矩阵Q″相乘，得到列置换矩阵Q。

3)将行置换矩阵P与节点注入电流i的地址向量A_i相乘，生成变换后的节点注入电流向量i′的地址向量A_i′，将列置换矩阵Q与节点电压u的地址向量A_u相乘，生成变换后的节点电压向量u′的地址向量A′_u，将A_i′和A′_u分别存储到FPGA的存储器ROM_i和ROM_u中；

4)采用LDU分解法对改进子系统节点电导矩阵G′_k进行分解，生成子系统前代求解过程系数矩阵L′_k、子系统单位化求解过程系数矩阵D′_k和子系统回代求解过程系数矩阵U′_k，其中G′_k＝L′_kD′_kU′_k；

5)分别设置子系统前代求解过程系数矩阵L′_k中，第m行第n列非零元素参与运算的起始时刻T_{Lk_m_n}，子系统单位化求解过程系数矩阵D′_k中，对角线上第m行第m列非零元素参与运算的起始时刻T_{Dk_m_m}，子系统回代求解过程系数矩阵U′_k中，第m行第n列非零元素参与运算的起始时钟T_{Uk_m_n}，其中m≠n，计算子系统前代求解过程时钟周期数FORWARD_TIME_k，其中FORWARD_TIME_k＝max{T_{Lk_m_n}}，计算子系统回代求解过程时钟周期数BACKWARD_TIME_k，其中BACKWARD_TIME_k＝max{T_{Uk_m_n}}，生成系统前代求解过程时钟周期数FORWARD_TIME，其中FORWARD_TIME＝max{FORWARD_TIME_k}，系统回代求解过程时钟周期数BACKWARD_TIME，其中BACKWARD_TIME＝max{BACKWARD_TIME_k}；

6)将子系统前代求解过程系数矩阵L′_k和子系统回代求解过程系数矩阵U′_k中，非对角线上的非零元素按参与运算的起始时刻进行排序后，采用坐标存储格式存储到FPGA的存储器ROM_Lk和ROM_Uk中；

7)将子系统单位化求解过程系数矩阵D′_k中，对角线上的非零元素按参与运算的起始时钟进行排序后，采用压缩列存储格式存储到FPGA的存储器ROM_Dk中；

所述的在线求解过程包括如下步骤：

8)在FPGA中设置电流输入启动信号ena_input，前代过程启动信号ena_forward，回代过程启动信号ena_backward；

9)设置仿真时刻t＝0，启动仿真；

10)将电流输入启动信号ena_input置0，前代过程启动信号ena_forward置0，回代过程启动信号ena_backward置0；

11)仿真时间向前推进一个步长，t＝t+Δt；

12)将电流输入启动信号ena_input置1，节点注入电流i根据地址向量A_i′进行寻址排序，生成变换后的节点注入电流向量i′，将i′按照子系统编号k的顺序拆分为子系统节点注入电流向量i′_k；

13)将前代过程启动信号ena_forward置1，各子系统的前代过程同时开始，将子系统前代求解过程系数矩阵L′_k中的非对角线上非零元素、非对角线上非零元素行索引L_row[k]和非对角线上非零元素列索引L_column[k]，以流水线形式输入到如图3所示的处理单元PE_L_k中，与i′_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点注入电流向量i″_k，之后将子系统单位化求解过程系数矩阵D′_k中的对角线上非零元素、对角线上非零元素行索引D_row[k]，以流水线形式输入到如图4所示的处理单元PE_D_k中，与更新后的子系统节点注入电流向量i″_k完成浮点数除法操作，得到子系统节点电压向量u_k输出到寄存器u_temp[k]中；

14)将回代过程启动信号ena_backward置1，各子系统的回代过程同时开始，将子系统回代求解过程系数矩阵U′_k中的非对角线上非零元素、非对角线上非零元素行索引U_row[k]、非对角线上非零元素列索引U_column[k]，以流水线形式输入到如图5所示的处理单元PE_U_k中，与子系统节点电压向量u_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点电压向量u′_k输出到寄存器u_update[k]中；

15)将更新后的子系统节点电压向量u′_k按照子系统编号k的顺序拼接成系统节点电压u，并根据地址向量A′_u对系统节点电压u进行寻址排序后，生成变换后的节点电压向量u′；

16)判断物理时间是否达到仿真时刻t，如达到仿真时刻t，则进入下一步，否则实时仿真器待机至达到仿真时刻t后，进入下一步；

17)判断仿真时刻t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤10)。

下面给出具体实例：

本发明实例中基于多FPGA的实时仿真器采用三块Altera公司的

V系列FPGA5SGSMD5K2F40C2N及其配套官方开发板完成含光伏发电系统的有源配电网实时仿真。仿真平台如图6所示，FPGA1同时与其余两块FPGA通讯，FPGA2与FPGA3之间无数据交互。各开发板之间采用光纤实现通讯。整个实时仿真器通过125MHz的时钟驱动，FPGA之间单通道数据传输速率为2500Mbps。

测试算例为含光伏的IEEE 123节点系统，如图7所示，在IEEE 123节点系统的节点117和节点121处分别接入两个结构相同的单级式光伏发电单元，光伏发电单元的详细结构如图8所示。两个光伏发电系统部分的仿真步长均设为4μs，分别由2个不同的FPGA开发板仿真。在光伏发电系统中，逆变器采用V_dc-Q控制，光伏电压参考值V_ref以常量形式给出。算例中光伏发电单元PV的温度设置为298K，V_ref设为350V，Q_ref设为0Var。电源S和变压器T采用电压源串联恒定阻抗模拟。FPGA芯片由100MHz的全局时钟驱动，通过锁相环PLL倍频至125MHz输入仿真解算部分。相同算例在PSCAD/EMTDC中进行搭建与仿真，仿真步长设定为4μs，仿真时间为3s。仿真场景设置为2.0s时光伏单元1并网点发生A相接地故障，2.2s后故障切除，2.4s秒光照强度由500W/m²上升到1000W/m²；网络部分单独由一块FPGA开发板仿真，求解时应用本发明的面向有源配电网实时仿真的核心解算器并行设计方法。为验证本发明方法的有效性，网络部分选取三个场景进行对比分析：

场景1：将网络部分划分为两个子系统，仿真步长设置为16μs。

场景2：将网络部分划分为四个子系统，仿真步长设置为16μs。

场景3：将网络部分划分为八个子系统，仿真步长设置为12μs。

(1)求解速度和硬件资源占用率分析

在该算例中，求解网络部分电气系统节点电导矩阵的维数为274维，非零元素的个数为1899个；对节点电导矩阵进行解耦处理后，在场景1、场景2、场景3中生成的子系统节点电导矩阵维数以及分解后生成的L矩阵、D矩阵和U矩阵中非零元素个数见表1、表2、表3；求解过程耗时分析见表4。在基于FPGA的有源配电网实时仿真解算器中，算例整体和解算器模块的资源占用分析见表5。

(2)求解精度分析

基于FPGA的实时仿真器与商业软件PSCAD/EMTDC的仿真结果对比如图9～图12所示，PSCAD/EMTDC采用单一仿真步长4μs。从图中可以看出，两个仿真系统给出的结果基本一致，从而验证了面向有源配电网实时仿真的核心解算器并行设计的正确性及有效性。

以上算例测试结果证明，本发明的面向有源配电网实时仿真的核心解算器并行设计，能够充分考虑有源配电网实时仿真中节点电导矩阵解耦后各个子系统之间求解的独立性和FPGA硬件的集成结构，实现节点电导矩阵的深度并行求解。实现了由节点电导矩阵的深度并行求解，提高了基于FPGA的大规模有源配电系统实时仿真器的性能。

表1场景1子系统节点电导矩阵维数与各矩阵非零元素个数

表2场景2子系统节点电导矩阵维数与各矩阵非零元素个数

表3场景3子系统节点电导矩阵维数与各矩阵非零元素个数

表4求解过程耗时分析

表5资源占用情况分析

Claims (3)

1.一种面向有源配电网实时仿真的核心解算器并行设计方法，其特征在于，包括依次进行的离线预处理过程和在线求解过程，其中，

所述的离线预处理过程包括如下步骤：

1)采用嵌套图分割算法和贝瑞隆线路模型，将待仿真有源配电系统分割为N个子系统，N≥1，对于每一个子系统，生成初始子系统节点电导矩阵G_k，其中k为子系统编号，k＝1，2，...，N；定义待仿真有源配电系统的节点注入电流i，i的地址向量为A_i，定义系统节点电压u，u的地址向量为A_u；

2)采用嵌套图分割算法和约束对称近似最小阶数置换算法，对所有初始子系统节点电导矩阵G_k进行行列变换与矩阵拼接处理，生成改进子系统节点电导矩阵G′_k，行置换矩阵P和列置换矩阵Q；

3)将行置换矩阵P与节点注入电流i的地址向量A_i相乘，生成变换后的节点注入电流向量i′的地址向量A′_i，将列置换矩阵Q与节点电压u的地址向量A_u相乘，生成变换后的节点电压向量u′的地址向量A′_u，将A′_i和A′_u分别存储到FPGA的存储器ROM_i和ROM_u中；

4)采用LDU分解法对改进子系统节点电导矩阵G′_k进行分解，生成子系统前代求解过程系数矩阵L′_k、子系统单位化求解过程系数矩阵D′_k和子系统回代求解过程系数矩阵U′_k，其中G′_k＝L′_kD′_kU′_k；

5)分别设置子系统前代求解过程系数矩阵L′_k中，第m行第n列非零元素参与运算的起始时刻T_{Lk_m_n}，子系统单位化求解过程系数矩阵D′_k中，对角线上第m行第m列非零元素参与运算的起始时刻T_{Dk_m_m}，子系统回代求解过程系数矩阵U′_k中，第m行第n列非零元素参与运算的起始时钟T_{Uk_m_n}，其中m≠n，计算子系统前代求解过程时钟周期数FORWARD_TIME_k，其中FORWARD_TIME_k＝max{T_{Lk_m_n}}，计算子系统回代求解过程时钟周期数BACKWARD_TIME_k，其中BACKWARD_TIME_k＝max{T_{Uk_m_n}}，生成系统前代求解过程时钟周期数FORWARD_TIME，其中FORWARD_TIME＝max{FORWARD_TIME_k}，系统回代求解过程时钟周期数BACKWARD_TIME，其中BACKWARD_TIME＝max{BACKWARD_TIME_k}；

6)将子系统前代求解过程系数矩阵L′_k和子系统回代求解过程系数矩阵U′_k中，非对角线上的非零元素按参与运算的起始时刻进行排序后，采用坐标存储格式存储到FPGA的存储器ROM_Lk和ROM_Uk中；

7)将子系统单位化求解过程系数矩阵D′_k中，对角线上的非零元素按参与运算的起始时钟进行排序后，采用压缩列存储格式存储到FPGA的存储器ROM_Dk中；

所述的在线求解过程包括如下步骤：

8)在FPGA中设置电流输入启动信号ena_input，前代过程启动信号ena_forward，回代过程启动信号ena_backward；

9)设置仿真时刻t＝0，启动仿真；

10)将电流输入启动信号ena_input置0，前代过程启动信号ena_forward置0，回代过程启动信号ena_backward置0；

11)仿真时间向前推进一个步长，t＝t+Δt；

12)将电流输入启动信号ena_input置1，节点注入电流i根据地址向量A′_i进行寻址排序，生成变换后的节点注入电流向量i′，将i′按照子系统编号k的顺序拆分为子系统节点注入电流向量i′_k；

13)将前代过程启动信号ena_forward置1，各子系统的前代过程同时开始，将子系统前代求解过程系数矩阵L′_k中的非对角线上非零元素、非对角线上非零元素行索引L_row[k]和非对角线上非零元素列索引L_column[k]，以流水线形式输入到处理单元PE_L_k中，与i′_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点注入电流向量i″_k，之后将子系统单位化求解过程系数矩阵D′_k中的对角线上非零元素、对角线上非零元素行索引D_row[k]，以流水线形式输入到处理单元PE_D_k中，与更新后的子系统节点注入电流向量i″_k完成浮点数除法操作，得到子系统节点电压向量u_k输出到寄存器u_temp[k]中；

14)将回代过程启动信号ena_backward置1，各子系统的回代过程同时开始，将子系统回代求解过程系数矩阵U′_k中的非对角线上非零元素、非对角线上非零元素行索引U_row[k]、非对角线上非零元素列索引U_column[k]，以流水线形式输入到处理单元PE_U_k中，与子系统节点电压向量u_k完成浮点数乘法和浮点数减法操作，得到更新后的子系统节点电压向量u′_k输出到寄存器u_update[k]中；

15)将更新后的子系统节点电压向量u′_k按照子系统编号k的顺序拼接成系统节点电压u，并根据地址向量A′_u对系统节点电压u进行寻址排序后，生成变换后的节点电压向量u′；

16)判断物理时间是否达到仿真时刻t，如达到仿真时刻t，则进入下一步，否则实时仿真器待机至达到仿真时刻t后，进入下一步；

17)判断仿真时刻t是否达到设定的仿真终了时刻T，如达到设定的仿真终了时刻T，则仿真结束，否则返回步骤10)。

2.根据权利要求1所述的面向有源配电网实时仿真的核心解算器并行设计方法，其特征在于，步骤1)所述的采用嵌套图分割算法和贝瑞隆线路模型，将待仿真有源配电系统分割为N个子系统，包括：

(1.1)采用嵌套图分割算法对待仿真有源配电系统的邻接矩阵图G(V，E)进行二路分割，生成两个分割后的连通子图和一条可分割边，其中V为邻接矩阵图G的顶点集，E为邻接矩阵图G的边集，对所有分割后的连通子图反复进行二路分割，每次二路分割生成的可分割边数量为上一次二路分割生成的可分割边数量的两倍，直至生成N个邻接矩阵图的连通子图G_j(V_j，E_j)，并得到N-1条可分割边，其中j＝1，2，...，N，V_j为连通子图G_j的顶点集，E_j为连通子图G_j的边集；

(1.2)采用贝瑞隆线路模型对所述的N-1条可分割边对应的待仿真有源配电系统中线路进行替代，生成N个相互解耦的子系统。

3.根据权利要求1所述的面向有源配电网实时仿真的核心解算器并行设计方法，其特征在于，步骤2)所述的对所有初始子系统节点电导矩阵G_k进行行列变换与矩阵拼接处理，包括：

(2.1)采用嵌套图分割算法对所有初始子系统节点电导矩阵G_k分别进行处理，生成置换子系统节点电导矩阵G″_k、第一子系统行置换矩阵P′_k和第一子系统列置换矩阵Q′_k，其中G_k＝P′_kG″_kQ′_k；

(2.2)采用约束对称近似最小阶数置换算法对置换子系统节点电导矩阵G″_k进行处理，生成改进子系统节点电导矩阵G′_k、第二子系统行置换矩阵P″_k和第二子系统列置换矩阵Q″_k，其中G″_k＝P″_kG′_kQ″_k；

(2.3)将所有第一子系统行置换矩阵P′_k按照子系统编号k的顺序拼接成第一系统行置换矩阵P′，将所有第一子系统列置换矩阵Q′_k按照子系统编号k的顺序拼接成第一系统列置换矩阵Q′，将所有第二子系统行置换矩阵P″_k按照子系统编号k的顺序拼接成第二系统行置换矩阵P″，将所有第二子系统列置换矩阵Q″_k按照子系统编号k的顺序拼接成第二系统列置换矩阵Q″；

(2.4)将第二系统行置换矩阵P″与第一系统行置换矩阵P′相乘，得到行置换矩阵P，将第一系统列置换矩阵Q′与第二系统列置换矩阵Q″相乘，得到列置换矩阵Q。

Images