CN111722667B - 电压参考电路 - Google Patents

电压参考电路 Download PDF

Info

Publication number
CN111722667B
CN111722667B CN202010159874.7A CN202010159874A CN111722667B CN 111722667 B CN111722667 B CN 111722667B CN 202010159874 A CN202010159874 A CN 202010159874A CN 111722667 B CN111722667 B CN 111722667B
Authority
CN
China
Prior art keywords
component arrangement
voltage
component
bjt
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010159874.7A
Other languages
English (en)
Other versions
CN111722667A (zh
Inventor
蒂埃里·迈克尔·阿兰·西卡尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN111722667A publication Critical patent/CN111722667A/zh
Application granted granted Critical
Publication of CN111722667B publication Critical patent/CN111722667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电压参考电路，包括：电阻轨迹，该电阻轨迹具有第一力触点和第二力触点，该第一力触点和该第二力触点被配置成使电流穿过该电阻轨迹；第一感测触点、第二感测触点和第三感测触点，其中该感测触点中的每一个沿着该第一力触点与该第二力触点之间的该电阻轨迹布置在不同位置处，并且该感测触点被布置成限定第一电阻器和第二电阻器；第一组件布置，该第一组件布置包括具有温度相关电压偏置的P‑N结；第二组件布置；其中该第一组件布置和该第二组件布置中的一个或两个提供反偏置电压，该反偏置电压用于抵消该P‑N结的该温度相关电压偏置，使得该电压参考电路被配置成提供恒定输出参考电压。

Description

电压参考电路
技术领域
本公开涉及一种电压参考电路。具体而言，本公开涉及一种电压参考电路，该电压参考电路提供对于接触电阻变化基本上不变的恒定输出电压参考。
背景技术
准确参考可用于各种行业，以便允许信息的适当测量、处理和输出。因此，毫无意外，在几乎所有类型的电子应用，包括但决不限于例如信号处理和电池管理系统的应用中，准确电压参考是必不可少的。因此，多年来已设计了一系列不同类型的参考电压电路，包括带隙参考电压电路和齐纳二极管参考电压电路。
发明内容
根据本公开的第一方面，提供一种电压参考电路，包括：
电阻轨迹，该电阻轨迹具有：
用于与第一电源电压耦合的第一力触点，以及用于耦合到第二电源电压的第二力触点，其中该第二电源电压不同于该第一电源电压，并且该第一力触点和该第二力触点被配置成使电流穿过该电阻轨迹；
第一感测触点、第二感测触点和第三感测触点，其中该第一感测触点、该第二感测触点和该第三感测触点中的每一个沿着该第一力触点与该第二力触点之间的该电阻轨迹布置在不同位置处，因此该感测触点中的该第三感测触点最靠近该第一力触点，并且其中该电阻轨迹的第一部分限定第一电阻器，该第一部分包括该第一感测触点与该第二感测触点之间的长度，并且该电阻轨迹的第二部分限定第二电阻器，该第二部分包括该第三感测触点与该第一感测触点和该第二感测触点中最靠近该第三感测触点的感测触点之间的长度；
第一组件布置，该第一组件布置具有耦合到该电阻轨迹的该第二力触点的第一端；用于耦合到该第二电源电压的第二端；以及耦合到该第一感测触点的控制端，该控制端被配置成基于该控制端处的电压来控制在该第一组件布置的该第一端与该第二端之间的电流流动，其中该第一组件布置包括具有温度相关的电压偏置的P-N结；
第二组件布置，该第二组件布置具有用于耦合到第一电源电压和第二电源电压中的一个的第一端；以及耦合到该第二感测触点的第二端；
其中该第一组件布置和该第二组件布置中的一个或两个在第一电阻器或第二电阻器上提供反偏置电压，该反偏置电压用于抵消该P-N结的该温度相关电压偏置，并且其中该反偏置电压由第一电阻与第二电阻的比率设定，因此该电压参考电路被配置成在该第三感测触点与该第一电源电压和该第二电源电压中的一个之间提供恒定输出参考电压。
应了解，尽管结已被描述为P-N结，但是这对掺杂剂材料的顺序没有限制，因此P-N结相等地描述可以被视为具有正-负掺杂或负-正掺杂顺序的结。因此，在P-N结中是从正到负还是从负到正施加偏置电压并不重要。
在一个或多个实施例中，第一组件布置可以包括第一组件布置双极结晶体管BJT，其中该第一组件布置的第一端可以包括该第一组件布置BJT的集电极端，该第一组件布置的第二端可以包括该第一组件布置BJT的发射极端，并且该第一组件布置的第三端可以包括该第一组件布置BJT的基极端，并且其中该第一组件布置的P-N结可以包括该第一组件布置BJT的基极-发射极结。
在一个或多个实施例中，第一组件布置BJT可以包括NPN BJT或PNP BJT。在一个或多个实施例中，该第一组件布置BJT可以包括NPN BJT，第二电源电压可以包括比第一电源电压低的电源电压。在一个或多个实施例中，该第一组件布置BJT可以包括PNP BJT，该第二电源电压可以包括比该第一电源电压高的电源电压。
在一个或多个实施例中，第一组件布置可以包括：第一组件布置金属氧化物半导体场效应晶体管MOSFET，该第一组件布置金属氧化物半导体场效应晶体管MOSFET具有源极端、漏极端和栅极端；第一组件布置放大器，该第一组件布置放大器具有第一输入端、第二输入端和输出端；以及第一组件布置二极管，该第一组件布置二极管具有输入端和输出端，该二极管包括P-N结；其中：
该第一组件布置的该第一端可以包括该第一组件布置MOSFET的该源极端；
该第一组件布置的该第二端可以包括该第一组件布置二极管的输出端；
该第一组件布置的控制端可以包括该第一组件布置放大器的该第一输入端；
该第一组件布置MOSFET的该栅极端可以耦合到该第一组件布置放大器的该输出端；
该第一组件布置放大器的该第二输入端可以耦合到该第一组件布置MOSFET的该漏极端；
该第一组件布置放大器的该第二输入端可以耦合到该第一组件布置二极管的输入节点，以及
该第一组件布置MOSFET的该漏极端可以耦合到该第一组件布置二极管的该输入端和该第一组件布置二极管的该输出端中的一个。
在一个或多个实施例中，第二组件布置可以包括第二组件布置BJT，其中该第二组件布置的第一端可以包括该第二组件布置BJT的发射极端，该第二组件布置的第二端可以包括该第二组件布置BJT的基极端，并且该第二组件布置可以包括第三端，该第三端通过恒定电源布置耦合到该第二组件布置BJT的集电极端，并且该第二组件布置的该第三端可以用于耦合到该第一电源电压和该第二电源电源中的另一个，该第一组件布置和该第二组件布置的布置使得其一起提供第一感测触点与第二感测触点之间的反偏置电压。
在一个或多个实施例中，恒定电源可以包括电流镜或威尔逊电流镜布置。
在一个或多个实施例中，恒定电源可以包括电源布置，并且该电源布置可以包括第一电流镜BJT和第二电流镜BJT，其中该第一电流镜BJT的基极和该第二电流镜BJT的基极耦合在一起，该第二电流镜BJT的集电极端可以耦合到第二组件布置BJT的集电极，该第一电流镜BJT的发射极端可以用于耦合到第一电源电压，该第二电流镜BJT的发射极端可以用于耦合到该第一电源电压，并且该第一电流镜BJT和该第二电流镜BJT的栅极端还耦合到该第一电流镜BJT和该第二电流镜BJT中的一个的该集电极端。
在一个或多个实施例中，第一电流镜BJT的集电极端可以耦合到电阻轨迹的第一力触点。在一个或多个实施例中，第一电流镜BJT的集电极端可以耦合到第三电流镜BJT的集电极端，该第三电流镜BJT具有耦合到该电阻轨迹的该第一力触点的发射极端，并且该第三电流镜BJT还具有耦合到该第二电流镜BJT和第二组件布置BJT的集电极端的基极端。
在一个或多个实施例中，第二组件布置可以包括第二组件布置放大器，其中该第二组件布置的第一端可以包括该第二组件布置放大器的输出端，该第二组件布置的第二端包括该第二组件布置放大器的第一输入，并且该第二组件布置包括耦合到第一感测触点和第三感测触点中的一个的第三端，该第二组件布置放大器包括内置偏移，使得该第二组件布置提供该第二感测触点与该第三感测触点之间的反偏置电压。
在一个或多个实施例中，第二组件布置可以包括第二组件布置MOSFET，该第二组件布置MOSFET具有源极端、漏极端和栅极端；第二组件布置放大器，该第二组件布置放大器包括第一输入端、第二输入端和输出端；以及第二组件布置二极管，该第二组件布置二极管具有输入端和输出端；以及
其中该第二组件布置MOSFET的该源极端可以包括该第二组件布置的第一端并且用于耦合到第一电源电压，该第二组件布置MOSFET的该漏极端耦合到第一力触点，该第二组件布置MOSFET的该栅极端可以耦合到该第二组件布置放大器的该输出端，该第二组件布置放大器的第一输入节点包括该第二组件布置的该第二端，并且该第二组件布置放大器的第二输入节点包括该第二组件布置的第三端，该第二组件布置的该第三端耦合到该第二组件布置二极管的输入节点以及该第二组件布置二极管的输出节点，以耦合到第二电源电压，
其中该第一组件布置和该第二组件布置的布置可以使得其一起提供第一感测触点与第二感测触点之间的反偏置电压。
在一个或多个实施例中，电压参考电路可以包括带隙参考电路，并且其中在第三感测触点与第二电源电压之间提供恒定输出参考电压。
在一个或多个实施例中，电压参考电路可以是齐纳电压参考电流，并且其中第一组件布置可以包括齐纳二极管，该齐纳二极管具有耦合到第一组件布置BJT的基极以及第一感测触点的输出端，以及耦合到第一电源电压的输入端。
在一个或多个实施例中，电压参考电路可以包括具有基极端、发射极端和集电极端的另一BJT，其中该另一BJT的该基极端可以耦合到第一组件布置BJT的基极端以及齐纳二极管的输出节点，该另一BJT的该发射极端可以用于耦合到第二电源电压，并且该另一BJT的该集电极端可以耦合到该齐纳二极管的输出端，使得该另一BJT和该第一组件布置BJT形成电流镜。
在一个或多个实施例中，电阻轨迹可以包括多晶硅电阻轨迹。在一个或多个实施例中，该电阻轨迹可以包括在衬底材料的氧化层上的多晶硅沉积物。
在一个或多个实施例中，第一感测触点可以包括沿着电阻轨迹位于第一位置处的第一子感测触点、沿着该电阻轨迹和第一切换设备位于第二位置处的第二子感测触点，其中该第一切换设备可以被配置成提供该第一感测触点在该第一子感测触点与该第二子感测触点之间的切换，使得改变提供第一电阻器的该电阻轨迹的长度。
在一个或多个实施例中，第三感测触点可以包括沿着电阻轨迹位于第三位置处的第一子感测触点、沿着该电阻轨迹位于第四位置处的第二子感测触点，以及第二切换设备，其中该第二切换设备可以被配置成提供第一感测触点在该第一子感测触点与该第二子感测触点之间的切换，使得改变提供第二电阻器的该电阻轨迹的长度。
在一个或多个实施例中，第二感测触点可以包括沿着电阻轨迹位于第四位置处的第一子感测触点、沿着该电阻轨迹位于第五位置处的第二子感测触点，以及第三切换设备，其中该第三切换设备可以被配置成提供第二感测触点在该第一子感测触点与该第二子感测触点之间的切换，以便改变第一电阻器和第二电阻器两者的长度。
在一个或多个实施例中，第一感测触点中的第一子感测触点和第二子感测触点的第一位置与第二位置之间的距离可以不同于第三感测触点中的第一子感测触点和第二子感测触点的第三位置与第四位置之间的距离。
在一个或多个实施例中，电压参考电路还可以包括匹配电阻器，其中：
该匹配电阻器布置在第一感测触点与第一组件布置的控制端之间，并且其中该匹配电阻器具有电阻，该电阻被配置成将该第一感测触点与该第一组件布置之间的压降匹配到第二感测触点与该第二组件布置之间的压降；或
该匹配电阻器布置在第三感测触点与第二组件布置的第三端之间，并且其中该匹配电阻器具有电阻，该电阻被配置成将该第三感测触点与该第二组件布置之间的压降匹配到该第二感测触点与该第二组件布置的第二端之间的压降。
虽然本公开容许各种修改和可替换形式，但其细节已经以例子的方式在附图中示出且将详细地描述。然而，应理解，超出所描述的特定实施例的其它实施例也是可能的。也涵盖落在所附权利要求书的精神和范围内的所有修改、等效物和可替代实施例。
以上论述并非旨在表示当前或未来权利要求集的范围内的每个示例实施例或每一实施方案。附图和之后的具体实施方式还举例说明了各种示例实施例。考虑以下结合附图的详细描述可以更全面地理解各种示例实施例。
附图说明
现将仅借助于例子参考附图描述一个或多个实施例，其中：
[图1]示出带隙电压参考电路的示例第一实施例；
[图2]示出图1的示例实施例的更详细示意性表示；
[图3]示出带隙电压参考电路的示例第二实施例；
[图4]示出图3的示例实施例的更详细示意性表示；
[图5]示出带隙电压参考电路的示例第三实施例；
[图6]示出图5的示例实施例的更详细示意性表示；
[图7]示出带隙电压参考电路的示例第四实施例；
[图8]示出图7的示例实施例的更详细示意性表示；
[图9]示出带隙电压参考电路的示例第五实施例；
[图10]示出图9的示例实施例的更详细示意性表示；
[图11]示出带隙电压参考电路的示例第六实施例；
[图12]示出图11的示例实施例的更详细示意性表示；
[图13]示出带隙电压参考电路的示例第七实施例；
[图14]示出图13的示例实施例的更详细示意性表示；
[图15]示出齐纳电压参考电路的示例实施例；
[图16]示出图15的示例实施例的更详细示意性表示；
[图17]示出具有可调谐带隙的带隙电压参考电路的示例实施例；以及
[图18]示出具有电阻匹配的感测触点的带隙电压参考的示例实施例。
具体实施方式
电压参考电路被设计成提供恒定电压，而与温度变化和电源改变无关。然而，P-N结的带隙具有通常可以等于-2mV/K的固有的温度相关电压偏置，这在室温下产生约0.65V的压降。为了获得准确的电压参考电路，必须提供反偏置电压，该反偏置电压至少一阶地抵消P-N结的温度相关电压偏置。电压参考电路可以包括：包括P-N结的第一组件布置；以及第二组件布置，其中第一或第二组件布置中的一个或两个被配置成在第一或第二电阻器中的一个上提供反偏置电压。可以通过调整第一和第二电阻器之间的电阻比率来调节反偏置电压的量值。
在带隙参考电压电路的例子中，通过有目的地选择第一电阻器的电阻与第二电阻器的电阻的比率，可以允许通过反偏置电压行为抵消温度相关电压，由此提供接近硅的理论带隙的电压，在0开尔文下为1.22eV。电压参考电路的输出电压可以表示为：
其中V0是电路的恒定电压输出，VD是跨越P-N结，例如二极管的电压，该电压具有固有的温度相依性，R1是第一电阻器的电阻，R2是第二电阻器的电阻，并且ΔVbe是由第一和第二组件布置中的一个或两个提供的电压反偏置电压。允许调节ΔVbe的目标电阻率R2/R1可以被称为常数k。
随着时间的流逝，电压参考电路的电压参考值可能会偏离其最初设计的值。可能导致电压参考值偏差的主要因素之一可以是形成电压参考电路的组成部分的电阻器的接触电阻的变化。例如机械或热应力或应变的环境或操作影响可能会导致电阻器的触点裂化，由此导致第一和第二电阻器的相对电阻变化。这些电阻变化可能导致参考电压V0改变。R1中的相对误差εx可以被描述为R1的偏差ΔRx与R1的比率：εx＝ΔRx/R1。R2中的相对误差εy可以被描述为R2的偏差ΔRy与R2的比率：εy＝ΔRy/R2。从等式(1)中，我们看到由于接触电阻变化而引起的偏差参考电压变为：
在一些应用中，电压参考的偏差可能不会对利用电压参考的系统的性能产生显著影响。然而，例如在安全性至关重要的应用中，就参考电压准确性和可靠性而言，可能需要满足最严格的要求。在安全性至关重要的系统中，这种误差可能不仅是有问题的，而且还是致命的。具体来说，用于电动汽车的锂离子电池可能需要特别稳定的电压参考信号，该电压参考信号可以在5年、10年、20年或更多年保持可靠，并且在此类情况下偏差可能是不可接受的。
本公开可以提供装置，该装置克服与产生参考电压偏移的电阻偏差相关联的一个或多个问题。在本公开中，提供一种电阻轨迹，该电阻轨迹具有在该电阻轨迹的第一端处的第一力触点，以及在该电阻轨迹的第二端处的第二力触点，该第一和第二力触点被配置成使电流穿过该电阻轨迹。还提供第一感测触点、第二感测触点和第三感测触点，其中该感测触点中的每一个沿着第一力触点与第二力触点之间的电阻轨迹布置在不同位置处。第一感测触点与第二感测触点之间的电阻轨迹的部分限定第一电阻器，并且第三感测触点与第一和第二感测触点中最接近的感测触点之间的电阻轨迹的部分限定第二电阻器。如将在本文中描述，取决于电路中的其余组件的布局，可以调节第一和第二力触点的布置的次序。在一些例子中，电阻轨迹可以包括多晶硅材料的轨迹，该多晶硅材料的轨迹提供材料的单个电阻长度。因为电阻器由单个电阻轨迹的长度限定，而不需要电阻器之间的接触垫，所以电阻器的电阻可以由电阻器的长度排他性地限定，因此k也可以由这些长度排他性地限定。通过提供此种布置，可以降低与电阻器之间的触点相关联的误差。可以通过使用单个电阻轨迹来补偿触点误差的至少一阶效应，该单个电阻轨迹包括第一和第二力触点，以及第一、第二和第三感测触点。对于P-N结，这种布置可以将通常称为β的集电极电流与基极电流的比率提高到大于100。
应了解，力触点在本领域中理解为包括电触点，该电触点被配置成电路布置以驱动其间的电流，从而导致在布置在其间的任何组件上的压降。在一些例子中，力触点另外可以称为电流引线。还应了解，感测触点在本领域中理解为包括具有高阻抗的触点，使得可以在其上测量压降，但是当与在两个连接的力触点之间流动的电流相比时，相对较小的电流将流过感测触点。感测触点一般可以布置在第一和第二力触点之间以及要测量的阻抗的两侧上。在此种配置中，感测触点将能够测量在要测量的阻抗上的压降，而不会中断被测量的阻抗的操作。流过感测触点的电流可以比在力触点之间流动的电流少十倍、少一百倍，或少一千倍。在其它实施例中，当与在力触点之间流动的电流相比时，流过感测触点的电流可以甚至更低。
图1至16例示使用单个电阻轨迹的恒定参考电压输出的多种可能布置，该单个电阻轨迹具有由电阻轨迹的长度限定的电阻器。应了解，在图1至16中提供的例子仅示出可能特别有利的所有可能布置的子集。应进一步了解，除了由于电阻器接触偏移引起的不变性，本文所描述的一些单独实施例可以提供优于其它实施例的另外优点。
如图1中所示，在一个或多个实施例中，提供电压参考电路100，该电压参考电路100包括电阻轨迹101，该电阻轨迹101具有第一力触点102和第二力触点103，以及第一感测触点104、第二感测触点105和第三感测触点106。第一感测触点104、第二感测触点105和第三感测触点106中的每一个沿着第一力触点102与第二力触点103之间的电阻轨迹布置在不同位置处。第一电阻器107由电阻轨迹101的第一部分限定，该第一部分包括第一感测触点104与第二感测触点105之间的长度。在这个和其它实施例中，第二电阻器108由电阻轨迹的第二部分限定，该第二部分包括第二感测105触点与第三感测触点106之间的长度。
电压参考电路100还包括第一组件布置109，该第一组件布置109包括具有温度相关电压偏置的P-N结。第一组件布置109包括第一端110和第二端111，来自电阻轨迹101的电流在该第一端110与该第二端111之间流过。第一组件布置109还包括控制端112，该控制端被配置成提供对第一控制布置109的第一端110与第二端111之间的电流流动的控制。
电压参考电路100还包括第二组件布置113，该第二组件布置113被配置成在第一电阻器上产生反偏置电压ΔVbe，该反偏置电压ΔVbe提供用于抵消恒定输出参考电压Vo中的温度相关电压VD。第二组件布置113包括耦合到第一电源电压117的第一端114、耦合到第二感测触点105的第二端115，以及耦合到第二电源电压118的第三端116。如稍后将看到，第二组件布置113的第一端114可以耦合到第一电源电压117或第二电源电压118中的任一个，并且第二组件布置113的第三端115可以耦合到第一电源电压117或第二电源电压118中的另一个，或第二组件布置113的第三端115可以耦合到第三感测触点106。
如图1中所示，在一个或多个示例实施例中，第一组件布置109可以包括NPN第一组件布置双极结晶体管(bipolar junction transistor，BJT)。第一组件布置BJT包括作为第一组件布置109的第一端110的集电极端、作为第一组件布置109的第二端111的发射极端，以及作为第一组件布置109的第三端112的基极端。通过将第一组件布置BJT的基极端耦合到第一感测触点104，与第一力触点102与第二力触点103之间的电阻轨迹101的阻抗相比，第一感测触点提供高阻抗触点。在此实施例中，P-N结包括第一组件布置BJT的基极-发射极结。
在不进行补偿温度相关电压偏置的任何尝试的情况下，将电压参考电路100中的第一组件布置BJT布置为第一组件布置109会产生温度相关参考电压。尽管BJT在图1中示为第一组件布置109，但是应了解，其它组件可以代替BJT，以便提供对通过电阻轨迹101的电流流动的控制。
如图1中所示，第二组件布置113可以包括第二组件布置双极结晶体管(bipolarjunction transistor，BJT)119以及恒定电源布置120。第二组件布置BJT 119包括耦合到恒定电源120的第二端的集电极端、作为第二组件布置113的第三端116的发射极端，以及作为第二组件布置113的第二端115的基极端。恒定电源120还具有耦合到第一电源电压117的第一端。通过将第二组件布置BJT 119的基极端耦合到第二感测触点104，与第一力触点102与第二力触点103之间的电阻轨迹的阻抗相比，提供高阻抗路径。第二组件布置BJT 119与电压参考电路100中的第一组件布置BJT以及恒定电源120组合的布置导致提供电压，该电压在第一电阻器107和第二电阻器108中的一个上提供反偏置电压。在图1的例子中，第一组件布置BJT和第二组件布置BJT设置电压以及第一和第二感测触点，由此使在第一电阻器107上提供ΔVbe。尽管第二组件布置BJT 119和恒定电源120的组合在图1中示为第二组件布置113，但是应了解，其它组件可以代替这些组件以便提供ΔVbe。
通过如参考图1所描述的电压参考电路100的组件的布置，温度相关电压偏置和反偏置电压中的每一个可以与绝对温度(PTAT)成比例或与绝对温度(CTAT)互补。通过将CTAT电压和PTAT电压相加在一起，或从另一CTAT电压中减去CTAT电压或从另一PTAT电压中减去PTAT电压，取消参考电压的温度相依性，因此第三感测触点106与第二电源电压118之间的电压与温度无关，并且由于缺乏第一电阻器107与第二电阻器108之间的电力触点，还与接触电阻变化无关。
应了解，在电压参考电路在本文中描述为可耦合到第一或第二电源线，或用于耦合到第一或第二电源线的情况下，可以分布电压参考电路，而无需连接到电压源或地面。因此，尽管本文中描述的具体实施例将电压参考电路描述为耦合到两条电压供应线中的每一条，但是应理解，该电路在使用时描述，但是此连接不一定提供侵犯耦合到参考电压的权利的电路。在参考图1描述的实施例中，第一电源电压可以包括比第二电源电压高的电压电平(更高电势)。在一些例子中，第二电源电压可以包括接地电压电平。
如图2中所示，提供图1的电压参考电路100的示意性表示。为了便于参考，图2的组件已经用与图1的组件对应的附图标记来标记。在此例子中，恒定电源120包括电流镜并且耦合到第三电流镜BJT 123。电流镜包括具有耦合基极的第一电流镜BJT 121和第二电流镜BJT 122，以及从电流镜的第一BJT 121的集电极耦合到电流镜BJT 121、122的基极的反馈线。电流镜从第一电流镜BJT 121和第二电流镜BJT 122的集电极提供恒定电流。相应第一电流镜BJT 121和第二电流镜BJT 122的输出电路可以随着用于形成电流镜120的BJT 121、122的基极尺寸之比而不同。电流镜的使用可以确保电压参考电路100的输出电压与第一电源电压117处的电源电流的变化无关。包括PNP BJT的第三电流镜BJT 123可以基于在第二组件布置BJT 119的基极处的电压来提供对电阻轨迹101上的电流的另外控制。第一、第二和第三电流镜BJT一起提供威尔逊电流镜。威尔逊电流镜提供更高输出阻抗，与仅包括两个BJT的电流镜相比，该威尔逊电流镜提供在其输入端具有更高抗电压变化能力的稳定恒定电流输出，但是可以使用此电流镜代替威尔逊电流镜。电流镜布置用于复制在第二组件布置BJT的集电极处的电流并且将此电流施加在电阻轨迹101上。在一些实施例中，第一组件布置BJT的区域可以大于第二组件布置BJT的区域，这导致其上的电流密度差。这导致第一感测节点处的电压小于第二感测节点处的电压，由此产生反偏置电压ΔVbe。在一些实施例中，第一组件布置BJT和第二电流布置BJT的尺寸不同，例如，BJT的基极的尺寸不同。基极端的这种尺寸差可以导致在第一和第二组件布置BJT中的每一个处的电流密度差，因此可以产生反偏置电压ΔVbe。
在参考图1和2描述的例子中，恒定电压参考V0定义为第三感测触点与第二电源电压之间的电压，并且通过选择电阻器R1和R2的电阻、在第一组件布置BJT上的压降以及温度相关电压偏置VD来调节反偏置电压ΔVbe的量值。通过由第一组件布置109和第二组件布置113控制电阻轨迹101上的电流，可以提供与温度和接触电阻变化无关的可靠恒定电压源。
如图3中所示，可以提供电压参考电路200的第二实施例，该电压参考电路200在结构上类似于第一实施例的电压参考电路。在此实施例中，已交换第一感测触点204和第二感测触点205沿着电阻轨迹201的次序。因此，在此例子中，第一电阻器207由第一感测触点204与第二感测触点205之间的电阻轨迹的部分限定，并且第二电阻器208由第一感测触点204与第三感测触点206之间的电阻轨迹的部分限定。
如图4中所示，此实施例的恒定电源220包括电流镜，该电流镜具有带有耦合基极的第一电流镜BJT 221和第二电流镜BJT 222，以及从电流镜的第二BJT 222的集电极耦合到电流镜BJT 221、222的基极的反馈线。
在参考图3和4描述的例子中，参考电阻器207、208的电阻R1和R2、在第一组件布置BJT上的压降VD以及在第一电阻器207上的压降ΔVbe，恒定电压参考V0限定在第三感测触点与第二电源电压之间。通过由第一组件布置209和第二组件布置213控制电阻轨迹201上的电流，可以提供与温度和接触电阻变化无关的可靠恒定电压源。
如图5中所示，在电压参考电路300的另一实施例中，第二组件布置313的第三端316可以耦合到第三感测触点306。此实施例可能特别有利，其中第二组件布置313包括例如内置偏移放大器的放大器。第二组件布置313的内置偏移在第二感测触点与第三感测触点之间提供反偏置电压ΔVbe。在此布置中，具有电阻R1的第一电阻器307包括在第一感测触点304与第二感测触点305之间的电阻轨迹301的部分。具有电阻R2的第二电阻器308包括在第二感测触点305与第三感测触点306之间的电阻轨迹301的部分。
在此实施例中，第一组件布置309可以包括：第一组件布置金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，MOSFET)，该第一组件布置MOSFET具有源极端、漏极端和栅极端；第一组件布置放大器，该第一组件布置放大器具有第一输入端、第二输入端和输出端；以及第一组件布置二极管，该第一组件布置二极管具有输入端和输出端。在此例子中，第一组件布置MOSFET的源极端是第一组件布置的第一端310，第一组件布置MOSFET的漏极端耦合到第一组件布置二极管的输入端，第一组件布置MOSFET的栅极端耦合到第一组件布置放大器的输出端。第一组件布置放大器的第一输入端是第一组件布置309的控制端312，第一组件布置放大器的第二输入端耦合到第一组件布置MOSFET的漏极端以及第一组件布置二极管的输入端两者。第一组件布置二极管的输出端包括耦合到第二电源电压318的第一组件布置311的第二端。第一组件布置二极管可以定向成使得该第一组件布置二极管被配置成允许电流从电阻轨迹301流到第二电源电压318，但是使得电流从第二电源电压318流回电阻轨迹301受限。
此实施例的第二组件布置313包括具有第一和第二输入节点以及输出节点的第二组件布置放大器，例如，内置偏移放大器。内置偏移放大器可以包括至少两个BJT，该BJT被配置成通过具有不同尺寸或提供给其的不同电流而具有不同电流密度。内置偏移放大器的输入端可以包括至少两个BJT的基极端，该BJT在第二感测触点与内置偏移放大器或第三感测触点与内置偏移放大器之间提供高阻抗路径。例如，内置偏移放大器的偏移在室温下可以等于60mV。在此实施例中，第二组件布置放大器的输出节点包括第二组件布置313的第一端314。第二组件布置313的第二端315包括耦合到第二感测触点305的第二组件布置放大器的第二输入端，并且第二组件布置313的第三端316包括耦合到第三感测触点306的第二组件布置放大器的第一输入。
如图6中所示，提供图5的电压参考电路300的示意性表示。为了便于参考，图6的组件已经用与图5对应的附图标记来标记。在此例子中，提供缓冲放大器324，该缓冲放大器324具有耦合到第二组件布置放大器的输出端的第一输入端，具有耦合到另一BJT 323的恒定电源325和基极端两者的输出端。另一BJT 323还包括耦合到第一电源电压317的集电极端以及耦合到电阻轨迹301的第一力触点302的发射极端。缓冲放大器324提供缓冲器，使得第二组件布置放大器可以直接驱动另一晶体管323的基极端。通过此闭环布置，第二组件布置放大器提供对电流从第一电源电压317流到电阻轨迹301的控制，以在第二电阻器上提供反偏置电压ΔVbe，以便实现抵消P-N结的温度相关电压偏置。在一些例子中，第二组件布置放大器可以包括第一和第二放大器晶体管，其中第一和第二放大器晶体管的基极的尺寸不同，并且其中第一和第二晶体管的基极的尺寸差的比率确定ΔVbe的量值。以此方式，控制VD和ΔVbe，并且由于R1和R2的相对电阻的调节，在第三感测电阻306与第二电源电压318之间提供与温度和接触电阻变化无关的恒定电压。
如图7中所示，提供结构上类似于图5的电压参考电路的电压参考电路400的另一实施例。在此实施例中，第一组件布置409包括第一组件布置BJT，该第一组件布置BJT具有包括第一组件布置409的第一端410的集电极端、包括第一组件布置409的第二端411的发射极端，以及包括第一组件布置409的第三端412的基极端。尽管第一组件布置409已在本文中展示为由BJT、放大器以及MOSFET和二极管布置提供，但是应了解，其它组件或组件的组合可以提供第一组件布置409。
如图8中所示，提供图7的电压参考电路400的示意性表示。如在此实施例中所示，第二组件布置413的第二组件布置内置偏移放大器的输出用于控制另一BJT 423，以便通过内置偏移实现第二和第三感测触点之间的反偏置电压。在一些例子中，此实施例的电压参考电路400还可以包括布置在第二组件布置放大器与另一BJT 423的基极端之间的缓冲放大器。除了提供不同的第一组件布置409之外，此实施例以与参考图5和6描述的实施例相同的方式提供电压参考电路400。
如图9中所示，存在结构上类似于图2的电压参考电路的电压参考电路500的另一实施例，然而，如已在参考图1至8描述的实施例中使用，在此布置中，第一组件布置509和第二组件布置513包括PNP BJT而不是NPN BJT。因此，在图1至8的例子中第二电压源118、218、318、418低于(具有较低电势)第一电压源117、217、317、417的情况下，在此例子中，第二电压源518高于第一电压源517。在此实施例中，第一组件布置509包括PNP第一组件布置BJT，该PNP第一组件布置BJT具有发射极端，该发射极端包括耦合到第二电压源518的第一组件布置509的第二端511；集电极端，该集电极端包括耦合到第二力触点503的第一组件布置509的第一端510；以及基极端，该基极端包括耦合到第一感测触点504的第一组件布置509的控制端512。
第二组件布置513包括PNP第二组件布置BJT，该PNP第二组件布置BJT具有发射极端，该发射极端包括耦合到第二电源电压518的第二组件布置513的第一端514；集电极端，该集电极端包括耦合到恒定电流布置520的第一触点的第二组件布置513的第三端516；以及基极端，该基极端包括第二组件布置513的第二端515并且耦合到第二感测触点505。恒定电流布置520包括耦合到第一电压源517的第二端。
在此实施例中，第一电阻器507包括从第一感测触点503到第二感测触点504的电阻轨迹501的部分，并且第二电阻器508包括从第一感测触点504到第三感测触点506的电阻轨迹501的部分，并且在第三感测触点506与第二电源电压518之间测量输出恒定参考电压。此实施例提供例子，其中第二电源电压518可以比第一电源电压517处于更高电势，并且其中在第三感测触点506与更高电势电源电压，在这种情况下第二电源电压518之间测量恒定参考电压。
如图10中所示，提供图9的电路的示意性表示。在此实施例中，电压参考电路500包括第一分支531、第二分支532和第三分支533，其中第一分支531包括电阻轨迹501和第一组件布置BJT。第三分支533包括耦合到第二感测触点505的第二组件布置BJT。电压参考电路500的所有三个分支531、532、533应具有相同或基本上相同电流。第二组件布置513的电流镜520耦合到第二分支532和第三分支533两者，并且被配置成将相同电流施加在第二分支532和第三分支533中。第一组件布置BJT和另一第一组件布置BJT 534布置为分别耦合到第一分支531和第二分支532的第二电流镜，其中另一第一组件布置BJT 534的集电极沿着第二分支532耦合到电流镜520中的一个的BJT的集电极。包括第一组件布置BJT和另一第一组件布置BJT 534的电流镜布置促使第一分支531与第二分支532具有相同电流，并且以此方式，第一分支531、第二分支532和第三分支533中的每一个具有通过其的相同电流。因为通过每一个分支的电流相同，但第一组件布置BJT和第二组件布置BJT可以包括不同尺寸的基极端，所以反偏置电压ΔVbe施加在第一和第二感测触点之间。通过施加反偏置电压，第一组件布置BJT的P-N结的温度相关电压偏置被抵消，并且可以在第三感测触点与第二电源电压之间提供恒定电压输出信号。
如图11和12中所示，提供结构上类似于参考图7和8描述的电压参考电路的电压参考电路600的实施例，其中BJT用于第一组件布置409中，并且例如内置偏移放大器的放大器用于第二组件布置413中。在此实施例中，第一组件布置609的第一组件布置BJT包括PNP第一组件布置BJT，然而图7和8的第一组件布置BJT包括NPN BJT。因为此实施例的第一组件布置609的第一组件布置BJT包括PNP第一组件布置BJT，所以第二电源电压618包括比第一电源电压617高的电势，并且在第三感测触点606与第二电源电压618之间测量恒定输出电压V0。
在此实施例中，第二组件布置613的第一端614耦合到第二电源电压618，该第二组件布置613包括第二组件布置放大器的输出端。第二组件布置613的第二端615包括第二组件布置放大器的第一输入端并且耦合到第二感测触点605。第二组件布置613的第三端616包括耦合到第一感测触点604的第二组件布置放大器的第二输入端。
由于此实施例的第一组件布置609和第二组件布置613的配置，此实施例的第一电阻器607包括从第一感测触点604到第二感测触点605的电阻轨迹601的部分，并且第二电阻器608包括从第二感测触点605到第三感测触点606的电阻轨迹601的部分。在此实施例中，ΔVbe包括在第一电阻器607上的压降。
如图13中所示，提供结构上类似于参考图1描述的电压参考电路的电压参考电路700的实施例。
在此实施例中，第一组件布置709包括：第一组件布置MOSFET，该第一组件布置MOSFET具有源极端、漏极端和栅极端；第一组件布置放大器，该第一组件布置放大器包括第一输入端、第二输入端和输出端；以及第一组件布置二极管，该第一组件布置二极管具有输入端和输出端。第一组件布置MOSFET的源极端包括第一组件布置709的第一端710，第一组件布置MOSFET的漏极端包括第一组件布置709的第二端711，并且第一组件布置MOSFET的栅极端耦合到第一组件布置放大器的输出端。第一组件布置放大器的第一输入端包括第一组件布置709的控制端712，并且PTAT放大器的第二输入端耦合到第一组件布置二极管的输入端。第一组件布置二极管的输出端耦合到第一组件布置MOSFET的漏极端和第二电源电压718两者。
如图14中所示，此外，在此实施例中，提供图13的电路的示意性表示。再次，在此实施例中，必须在三个分支731、732、733中的每一个中具有相同电流，其中第一分支包括电阻轨迹701，并且第二分支732和第三分支733各自包括第一和第二电流镜MOSFET中的一个。第一和第二电流镜MOSFET的源极端耦合到第一电源电压，第一和第二电流镜MOSFET中的每一个的栅极端耦合在一起，并且第一和第二电流镜MOSFET中的每一个的漏极端耦合到第一和第二二极管的输入节点，其中第一二极管包括第一组件布置二极管，该第一组件布置二极管包括第一组件布置709的P-N结。第一和第二二极管的输出节点耦合到第二电源电压718。第二组件布置放大器的第一输入端耦合到第二感测触点705，第二组件布置放大器的第二输入端耦合到第二电流镜MOSFET的漏极端与第二二极管的输入节点之间的第三分支733。第二组件布置放大器的输出端耦合到第一和第二电流镜MOSFET的栅极端。第一分支还包括第一分支MOSFET，其中第一分支MOSFET的栅极耦合到第一和第二电流镜MOSFET的栅极，第一分支MOSFET的源极耦合到第一电源电压，并且第一分支MOSFET的漏极耦合到第一力触点702。通过此实施例的栅极耦合MOSFET，通过每个分支的电流保持在恒定值。在第一组件布置放大器的第一输入端以及第二组件布置放大器的第一输入端处的电流密度差产生第一和第二感测触点之间的反偏置电压ΔVbe。因此，第一组件布置二极管的P-N结的温度相关偏置电压的补偿允许电压参考电路在第三感测触点706与第二电源电压718之间提供与温度和接触电阻变化无关的恒定输出电压。
如图15中所示，在电压参考电路800的一些实施例中，相比于图1至14的带隙参考电路100、200、300、400、500、600、700可以提供齐纳参考电路。在齐纳参考电压电路中，参考电压V0并不是相对于硅的带隙测量的，而是替代地参考所讨论的齐纳二极管的击穿电压测量的。为了考虑齐纳二极管的正温度系数，必须提供反偏置电压ΔVbe，以便实现与温度无关的恒定输出电压V0。同样，此实施例还与接触电阻的变化无关，因为第一电阻器807和第二电阻器808由第一电阻器807和第二电阻器808的长度限定，该第一电阻器807包括第一感测触点804与第二感测触点805之间的具有电阻R1的电阻轨迹801，该第二电阻器包括第二感测触点805与第三感测触点806之间的具有电阻R2的电阻轨迹801。在此实施例中，第一组件布置809包括PNP第一组件布置BJT，该PNP第一组件布置BJT具有发射极，该发射极包括耦合到第二参考电压的第一组件布置811的第二端；集电极，该集电极包括耦合到第二力触点803的第一组件布置809的第一端810；以及基极端，该基极端包括耦合到第一感测触点804的第一组件布置809的控制端812。第二组件布置813包括第二组件布置放大器，该第二组件布置放大器具有输出节点，该输出节点包括耦合到第二电源电压818的第二组件布置813的第一端814；第一输入节点，该第一输入节点包括耦合到第二感测触点805的第二组件布置813的第二端815；以及第二输入节点，该第二输入节点包括耦合到第一感测触点804的第二组件布置813的第三端816。第二组件布置放大器的输出端还耦合到MOSFET放大器835的栅极端，MOSFET放大器835还具有耦合到第一力触点的源极端和耦合到第一电压源817的漏极端。如已关于图1至14的带隙电压参考电路100、200、300、400、500、600、700所示，应了解，其它组件可以用于提供第一组件布置809和第二组件布置813。
如图16中所示，提供图15的电压参考电路800的示意性表示。在此例子中，第一组件布置809、第一组件布置BJT形成具有另一BJT 823的电流镜，该另一BJT 823包括耦合到第二参考电压818的发射极端、耦合到电阻轨迹801的第二力触点803的集电极端，以及耦合到第一组件布置BJT的基极端的基极端。包括第一组件布置BJT和另一BJT 823的电流镜被配置成促使第一第二力触点和齐纳二极管的输出端处的相同电流。与前述实施例的情况一样，因为电阻器807、808的电阻R1和R2仅由限定其的电阻轨迹801的长度限定并且不具有任何接触电阻误差，所以比率R2/R1变为L2/L1，其中L2是第二电阻器808的长度并且L1是第一电阻器807的长度。
因为第一组件布置BJT的基极耦合到齐纳二极管826，所以电路以高阻抗将齐纳电压施加到第一感测触点的电压，这表示在第一感测触点804处流动的电流相对低于在第一力触点802与第二力触点803之间流动的电流。第二组件布置放大器提供第一感测触点804与第二感测触点805之间的ΔVbe，使得通过第一电阻器807的电流等于ΔVbe/R1。因此，在此例子中，恒定输出电压V0在第三感测触点806与第一参考电压817之间测量并且等于VZ-ΔVbe(1-L2/L1)。在使用齐纳二极管的情况下，代替将与绝对温度成比例的电压同与绝对温度互补的电压相加，在齐纳二极管上从与绝对温度成比例的电压减去与绝对温度成比例的反偏置电压ΔVbe。
如图17中所示，在电压参考电路900的一些实施例中，感测触点904、905、906中的一个或多个可以包括多个子感测触点904A、904B、904C、906A、906B、906C。第一子感测触点904A可以沿着电阻轨迹901位于第一位置处，并且第二子感测触点904B可以沿着电阻轨迹901位于第二位置处。在此例子中，提供第三子感测触点904C，但是应了解，在一些实施例中，仅可以为每个感测触点904、905、906提供两个子感测触点。提供切换设备927，用于在子感测触点904A、904B、904C、906A、906B、906C之间切换。因为第一电阻器907由在第一感测触点904与第二感测触点905之间延伸的电阻轨迹901的部分限定并且第二电阻器908由在第三感测触点906与第一感测触点904和第二感测触点905中最接近的感测触点之间延伸的电阻轨迹901的部分限定，所以通过调整电阻器907、908中的任一个的长度，通过在子感测触点之间切换，可以调节L2/L1的比率，由此允许调节V0。
在图17中所描绘的实施例中，第一感测触点904和第三感测触点906包括子感测触点904A、904B、904C、906A、906B、906C，然而，应了解，感测触点904、905、906中的任一个可以包括子感测触点904A、904B、904C、906A、906B、906C并且在那些子感测触点904A、904B、904C、906A、906B、906C之间的切换将调整比率L2/L1，由此提供V0的调节。在一些实施例中，感测触点904、905、906中的一个可以包括各自分离第一距离的第一多个子感测触点904A-C、906A-C，并且感测触点904、906中的不同感测触点可以包括各自分离不同于第一距离的第二距离的第二多个子感测触点904A-C、906A-C。在例子中，在第一多个子感测触点904A-C、906A-C的第一分离距离大于第二多个子感测触点904A-C、906A-C的第二分离距离的情况下，第一多个子感测触点904A-C、906A-C之间的切换可以提供恒定输出参考电压的粗略调节，并且第二多个子感测触点904A-C、906A-C之间的切换可以提供恒定输出参考电压的精细调节。由于感测触点线的高阻抗，提供多个子感测触点904A、904B、904C、906A、906B、906C可能特别有效。
图17中描绘的实施例包括与参考图14描述的电压参考电路700的结构类似的结构，尽管在第一感测触点904和第三感测触点906处添加子感测电阻904A、904B、904C、906A、906B。然而，应了解，可以对图1至16中描述的任何实施例添加子感测触点。
如图18中所示，在一些实施例中，感测触点1004、1005、1006处的高阻抗可以特别容易地补偿放大器的基极电流偏移。在图18中所示的电路中会出现基极电流偏移，因为从第二感测触点流动到第二组件布置的第二输入端的电流已穿过第二电阻器，并且因此经历了压降。相反，从第三感测触点流动到第二组件布置放大器的第一输入端的电流尚未经历此压降。内置偏移第二组件布置放大器的第一和第二输入端处的这种信号差导致反偏置电压ΔVbe的误差，然后导致第三感测触点与第二电源电压之间的电压参考电路的恒定输出电压产生误差。来自接触电阻的误差可能会加剧由基极电流偏移引起的误差，这可能使基极电流偏移难以容纳在电压参考电路中，该电压参考电路不使用单个电阻轨迹来将电阻器限定在其中。
图18提供在结构上类似于参考图5和6描述的实施例的电压参考电路1000。然而，在图18的实施例中，将补偿电阻器1028添加到第三感测触点1006与第二组件布置放大器的第一输入端之间的第二组件布置1013。补偿电阻器1028包括与第二电阻器相同或基本上相同的电阻，与第二感测触点与第二组件布置放大器的第二输入端之间相比，该电阻在第三感测触点与第二组件布置放大器的第一输入节点之间提供相同压降。以此方式，校正放大器的基极电流偏移，而无需担心改变第二电阻器的接触电阻。
本文还公开一种制造电压参考电路的方法。除非明确陈述特定顺序，否则可以任何顺序执行以上图式中的指令和/或流程图步骤。而且，本领域的技术人员将认识到，虽然已经论述一个示例指令集/方法，但是在本说明书中的材料可以多种方式组合从而还产生其它例子，并且应在此详细描述提供的上下文内来进行理解。
在一些示例实施例中，上文描述的指令集/方法步骤实施为体现为可执行指令集的功能和软件指令，该可执行指令集在计算机或以所述可执行指令编程和控制的机器上实现。此类指令经过加载以在处理器(例如，一个或多个CPU)上执行。术语处理器包括微处理器、微控制器、处理器模块或子系统(包括一个或多个微处理器或微控制器)，或其它控制或计算装置。处理器可以指代单个组件或多个组件。
在其它例子中，本文示出的指令集/方法以及与其相关联的数据和指令存储于相应存储装置中，该存储装置被实施为一个或多个非暂时性机器或计算机可读或计算机可用存储媒体。此类计算机可读或计算机可用存储媒体被视为物品(或制品)的一部分。物品或制品可以指代任何所制造的单个组件或多个组件。如本文所定义的非暂时性机器或计算机可用媒体不包括信号，但此类媒体可能能够接收并处理来自信号和/或其它瞬态媒体的信息。
本说明书中论述的材料的示例实施例可以整体或部分地经由网络、计算机或基于数据的装置和/或服务实施。这些可以包括云、因特网、内联网、移动装置、台式计算机、处理器、查找表、微控制器、消费者设备、基础架构，或其它致能装置和服务。如本文和权利要求书中可以使用，提供以下非排他性定义。
在一个例子中，使本文论述的一个或多个指令或步骤自动化。术语自动化或自动(和其类似变型)意指使用计算机和/或机械/电气装置控制设备、系统和/或过程的操作，而不需要人类干预、观测、努力和/或决策。
应了解，据称将耦合的任何组件可以直接地或间接地耦合或连接。在间接耦合的情况下，另外的组件可以位于据称将耦合的两个组件之间。
在本说明书中，已经依据选定的细节集合而呈现示例实施例。然而，本领域的普通技术人员将理解，可以实践包括这些细节的不同选定集合的许多其它示例实施例。希望所附权利要求书涵盖所有可能的示例实施例。

Claims (10)

1.一种电压参考电路，其特征在于，包括：
电阻轨迹，所述电阻轨迹具有：
用于与第一电源电压耦合的第一力触点，以及用于耦合到第二电源电压的第二力触点，其中所述第二电源电压不同于所述第一电源电压，并且所述第一力触点和所述第二力触点被配置成使电流穿过所述电阻轨迹；
第一感测触点、第二感测触点和第三感测触点，其中所述第一感测触点、所述第二感测触点和所述第三感测触点中的每一个沿着所述第一力触点与所述第二力触点之间的所述电阻轨迹布置在不同位置处，因此所述感测触点中的所述第三感测触点最靠近所述第一力触点，并且其中所述电阻轨迹的第一部分限定第一电阻器，所述第一部分包括所述第一感测触点与所述第二感测触点之间的长度，并且所述电阻轨迹的第二部分限定第二电阻器，所述第二部分包括所述第三感测触点与所述第一感测触点和所述第二感测触点中最靠近所述第三感测触点的感测触点之间的长度；
第一组件布置，所述第一组件布置具有耦合到所述电阻轨迹的所述第二力触点的第一端；用于耦合到所述第二电源电压的第二端；以及耦合到所述第一感测触点的控制端，所述控制端被配置成基于所述控制端处的电压来控制在所述第一组件布置的所述第一端与所述第二端之间的电流流动，其中所述第一组件布置包括具有温度相关的电压偏置的P-N结；
第二组件布置，所述第二组件布置具有用于耦合到所述第一电源电压和所述第二电源电压中的一个的第一端，以及耦合到所述第二感测触点的第二端；
其中所述第一组件布置和所述第二组件布置中的一个或两个在所述第一电阻器或所述第二电阻器上提供反偏置电压，所述反偏置电压用于抵消所述P-N结的所述温度相关电压偏置，并且其中所述反偏置电压由第一电阻与第二电阻的比率设定，因此所述电压参考电路被配置成在所述第三感测触点与所述第一电源电压和所述第二电源电压中的一个之间提供恒定输出参考电压。
2.根据权利要求1所述的电压参考电路，其特征在于，所述第一组件布置包括第一组件布置BJT，其中所述第一组件布置的所述第一端包括所述第一组件布置BJT的集电极端，所述第一组件布置的所述第二端包括所述第一组件布置BJT的发射极端，并且所述第一组件布置的第三端包括所述第一组件布置BJT的基极端，并且其中所述第一组件布置的所述P-N结包括所述第一组件布置BJT的基极-发射极结。
3.根据权利要求1所述的电压参考电路，其特征在于，所述第一组件布置包括：第一组件布置金属氧化物半导体场效应晶体管MOSFET，所述第一组件布置金属氧化物半导体场效应晶体管MOSFET具有源极端、漏极端和栅极端；第一组件布置放大器，所述第一组件布置放大器具有第一输入端、第二输入端和输出端；以及第一组件布置二极管，所述第一组件布置二极管具有输入端和输出端，所述二极管包括所述P-N结；其中：
所述第一组件布置的所述第一端包括所述第一组件布置MOSFET的所述源极端；
所述第一组件布置的所述第二端包括所述第一组件布置二极管的输出端；
所述第一组件布置的所述控制端包括所述第一组件布置放大器的所述第一输入端；
所述第一组件布置MOSFET的所述栅极端耦合到所述第一组件布置放大器的所述输出端；
所述第一组件布置放大器的所述第二输入端耦合到所述第一组件布置MOSFET的所述漏极端；
所述第一组件布置放大器的所述第二输入端耦合到所述第一组件布置二极管的输入节点，以及
所述第一组件布置MOSFET的所述漏极端耦合到所述第一组件布置二极管的所述输入端和所述第一组件布置二极管的所述输出端中的一个。
4.根据权利要求2或权利要求3所述的电压参考电路，其特征在于，所述第二组件布置包括第二组件布置BJT，其中所述第二组件布置的所述第一端包括所述第二组件布置BJT的发射极端，所述第二组件布置的所述第二端包括所述第二组件布置BJT的基极端，并且所述第二组件布置包括第三端，所述第三端通过恒定电源布置耦合到所述第二组件布置BJT的集电极端，并且所述第二组件布置的所述第三端用于耦合到所述第一电源电压和所述第二电源电压中的另一个，所述第一组件布置和所述第二组件布置的布置使得其一起提供所述第一感测触点与所述第二感测触点之间的所述反偏置电压。
5.根据权利要求4所述的电压参考电路，其特征在于，所述恒定电源包括电流源布置，并且所述电流源布置包括第一电流镜BJT和第二电流镜BJT，其中所述第一电流镜BJT的基极和所述第二电流镜BJT的基极耦合在一起，所述第二电流镜BJT的集电极端耦合到所述第二组件布置BJT的所述集电极，所述第一电流镜BJT的发射极端用于耦合到所述第一电源电压，所述第二电流镜BJT的发射极端用于耦合到所述第一电源电压，并且所述第一电流镜BJT和所述第二电流镜BJT的栅极端还耦合到所述第一电流镜BJT和所述第二电流镜BJT中的一个的所述集电极端。
6.根据权利要求2或权利要求3中任一项所述的电压参考电路，其特征在于，所述第二组件布置包括第二组件布置放大器，其中所述第二组件布置的所述第一端包括所述第二组件布置放大器的输出端，所述第二组件布置的所述第二端包括所述第二组件布置放大器的第一输入，并且所述第二组件布置包括耦合到所述第一感测触点和所述第三感测触点中的一个的第三端，所述第二组件布置放大器包括内置偏移，因此所述第二组件布置提供所述第二感测触点与所述第三感测触点之间的所述反偏置电压。
7.根据权利要求2或权利要求3中任一项所述的电压参考电路，其特征在于，所述第二组件布置包括第二组件布置MOSFET，所述第二组件布置MOSFET具有源极端、漏极端和栅极端；第二组件布置放大器，所述第二组件布置放大器包括第一输入端、第二输入端和输出端；以及第二组件布置二极管，所述第二组件布置二极管具有输入端和输出端；以及
其中所述第二组件布置MOSFET的所述源极端包括所述第二组件布置的所述第一端并且用于耦合到所述第一电源电压，所述第二组件布置MOSFET的所述漏极端耦合到所述第一力触点，所述第二组件布置MOSFET的所述栅极端耦合到所述第二组件布置放大器的所述输出端，所述第二组件布置放大器的第一输入节点包括所述第二组件布置的所述第二端，并且所述第二组件布置放大器的第二输入节点包括所述第二组件布置的第三端，所述第二组件布置的所述第三端耦合到所述第二组件布置二极管的所述输入节点以及所述第二组件布置二极管的输出节点，以耦合到所述第二电源电压，
其中所述第一组件布置和所述第二组件布置的布置使得其一起提供所述第一感测触点与所述第二感测触点之间的所述反偏置电压。
8.根据权利要求1-3中任一项所述的电压参考电路，其特征在于，所述电压参考电路包括带隙参考电路，并且其中在所述第三感测触点与所述第二电源电压之间提供所述恒定输出参考电压。
9.根据权利要求2、5中任一项所述的电压参考电路，其特征在于，所述电压参考电路是齐纳电压参考电路，并且其中第一组件布置包括齐纳二极管，所述齐纳二极管具有耦合到所述第一组件布置BJT的基极以及所述第一感测触点的输出端，以及耦合到所述第一电源电压的输入端。
10.根据权利要求1-3中任一项所述的电压参考电路，其特征在于，所述电阻轨迹包括多晶硅电阻轨迹。
CN202010159874.7A 2019-03-22 2020-03-09 电压参考电路 Active CN111722667B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP19305354.3 2019-03-22
EP19305354.3A EP3712739A1 (en) 2019-03-22 2019-03-22 A voltage reference circuit

Publications (2)

Publication Number Publication Date
CN111722667A CN111722667A (zh) 2020-09-29
CN111722667B true CN111722667B (zh) 2023-12-26

Family

ID=66041394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010159874.7A Active CN111722667B (zh) 2019-03-22 2020-03-09 电压参考电路

Country Status (3)

Country Link
US (1) US11262781B2 (zh)
EP (1) EP3712739A1 (zh)
CN (1) CN111722667B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3812873A1 (en) * 2019-10-24 2021-04-28 NXP USA, Inc. Voltage reference generation with compensation for temperature variation
EP4009132A1 (en) * 2020-12-03 2022-06-08 NXP USA, Inc. Bandgap reference voltage circuit
EP4180900A1 (en) * 2021-11-15 2023-05-17 NXP USA, Inc. Current reference circuit
CN115220519B (zh) * 2022-08-11 2023-11-28 思瑞浦微电子科技（苏州）股份有限公司 基于齐纳二极管的温度补偿电路及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249122A (en) * 1978-07-27 1981-02-03 National Semiconductor Corporation Temperature compensated bandgap IC voltage references
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
US4644257A (en) * 1983-06-15 1987-02-17 Telefunken Electronic Gmbh Band gap circuit
JPH05100757A (ja) * 1991-10-04 1993-04-23 Nec Corp 基準電圧発生回路
US5440224A (en) * 1992-01-29 1995-08-08 Nec Corporation Reference voltage generating circuit formed of bipolar transistors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4626770A (en) 1985-07-31 1986-12-02 Motorola, Inc. NPN band gap voltage reference
US5852360A (en) * 1997-04-18 1998-12-22 Exar Corporation Programmable low drift reference voltage generator
US6052020A (en) * 1997-09-10 2000-04-18 Intel Corporation Low supply voltage sub-bandgap reference
EP1388775A1 (en) * 2002-08-06 2004-02-11 STMicroelectronics Limited Voltage reference generator
US20070296392A1 (en) * 2006-06-23 2007-12-27 Mediatek Inc. Bandgap reference circuits
US9110485B2 (en) 2007-09-21 2015-08-18 Freescale Semiconductor, Inc. Band-gap voltage reference circuit having multiple branches
US8400213B2 (en) 2008-11-18 2013-03-19 Freescale Semiconductor, Inc. Complementary band-gap voltage reference circuit
WO2010062285A1 (en) * 2008-11-25 2010-06-03 Linear Technology Corporation Circuit, reim, and layout for temperature compensation of metal resistors in semi-conductor chips
US8816756B1 (en) * 2013-03-13 2014-08-26 Intel Mobile Communications GmbH Bandgap reference circuit
JP2014206861A (ja) * 2013-04-12 2014-10-30 富士電機株式会社 レギュレータ回路およびレギュレータを形成した半導体集積回路装置
US9448579B2 (en) 2013-12-20 2016-09-20 Analog Devices Global Low drift voltage reference
US9411355B2 (en) * 2014-07-17 2016-08-09 Infineon Technologies Austria Ag Configurable slope temperature sensor
US20160274617A1 (en) * 2015-03-17 2016-09-22 Sanjay Kumar Wadhwa Bandgap circuit
US10496122B1 (en) * 2018-08-22 2019-12-03 Nxp Usa, Inc. Reference voltage generator with regulator system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249122A (en) * 1978-07-27 1981-02-03 National Semiconductor Corporation Temperature compensated bandgap IC voltage references
US4525663A (en) * 1982-08-03 1985-06-25 Burr-Brown Corporation Precision band-gap voltage reference circuit
US4644257A (en) * 1983-06-15 1987-02-17 Telefunken Electronic Gmbh Band gap circuit
JPH05100757A (ja) * 1991-10-04 1993-04-23 Nec Corp 基準電圧発生回路
US5440224A (en) * 1992-01-29 1995-08-08 Nec Corporation Reference voltage generating circuit formed of bipolar transistors

Also Published As

Publication number Publication date
US20200301462A1 (en) 2020-09-24
EP3712739A1 (en) 2020-09-23
CN111722667A (zh) 2020-09-29
US11262781B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
CN111722667B (zh) 电压参考电路
KR100641668B1 (ko) 기준 전압 발생 회로와 그 제조 방법 및 그것을 이용한전원 장치
CN203550968U (zh) 包括应力补偿电路的垂直霍尔传感器电路
US9594391B2 (en) High-voltage to low-voltage low dropout regulator with self contained voltage reference
US9590504B2 (en) Flipped gate current reference and method of using
CN102246115B (zh) 用于半导体芯片内金属电阻器的温度补偿的电路、调修和布图
US9471084B2 (en) Apparatus and method for a modified brokaw bandgap reference circuit for improved low voltage power supply
US20210333815A1 (en) Flipped gate voltage reference and method of using
US11604486B2 (en) Voltage regulator
US9018934B2 (en) Low voltage bandgap reference circuit
JP5266084B2 (ja) 過電流保護回路
JPH07248342A (ja) 過電流検出回路
US7456679B2 (en) Reference circuit and method for generating a reference signal from a reference circuit
US10037046B1 (en) Regulating temperature-compensated output voltage
CN110941304B (zh) 提供温度传感器或递送温度无关电流的电流源的电子设备
US7714640B2 (en) No-trim low-dropout (LDO) and switch-mode voltage regulator circuit and technique
US20140152290A1 (en) Reference voltage circuit
CN112214060A (zh) 利用mosfets中的rdson进行用于电流传感的温度和vgs补偿
US11300989B1 (en) Methods and apparatus for temperature insensitive voltage supervisors
US11296680B2 (en) Methods and apparatus to implement temperature insensitive threshold detection for voltage supervisors
US7098720B1 (en) High impedance thermal shutdown circuit
CN113805633A (zh) 基于高准确度齐纳的电压参考电路
US20230152835A1 (en) Current Reference Circuit
CN112904923B (zh) 电流产生电路
US20210157352A1 (en) Current generation circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant