CN111722040A - 基于cpci总线的双负反馈环路四象限v/i源测量单元板卡 - Google Patents

Abstract

本发明提供了一种基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，包括CPCI总线模块、FPGA模块、ADC模块、DAC模块、继电器控制模块、电源模块、双负反馈环路模块，CPCI总线模块为板卡系统总线，连接上位机和FPGA模块，用于上位机进行控制与数据交换，FPGA模块包含CPCI总线桥片IP核、ADC模块控制IP核、DAC模块控制IP核，继电器控制模块用于切换双负反馈环路的加压测流和加流测压电路功能，双负反馈环路模块包含电压源与电流测量负反馈环路、电流源与电压测量负反馈环路。本发明技术方案提供的板卡可以工作在全部四个象限、具有满足二端口测试需求的V/I源、并且源能够浮动，达到工业自动化测试要求。

Description

基于CPCI总线的双负反馈环路四象限V/I源测量单元板卡

技术领域

本发明涉及电子设备和元器件自动化测试领域，具体地涉及一种基于CPCI总线(Compact Peripheral Component Interconnect，紧凑型外设部件互连标准总线)的双负反馈环路四象限伏安(V/I)源测量单元板卡。

背景技术

在电子设备和元器件自动化测试领域，需要经常测量二端口网络的电压-电流(V/I)特性，或同时测量两个二端口网络构成的三端网络、四端口网络的电压-电流(V/I)特性，获得这些参数可以分析被测设备的电气特性、元器件性能等重要指标是否符合测试预期。为保护被测器件，测试激励和测量单元需要被设计为浮动源测量单元。此外CPCI总线作为紧凑型PCI总线(Peripheral Component Interconnect，外设部件互连标准总线)广泛应用于航空航天测试以及工业自动化测试等领域。

因此，在符合CPCI模块化仪器标准，所有元器件又能保障工业级温度指标、满足精度、达到工业自动化测试要求的情况下，如何设计一款可以工作在全部四个象限、具有满足二端口测试需求的V/I源并且源能够浮动的测量单元板卡，成为亟待解决的问题。

发明内容

有鉴于此，本发明的目的在于提出一种基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，解决了现有技术中不能进行四象限激励源和测量的技术问题，提供具有满足二端口测试需求的V/I源、可在全部四个象限工作的测量单元板块。

为此，本发明实施例提供如下技术方案：

本发明提供了一种基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，包括CPCI总线模块、FPGA(Field Programmable Gate Array，现场可编程门阵列)模块、ADC(模数转换器)模块、DAC(数模转换器)模块、继电器控制模块、电源模块、双负反馈环路模块；

所述CPCI总线模块为板卡系统总线，连接上位机和所述FPGA模块，用于上位机进行控制与数据交换；

所述FPGA模块包含CPCI总线桥片IP核、ADC模块控制IP核、DAC模块控制IP核，所述FPGA模块对ADC模块、DAC模块的工作状态进行控制并接收ADC模块输出的信号；

所述继电器控制模块连接所述FPGA模块，用于切换所述双负反馈环路的加压测流和加流测压电路功能；

所述电源模块给所述ADC模块、所述DAC模块、所述继电器控制模块供电；

所述双负反馈环路模块包含电压源与电流测量负反馈环路、电流源与电压测量负反馈环路，所述双负反馈环路模块接收DAC模块输出的信号并向ADC模块输出信号，所述双负反馈环路模块通过四线开尔文方式连接被测装置。

需要说明的是，上述IP核(Intellectual Property core知识产权核)是具有特定电路功能的硬件描述语言程序。所述FPGA模块也还可包括对系统工作有用的其他IP核。

进一步的，所述电源模块为浮动电源模块。

进一步的，所述浮动电源模块包含直流-直流变换器模块，其中，所述直流-直流变换器模块构成功率供电、模拟供电、数字供电电源。

进一步的，所述双负反馈环路模块包括第〇电阻、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一可变电阻、第二可变电阻、第三可变电阻、第一运算放大器、第二运算放大器、第三运算放大器、第四运算放大器、第五运算放大器、第六运算放大器、第一切换开关、第二切换开关和功率放大器；

所述第〇电阻的第一端用于接收所述DAC模块的输出信号，所述第〇电阻的第二端连接所述第一运算放大器的反相输入端、所述第一切换开关的固定位；

所述第一电阻的第一端连接所述功率放大器的输出端、所述第六电阻的第一端、第一可变电阻的第一端，所述第一电阻的第二端连接所述第二电阻的第一端、所述第二运算放大器的反相输入端；

所述第二电阻的第二端连接所述第四电阻的第一端、所述第二运算放大器的输出端；

所述第三电阻的第一端连接所述第二运算放大器的同相输入端，所述第三电阻的第二端连接所述第一可变电阻的第二端、所述第十二电阻的第一端、四线开尔文的激励端子；

所述第四电阻的第二端连接所述第五电阻的第一端、所述第三运算放大器的反相输入端；

所述第五电阻的第二端连接所述第七电阻的第一端、所述第三运算放大器的输出端；

所述第六电阻的第二端连接所述第七电阻的第二端、所述第一切换开关的第二连接位、所述第二切换开关的第一连接位；

所述第八电阻的第一端连接所述第二切换开关的固定位、所述第四运算放大器的反相输入端，所述第八电阻的第二端连接所述第四运算放大器的输出端并连接所述ADC模块；

所述第九电阻的第一端连接所述第五运算放大器的同相输入端，所述第九电阻的第二端连接所述第十二电阻的第二端并连接四线开尔文的检测端子；

所述第十电阻的第一端连接所述第六运算放大器的反相输入端、所述第十一电阻的第一端，所述第十电阻的第二端连接四线开尔文的地检测端子；

所述第十一电阻的第二端连接所述第三可变电阻的第一端、所述第六运算放大器的输出端；

所述第二可变电阻的第一端连接所述第三可变电阻的第二端、所述第一切换开关的第一连接位、所述第二切换开关的第二连接位；

所述第一运算放大器的输出端连接所述功率放大器的输入端，所述第一运算放大器的同相输入端接地；

所述第三运算放大器的同相输入端接地并连接四线开尔文的地接端子；

所述第四运算放大器的同相输入端接地；

所述第五运算放大器的输出端连接所述第二可变电阻的第二端并连接所述第五运算放大器的反相输入端；

所述第六运算放大器的同相输入端接地。

进一步的，所述ADC模块为串行ADC，所述DAC模块为串行DAC，所述ADC模块和所述DAC模块均采用浮动电源供电，所述DAC模块通过磁耦合隔离元器件浮动控制DAC输出电压，所述ADC模块通过磁耦合隔离元器件浮动控制ADC采样。

进一步的，所述DAC模块输出第一单极性电压和第二单极性电压，所述第一单极性电压和所述第二单极性电压分别被双极性转换电路转换为第一双极性电压和第二双极性电压，所述第一双极性电压作为双负反馈环路的主DAC而输出、用于调节电压源或电流源的设定值，所述第二双极性电压作为双负反馈环路的箝位DAC而输出、用于调节箝位电压或者箝位电流的设定值。

进一步的，所述继电器控制模块包含达林顿控制电路，所述继电器控制模块还用于控制所述双负反馈环路模块中第一可变电阻、第二可变电阻、第三可变电阻的阻值。

进一步的，所述第〇电阻的第二端和所述第一运算放大器的反相输入端之间还设置有箝位电路。

进一步的，所述第一切换开关处于第一连接位连接、所述第二切换开关处于第一连接位连接时切换到加压测流电路功能；当所述第一切换开关处于第二连接位连接、所述第二切换开关处于第二连接位连接时切换到加流测压电路功能。

进一步的，所述电源模块接地与控制系统接地隔离。

由于本发明的技术方案通过电路设计，在继电器控制模块的控制下，可以提供满足要求的激励源，并在加压测流和加流测压模式下切换，从而提供了一种可以工作在全部四个象限、具有满足二端口测试需求的伏安源的测量单元板卡。当然，实施本发明的任意一项产品不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图中的部件不是成比例绘制的，而只是为了示出本发明的原理。为了便于示出和描述本发明的一些部分，附图中对应部分可能被放大，即，使其相对于在依据本发明实际制造的示例性装置中的其它部件变得更大。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。

图1示出了根据本发明的一个实施方式的一种双负反馈环路四象限V/I源测量单元板卡的系统示意图。

图2示出了根据本发明的一个实施方式的一种双负反馈环路四象限V/I源测量单元板卡的双负反馈环路模块的电路示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

根据本发明实施例提供了一种基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡。为便于说明，图1示出了根据本发明的一个实施方式的一种双负反馈环路四象限V/I源测量单元板卡的系统示意图。如图1所示，该板卡包括CPCI总线模块、FPGA模块、ADC(模数转换器)模块、DAC(数模转换器)模块、继电器控制模块、电源模块、双负反馈环路模块，

CPCI总线模块为板卡系统总线，连接上位机(图中未示出)和FPGA模块，用于上位机进行控制与数据交换；

FPGA模块包含CPCI总线桥片IP核、ADC模块控制IP核、DAC模块控制IP核等IP核，FPGA模块对ADC模块、DAC模块的工作状态进行控制并接收ADC模块输出的信号；

板卡上电复位后，上位机操作系统利用FPGA模块内部的CPCI IP核自动对板卡进行CPCI地址分配。上位机可通过PCI地址映射操作FPGA模块内部各个功能寄存器达到控制板卡工作的目的；

继电器控制模块连接FPGA模块，用于切换双负反馈环路的加压测流和加流测压电路功能；

电源模块给ADC模块、DAC模块、继电器控制模块供电，其中电源模块给ADC模块供电未在图中示出；

双负反馈环路模块包含电压源与电流测量负反馈环路、电流源与电压测量负反馈环路，双负反馈环路模块接收DAC模块输出的信号并向ADC模块输出信号，双负反馈环路模块通过四线开尔文方式连接被测装置(DUT)。需要说明的，双负反馈环路模块为一个整体，电压源与电流测量负反馈环路、电流源与电压测量负反馈环路并非独立的两个环路，其在结构上有交叉、存在共用的元器件和电路。

在一些实施例中，电源模块为浮动电源模块。这有利于保护被测装置,也有利于灵活的测量。

在一些实施例中，浮动电源模块包含直流-直流变换器模块(DCDC模块)，构成功率供电、模拟供电、数字供电电源。更具体的，可由直流-直流变换器模块构成±48V功率供电，以及±15V模拟供电和+5V数字供电电源。采用直流-直流变换器可以非常灵活的配置电源并便于集成。

在一些实施例中，参见图2，双负反馈环路模块包括第〇电阻R0、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第一可变电阻Rm1、第二可变电阻Rm2、第三可变电阻Rm3、第一运算放大器U1、第二运算放大器U2、第三运算放大器U3A、第四运算放大器U4B、第五运算放大器U5A、第六运算放大器U6A、第一切换开关K10A、第二切换开关K1A和功率放大器PA；

第〇电阻R0的第一端用于接收DAC模块的输出信号，第〇电阻R0的第二端连接第一运算放大器U1的反相输入端、第一切换开关K10A的固定位；

第一电阻R1的第一端连接功率放大器PA的输出端、第六电阻R6的第一端、第一可变电阻Rm1的第一端，第一电阻R1的第二端连接第二电阻R2的第一端、第二运算放大器U2的反相输入端；

第二电阻R2的第二端连接第四电阻R4的第一端、第二运算放大器U2的输出端；

第三电阻R3的第一端连接第二运算放大器U2的同相输入端，第三电阻R3的第二端连接第一可变电阻Rm1的第二端、第十二电阻R12的第一端、四线开尔文的激励端子；

第四电阻R4的第二端连接第五电阻R5的第一端、第三运算放大器U3A的反相输入端；

第五电阻R5的第二端连接第七电阻R7的第一端、第三运算放大器U3A的输出端；

第六电阻R6的第二端连接第七电阻R7的第二端、第一切换开关K10A的第二连接位、第二切换开关K1A的第一连接位；

第八电阻R8的第一端连接第二切换开关K1A的固定位、第四运算放大器U4B的反相输入端，第八电阻R8的第二端连接第四运算放大器U4B的输出端并连接ADC模块；

第九电阻R9的第一端连接第五运算放大器U5A的同相输入端，第九电阻R9的第二端连接第十二电阻R12的第二端并连接四线开尔文的检测端子；

第十电阻R10的第一端连接第六运算放大器U6A的反相输入端、第十一电阻R11的第一端，第十电阻R10的第二端连接四线开尔文的地检测端子；

第十一电阻R11的第二端连接第三可变电阻Rm3的第一端、第六运算放大器U6A的输出端；

第二可变电阻Rm2的第一端连接第三可变电阻Rm3的第二端、第一切换开关K10A的第一连接位、第二切换开关K1A的第二连接位；

第一运算放大器U1的输出端连接功率放大器PA的输入端，第一运算放大器U1的同相输入端接地；

第三运算放大器U3A的同相输入端接地并连接四线开尔文的地接端子；

第四运算放大器U4B的同相输入端接地；

第五运算放大器U5A的输出端连接第二可变电阻Rm2的第二端并连接第五运算放大器U5A的反相输入端；

第六运算放大器U6A的同相输入端接地。

在一些实施例中，ADC模块为串行ADC，DAC模块为串行DAC，ADC模块和DAC模块均采用浮动电源供电，DAC模块通过磁耦合隔离元器件浮动控制DAC输出电压，ADC模块通过磁耦合隔离元器件浮动控制ADC采样，磁耦合隔离元器件可以为三个。串行ADC分辨率可为16bit。ADC模块的输入电压范围可为±10V。

在一些实施例中，继电器控制模块包含达林顿控制电路，继电器控制模块还用于控制双负反馈环路模块中第一可变电阻Rm1、第二可变电阻Rm2、第三可变电阻Rm3的阻值。这样可以在设置不同的档位，增加测量的范围和精确度。例如，第二可变电阻Rm2作为电压量程变换电阻，采用低温漂25ppm的金属膜精密电阻(0.1％精度)，由阻值为20KΩ，30KΩ，150KΩ和300KΩ串联构成最大500KΩ精密电阻，并通过继电器短路触点形成20KΩ、50KΩ、200KΩ、500KΩ电压量程电阻档位。在主DAC设置为±10V，运算点电阻为100KΩ构成的电压源负反馈环路中，提供0.2倍、0.5倍、2倍、5倍的放大系数，构成2V、5V、20V、50V四组档位。第一可变电阻Rm1作为电流量程变换电阻，采用25ppm的金属膜功率精密电阻(0.1％精度)，由5Ω、5Ω、90Ω、900Ω、9KΩ、90KΩ、900KΩ串联构成最大1000KΩ精密电阻。并通过继电器短路触点形成5Ω、10Ω、100Ω、1KΩ、10KΩ、100KΩ、1000KΩ电流量程电阻档位。在电流源负反馈环路中，由公式(9)可知，当主DAC设置为±10V时，提供400mA、200mA、20mA、2mA、200uA、20uA、2uA七组档位。

在一些实施例中，DAC模块输出第一单极性电压和第二单极性电压，第一单极性电压和第二单极性电压分别被双极性转换电路转换为第一双极性电压和第二双极性电压，第一双极性电压作为双负反馈环路的主DAC而输出、用于调节电压源或电流源的设定值，第二双极性电压作为双负反馈环路的箝位DAC而输出、用于调节箝位电压或者箝位电流的设定值。串行DAC分辨率可设定为16bit，第一双极性电压DA1和第二双极性电压DA2输出电压范围可为±10V。

在一些实施例中，参见图2，第〇电阻R0的第二端和第一运算放大器U1的反相输入端之间还设置有箝位电路，箝位电路可为常用的箝位电路设计，这里不做具体限定。设置箝位电路可实现过流或过压保护。

在一些实施例中，参见图2，第一切换开关K10A处于第一连接位连接、第二切换开关K1A处于第一连接位连接时切换到加压测流电路功能；当第一切换开关K10A处于第二连接位连接、第二切换开关K1A处于第二连接位连接时切换到加流测压电路功能。参见图2，DA1为双负反馈环路V/I源的主DAC输入，PA为功率放大器PA，不提供输出电压增益。Rm1是电流量程的取样电阻，Rm2是电压量程的变换电阻，Rm3与Rm2等值。

由图2可知第一切换开关K10A保持2与3接通、第二切换开关K1A保持3与4接通时，双负反馈环路V/I源的工作模式是加压测流模式，即FVMI模式。第一切换开关K10A保持3与4接通、第二切换开关K1A保持2与3接通时，双环路V/I源的工作模式时加流测压恒模式，即FIMV模式。

FVMI模式：

在FVMI模式下，电阻R1、R2、R3与Rm1、运算放大器U2构成High-Side电流取样(高侧电流取样)，运算表达式为:

Vo1＝VB-4(VA-VB).........................(1)

Vo1＝5VB-4VA.........................(2)

由于High-Side取样电压会对FGND产生高共模电压，因此电阻R4、R5和运算放大器U3A构成共模衰减电路，运算表达式为：

Vo2＝-1/10[5VB-4VA].........................(3)

在FVMI模式下，K1A接通3与4，因此运算放大器U4B的输出Vo4运算表达式为：

Vo4＝VA-10*Vo2.........................(4)

Vo4＝-5(VA-VB).........................(5)

表达式5中的VA-VB即Rm1取样电阻两端电压差，因此此时ADC模块测量Vo4电压即测量电路中流过取样电阻的电流。

在FVMI模式下，运算放大器U5A与Rm2构成电压负反馈，当电路中FORCE(激励端子)与SENSE(检测端子)闭合，FGNDS(地接端子)与FGNDS_SENSE(地检测端子)闭合后，V+相对于FGND的电压为：

V+＝-[(Rm2/100K)VDA-(Rm3/Rm2)(VFGNDS)].........................(6)

因Rm3＝Rm2，V-相对于FGND的电压为-VFGNDS，V+与V-之间电压差Vdiff为

Vdiff＝-VDA(RM2/100K).........................(7)

上述表达式分析可知，四线开尔文连接输出的加压测流模式(FVMI)电压值，输出电压值与DA1输出成正比。为表达式7所示，同时ADC模块测量流过Rm1取样电阻上的电流。

FIMV模式：

在FIMV模式下，参照由上述分析可知，表达式5

Vo4＝-5(VA-VB).........................(5)

在FIMV模式下第一切换开关K10A接通3与4，V+输出运算表达式为

-5(VA-VB)＝VDA.........................(8)

表达式5中的VA-VB即Rm1取样电阻两端电压差，假设流经Rm1上的电路为Im，则由表达式

Im＝-5(VDA/Rm1).........................(9)

表达式9表示在FIMV模式下，V/I源输出恒流源，电流与DA1输出成正比。

在FIMV模式下，K1A接通2与3，可以得到计算表达式：

VO4＝(V+-V-)/Rm*100K.........................(10)

由表达式10可知，ADC模式在FIMV模式下测量恒流源的端口电压。综上，在FIMV模式下双负反馈环路V/I源输出为恒流源，同时测量恒流源端口电压值。

在一些实施例中，电源模块接地与控制系统接地隔离。

需要说明的是，以上描述中，关于ADC模块和DAC模块仅仅做了部分描述，有些采用了现有技术中的一些常规做法，不一一赘述，同样，涉及其他模块或部件，包括其功能、部件、连接关系，不具体描述的均视为采用现有技术中可用的技术手段。

根据以上描述，故本发明的技术效果是：提供一种可以工作在全部四个象限满足二端口测试需求的精密V/I源、源能够浮动保护被测设备、符合CPCI模块化仪器标准，达到工业自动化测试要求的板卡。

以上仅为本申请的实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

本领域技术人员可以理解，以上描述并不构成对装置的限定，可以包括比更多或更少的部件，或者组合某些部件，或者不同的部件布置。

需要说明的是，在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括上述要素的过程、方法、物品或者设备中还存在另外的相同要素。本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置和电子设备实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。以上仅为本发明的实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。在上面对本发明具体实施例的描述中，针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本申请，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。涉及序数的术语或下标“一”“二”“1”“2”“n”“n-”等并不必然表示这些术语所限定的特征、要素、步骤或组件的实施顺序或者重要性程度，而仅仅是为了描述清楚起见而用于在这些特征、要素、步骤或组件之间进行标识。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，包括CPCI总线模块、FPGA模块、ADC模块、DAC模块、继电器控制模块、电源模块、双负反馈环路模块；

所述CPCI总线模块为板卡系统总线，连接上位机和所述FPGA模块，用于上位机进行控制与数据交换；

所述FPGA模块包含CPCI总线桥片IP核、ADC模块控制IP核、DAC模块控制IP核，所述FPGA模块对ADC模块、DAC模块的工作状态进行控制并接收ADC模块输出的信号；

所述继电器控制模块连接所述FPGA模块，用于切换所述双负反馈环路的加压测流和加流测压电路功能；

所述电源模块给所述ADC模块、所述DAC模块、所述继电器控制模块供电；

所述双负反馈环路模块包含电压源与电流测量负反馈环路、电流源与电压测量负反馈环路，所述双负反馈环路模块接收DAC模块输出的信号并向ADC模块输出信号，所述双负反馈环路模块通过四线开尔文方式连接被测装置。

2.根据权利要求1所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述电源模块为浮动电源模块。

3.根据权利要求2所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述浮动电源模块包含直流-直流变换器模块，其中，所述直流-直流变换器模块构成功率供电、模拟供电、数字供电电源。

4.根据权利要求1所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述双负反馈环路模块包括第〇电阻、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第六电阻、第七电阻、第八电阻、第九电阻、第十电阻、第十一电阻、第十二电阻、第一可变电阻、第二可变电阻、第三可变电阻、第一运算放大器、第二运算放大器、第三运算放大器、第四运算放大器、第五运算放大器、第六运算放大器、第一切换开关、第二切换开关和功率放大器；

所述第〇电阻的第一端用于接收所述DAC模块的输出信号，所述第〇电阻的第二端连接所述第一运算放大器的反相输入端、所述第一切换开关的固定位；

所述第一电阻的第一端连接所述功率放大器的输出端、所述第六电阻的第一端、第一可变电阻的第一端，所述第一电阻的第二端连接所述第二电阻的第一端、所述第二运算放大器的反相输入端；

所述第二电阻的第二端连接所述第四电阻的第一端、所述第二运算放大器的输出端；

所述第三电阻的第一端连接所述第二运算放大器的同相输入端，所述第三电阻的第二端连接所述第一可变电阻的第二端、所述第十二电阻的第一端、四线开尔文的激励端子(FORCE)；

所述第四电阻的第二端连接所述第五电阻的第一端、所述第三运算放大器的反相输入端；

所述第五电阻的第二端连接所述第七电阻的第一端、所述第三运算放大器的输出端；

所述第六电阻的第二端连接所述第七电阻的第二端、所述第一切换开关的第二连接位、所述第二切换开关的第一连接位；

所述第八电阻的第一端连接所述第二切换开关的固定位、所述第四运算放大器的反相输入端，所述第八电阻的第二端连接所述第四运算放大器的输出端并连接所述ADC模块；

所述第九电阻的第一端连接所述第五运算放大器的同相输入端，所述第九电阻的第二端连接所述第十二电阻的第二端并连接四线开尔文的检测端子(SENSE)；

所述第十电阻的第一端连接所述第六运算放大器的反相输入端、所述第十一电阻的第一端，所述第十电阻的第二端连接四线开尔文的地检测端子(FGNDS_SENSE)；

所述第十一电阻的第二端连接所述第三可变电阻的第一端、所述第六运算放大器的输出端；

所述第二可变电阻的第一端连接所述第三可变电阻的第二端、所述第一切换开关的第一连接位、所述第二切换开关的第二连接位；

所述第一运算放大器的输出端连接所述功率放大器的输入端，所述第一运算放大器的同相输入端接地；

所述第三运算放大器的同相输入端接地并连接四线开尔文的地接端子(FGNDS)；

所述第四运算放大器的同相输入端接地；

所述第五运算放大器的输出端连接所述第二可变电阻的第二端并连接所述第五运算放大器的反相输入端；

所述第六运算放大器的同相输入端接地。

5.根据权利要求4所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述ADC模块为串行ADC，所述DAC模块为串行DAC，所述ADC模块和所述DAC模块均采用浮动电源供电，所述DAC模块通过磁耦合隔离元器件浮动控制DAC输出电压，所述ADC模块通过磁耦合隔离元器件浮动控制ADC采样。

6.根据权利要求5所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述DAC模块输出第一单极性电压和第二单极性电压，所述第一单极性电压和所述第二单极性电压分别被双极性转换电路转换为第一双极性电压和第二双极性电压，所述第一双极性电压作为双负反馈环路的主DAC而输出、用于调节电压源或电流源的设定值，所述第二双极性电压作为双负反馈环路的箝位DAC而输出、用于调节箝位电压或者箝位电流的设定值。

7.根据权利要求4所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述继电器控制模块包含达林顿控制电路，所述继电器控制模块还用于控制所述双负反馈环路模块中第一可变电阻、第二可变电阻、第三可变电阻的阻值。

8.根据权利要求6所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述第〇电阻的第二端和所述第一运算放大器的反相输入端之间还设置有箝位电路。

9.根据权利要求8所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述第一切换开关处于第一连接位连接、所述第二切换开关处于第一连接位连接时切换到加压测流电路功能；当所述第一切换开关处于第二连接位连接、所述第二切换开关处于第二连接位连接时切换到加流测压电路功能。

10.根据权利要求1-9任意一项所述的基于CPCI总线的双负反馈环路四象限伏安源测量单元板卡，其特征在于，所述电源模块接地与控制系统接地隔离。

Images