CN111710728A - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN111710728A
CN111710728A CN202010615185.2A CN202010615185A CN111710728A CN 111710728 A CN111710728 A CN 111710728A CN 202010615185 A CN202010615185 A CN 202010615185A CN 111710728 A CN111710728 A CN 111710728A
Authority
CN
China
Prior art keywords
length
thin film
doped drain
lightly doped
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010615185.2A
Other languages
English (en)
Inventor
郑丽华
许喜爱
李燕梅
周璐
杨克事
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010615185.2A priority Critical patent/CN111710728A/zh
Publication of CN111710728A publication Critical patent/CN111710728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板、显示面板及显示装置，阵列基板具有第一区域和第二区域，第二区域在第一区域的周侧分布，第二区域具有多路分用电路区，包括：薄膜晶体管；所述薄膜晶体管包含第一薄膜晶体管，第一薄膜晶体管呈阵列分布于第一区域，第一薄膜晶体管的有源层包含沟道区和第一轻掺杂漏区；薄膜晶体管包含第二薄膜晶体管，第二薄膜晶体管分布于多路分用电路区，第二薄膜晶体管的有源层包含沟道区和第二轻掺杂漏区；第一轻掺杂漏区具有第一长度；第二轻掺杂漏区具有第二长度；第一长度小于第二长度；其中，第一长度和第二长度均为沿第一方向的长度，第一方向为沟道区朝向轻掺杂漏区方向的长度。本发明的阵列基板能有效改善漏端热载流子效应。

Description

阵列基板、显示面板及显示装置
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
随着显示技术的不断发展，平面显示技术已取代了CRT(Cathode Ray Tube)显示技术成为主流显示技术。
其中液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
其中的低温多晶硅(LTPS，Low Temperature Poly-silicon)显示技术，由于其较的高载流子迁移率可以使晶体管获得更高的开关电流比，在满足要求的充电电流条件下，每个像素晶体管可以更加小尺寸化，增加每个像素透光区，提高面板开口率，改善面板亮点和高分辨率，降低面板功耗，从而获得更好的视觉体验。目前，显示装置中应用的薄膜晶体管多采用低温多晶硅作为有源层。
图1为现有技术中的阵列基板结构示意图，如图1所示，该阵列基板包含显示区AA’和非显示区，位于非显示区的移位寄存器区VSR’，以及位于非显示区的多路分用电路区Demux’。
现有技术中，显示区AA’、移位寄存器区VSR’以及多路分用电路区Demux’的薄膜晶体管的轻掺杂漏区沿沟道区朝向轻掺杂漏区方向的长度均相等。然而，发明人发现，该种设计会出现漏端热载流子效应，影响阵列基板的性能。
发明内容
本发明实施例提供一种阵列基板、显示面板及显示装置，能够改善漏端热载流子效应。
一方面，本发明实施例提供一种阵列基板，具有第一区域和第二区域，所述第二区域在所述第一区域的周侧分布，所述第二区域具有多路分用电路区，其特征在于，所述阵列基板包括：
薄膜晶体管，所述薄膜晶体管包含有源层，所述有源层包含沟道区和轻掺杂漏区；
所述薄膜晶体管包含第一薄膜晶体管，所述第一薄膜晶体管呈阵列分布于所述第一区域，所述第一薄膜晶体管的有源层包含沟道区和第一轻掺杂漏区；
所述薄膜晶体管包含第二薄膜晶体管，所述第二薄膜晶体管分布于所述多路分用电路区，所述第二薄膜晶体管的有源层包含沟道区和第二轻掺杂漏区；
所述第一轻掺杂漏区具有第一长度；
所述第二轻掺杂漏区具有第二长度；
所述第一长度小于所述第二长度；其中，
所述第一长度、所述第二长度和所述第三长度均为沿第一方向的长度，所述第一方向为所述沟道区朝向所述轻掺杂漏区方向的长度。
另一方面，本发明实施例提供了一种显示面板，包含上述阵列基板以及与上述阵列基板相对设置的彩膜基板。
再一方面，本发明实施例提供了一种显示装置，包含上述显示面板与背光模组。
本发明实施例提供的的阵列基板、显示面板及显示装置通过设置第一长度小于第二长度可以有效改善现有阵列基板的薄膜晶体管由于出现漏端热载流子效应导致薄膜晶体管性能退化导致可靠性验证后，重载画面出现的横条纹不良现象。并且，可以不影响现有设计第一区域AA的第一轻掺杂漏区的长度设计，从而不会由于第一轻掺杂漏区的长度的增大带来的对扇形区域信号线之间距离增大而影响窄边框设计。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的阵列基板结构示意图；
图2为本发明一个实施例提供的阵列基板结构示意图；
图3为本发明一个实施例提供的薄膜晶体管结构示意图；
图4为本发明一个实施例提供的第一薄膜晶体管和第二薄膜晶体管结构示意图；
图5为本发明又一实施例提供的第三薄膜晶体管截面结构示意图；
图6为本发明又一实施例提供的第一薄膜晶体管和第三薄膜晶体管截面结构示意图；
图7为本发明又一实施例提供的薄膜晶体管截面结构示意图；
图8为本发明实施例提供的一种显示面板结构示意图；
图9为本发明实施例提供的一种显示装置结构示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
为了解决现有技术问题，本发明实施例提供了一种阵列基板、显示面板及显示装置。下面首先对本发明实施例所提供的阵列基板进行介绍。
请参考图2-图4，图2为本发明一个实施例提供的阵列基板结构示意图。图3为本发明一个实施例薄膜晶体管的结构示意图，图4为本发明一个实施例第一薄膜晶体管和第二薄膜晶体管结构示意图。如图2-图4所示，阵列基板100，具有第一区域AA和第二区域NA，第二区域NA在第一区域AA的周侧分布，第二区域NA具有多路分用电路区Demux，阵列基板100还包括：薄膜晶体管T，薄膜晶体管包含有源层30，有源层30包含沟道区31和轻掺杂漏区32；薄膜晶体管T包含第一薄膜晶体管T1，第一薄膜晶体管T1呈阵列分布于第一区域AA，第一薄膜晶体管T1的有源层包含沟道区31和第一轻掺杂漏区321；薄膜晶体管T包含第二薄膜晶体管T2，第二薄膜晶体管T2分布于多路分用电路区Demux，第二薄膜晶体管T2的有源层包含沟道区31和第二轻掺杂漏区322；第一轻掺杂漏区321具有第一长度L1；第二轻掺杂漏区322具有第二长度L2；第一长度L1小于第二长度L2；其中，第一长度L1、第二长度L2为沿第一方向的长度，第一方向为沟道区31朝向轻掺杂漏区32方向的长度。现有设计中的阵列基板，如果不设置低掺杂漏区那么P-N节直接接触，会导致电子-空穴复合空间小，多子扩散、少子漂移，电场在漏端聚集，从而导致电子漏流。为减弱漏极电场会在漏极附近设置低掺杂漏区，让该低掺杂漏区也承受部分电压，防止热载流子退化，同时降低漏流，提升薄膜晶体管的开关特性，现有技术中低掺杂漏区在第一区域AA和多路分用电路区Demux的长度相等。然而发明人发现，现有设计的阵列基板在可靠性验证后，重载画面出现横条纹(Horizontal line，H-line)的不良现象。发明人对该不良现象进行解析发现，该不良与多路分用电路区Demux的薄膜晶体管性能退化有关，由于薄膜晶体管出现漏端热载流子效应，使得薄膜晶体管的性能退化。为此，发明人将第一长度L1设计成小于第二长度L2，即增大第二长度L2，从而有效改善漏端热载流子效应，并且，可以不影响现有设计第一区域AA的第一轻掺杂漏区的长度设计，从而不会由于第一轻掺杂漏区的长度的增大带来的对扇形区域信号线之间距离增大而影响窄边框设计。这是由于多路分用电路区Demux的第二薄膜晶体管相对于第一区域AA的第一薄膜晶体管更容易出现漏端热载流子效应，从而导致薄膜晶体管的性能退化，为此，将多路分用电路区Demux的第二轻掺杂漏区的长度增大，当载流子从源极向漏极流动时，第二轻掺杂漏区充当了电阻，即相当于增大了电阻，从而可以使第二轻掺杂漏区分担压降，降低漏端热载流子效应。能够保证窄边框设计是因为，如果像现有设计一样，第一轻掺杂漏区321的第一长度L1等于第二轻掺杂漏区322的第二长度L2的话，则第一轻掺杂漏区321的第一长度L1会由于第二轻掺杂漏区的第二长度L2的增大而增大，这会导致扇形区域信号线之间的距离增大，从而会增大阵列基板的边框，不利于窄边框设计。另外，由于第一区域的第一薄膜晶体管相对多路分用电路区Demux的第二薄膜晶体管不容易出现漏端热载流子效应，第一区域的第一薄膜晶体管相对较小的第一轻掺杂漏区长度，当载流子向从源极向漏极流动时，相当于降低电阻，增大压降，从而可以保证较高的开态电流。
为此，本发明实施例将第一长度L1设计成小于第二长度L2可以实现较高的开态电流、窄边框以及改善漏端热载流子效应。
可选地，本发明实施例中，第一长度的范围为0.4～0.9μm，第二长度的范围为0.7～1.2μm。低掺杂漏区可以有效减弱漏极附近电场，让该低掺杂漏区也承受部分电压，防止热载流子退化，同时降低漏流，提升薄膜晶体管的开关特性。低掺杂漏区长度降低，可以提升开态电流，但是会限制多路分用电路区Demux的充电能力，造成漏端热载流子效应。本发明实施例在设置第一长度L1小于第二长度L2时，设置第一长度的范围为0.4～0.9μm，第二长度的范围为0.7～1.2μm，可以有效保证较高的开态电流，以及提升多路分用电路区Demux的充电能力，改善漏端热载流子效应。
可选地，本发明实施例中，第一长度为0.6μm，第二长度为0.9μm，这样设置可以较好的保证较高的开态电流，以及提升多路分用电路区Demux的充电能力，改善漏端热载流子效应。
可选地，本发明实施例中，第一长度范围为0.7～1.2μm，第二长度的范围为0.9～1.5μm。可选地，第一长度为0.9μm，第二长度为1.2μm。相对较长的低掺杂漏区在起到有效降低热载流子效应的同时，保证较高的开态电流，提升薄膜晶体管的信赖性。
请参照图2和图5，图5为本发明又一实施例提供的第三薄膜晶体管截面结构示意图，如图5所示，第二区域NA包含移位寄存器区VSR；薄膜晶体管T包含第三薄膜晶体管T3，第三薄膜晶体管T3分布于移位寄存器区VSR，第三薄膜晶体管T3的有源层包含沟道区31和第三轻掺杂漏区323；第三轻掺杂漏区323在第一方向上具有第三长度L3；第一长度L1小于或等于第三长度L3。由于移位寄存器区VSR的薄膜晶体管的切换频次高，且工作条件比第一区域的薄膜晶体管工作条件更严苛，本发明实施例通过设置第一长度L1小于或等于第三长度L3，可以有效改善第三薄膜晶体管的漏端热载流子效应，提升阵列基板的性能。
如图6所述，图6为本发明又一实施例提供的第一薄膜晶体管和第三薄膜晶体管截面结构示意图，本发明实施例中，第三薄膜晶体管可以包含常高电平薄膜晶体管，该常高电平薄膜晶体管的工作电位包含高电平电位，该高电平薄膜晶体管的有源层包含沟道区和第四轻掺杂漏区；第四轻掺杂漏区在第一方向上具有第四长度L4，第一长度L1小于第四长度L4。由于常高电平薄膜晶体管在高电平电位的环境下工作，工作条件较严苛，电场容易在漏端聚集，出现漏端热载流子效应，本发明实施例中，将第一长度L1设置成小于第四长度L4，当载流子从源极向漏极流动时，高电平薄膜晶体管的第四轻掺杂漏区充当了电阻，即相当于增大了电阻，从而可以使第四轻掺杂漏区分担压降，可以有效改善常高电平薄膜晶体管的漏端热载流子效应，提升阵列基板的性能。
可选地，第一长度范围为0.4～0.9μm，第四长度范围为0.7～1.2μm。可选地，第一长度为0.6μm，第四长度为0.9μm。常高电平薄膜晶体管在高电平电位的环境下工作，工作条件较严苛，容易出现漏端热载流子效应，本发明实施例中，将第一长度L1设置成小于第四长度L3，且设置上述长度，可以有效改善常高电平薄膜晶体管的漏端热载流子效应，提升阵列基板的性能。
可选地，第一长度为0.7～1.2μm，第四长度为0.9～1.5μm。可选地，第一长度为0.9μm，第四长度为1.2μm。相对较长的低掺杂漏区在起到有效降低热载流子效应的同时，保证较高的开态电流，提升薄膜晶体管的信赖性。
请参考图3，薄膜晶体管T包含设置在有源层30上的栅极绝缘层40，以及设置在栅极绝缘层40上的栅极50，该薄膜晶体管T包含单栅区域，该单栅区域中，位于栅极两侧的轻掺杂漏区32在第一方向的长度相等，即LL1与LL2相等。由于单栅区域薄膜晶体管通常是源极和漏极互相切换工作，本发明实施例将单栅区域轻掺杂漏区的长度进行对称设计，可以有效保证阵列基板性能的均一性。
请参考图7，图7为本发明又一实施例提供的薄膜晶体管截面结构示意图。如图8所述，薄膜晶体管T包含双栅区域，该双栅区域包含第一栅极501和第二栅极502，在第一方向上，第一栅极靠近第二栅极一侧的轻掺杂漏区具有第五长度L5；在第一方向上，第一栅极501远离第二栅极502一侧的轻掺杂漏区具有第六长度L6，第六长度L6大于第五长度L5。双栅区域薄膜晶体管具有较好的信赖性，但是受轻掺杂漏区阻抗影响，会降低开态电流。本发明实施例通过设置第六长度L6大于第五长度L5，可以保证双栅区域薄膜晶体管的信赖性、提升开态电流，以及改善漏端热载流子效应。
可选地，第五长度范围为0.4～0.9μm，第六长度范围为0.7～1.2μm。可选地，第五长度为0.6μm，第六长度为0.9μm。双栅区域薄膜晶体管具有较好的信赖性，但是受轻掺杂漏区阻抗影响，会降低开态电流。本发明实施例通过设置第六长度L6大于第五长度L5，且设置上述长度，可以有效保证双栅区域薄膜晶体管的信赖性、提升开态电流，以及改善漏端热载流子效应。
可选地，第五长度为0.7～1.2μm，第六长度为0.9～1.5μm。可选地，第五长度为0.9μm，所述第六长度为1.2μm。相对较长的低掺杂漏区在起到有效降低热载流子效应的同时，保证较高的开态电流，提升薄膜晶体管的信赖性。
请参考图3，薄膜晶体管T还包含：设置于栅极50上的层间绝缘层60；以及设置于层间绝缘层60上的源极70和漏极80，源极70和漏极80分别通过贯穿栅极绝缘层40和层间绝缘层60的过孔与有源层30电连接。有源层30还可以包含重掺杂漏区33，重掺杂漏区33设置在轻掺杂漏区32远离沟道区31的一侧。可选地，当薄膜晶体管为N型晶体管时，掺杂的离子为N型离子。当薄膜晶体管为P型晶体管时，掺杂的离子为P型离子。其中，重掺杂区掺杂的离子浓度大于轻掺杂漏极区掺杂的离子浓度。
可选地，请参考图3，该薄膜晶体管还包括衬底基板10，设置于衬底基板10上的缓冲层20，有源层30设置于缓冲层20上。其中，缓冲层20的作用在于不仅可以将衬底基板10与有源层30隔绝，避免衬底基板10中的杂质进入有源层30，影响有源层30的性能，还可以减少有源层30与衬底基板10之间的热扩散，降低在制作有源层30的过程中采用的工艺(例如，准分子激光退火工艺)产生的高温对衬底基板10产生的影响。缓冲层20的材质可以为氧化硅或者氮化硅。
可选地，该薄膜晶体管还可以包括遮光结构(未示出)，遮光结构位于衬底基板10上且与有源层30的沟道区31的位置相对应，缓冲层20覆盖于该遮光结构上，该遮光结构可以有效遮挡由背光模组射出的光线，避免因该部分光线照射到沟道区31上，使沟道区31产生光电效应，对沟道区31的电学性能产生影响。
可选地，本发明实施例中，第一轻掺杂漏区和第二轻掺杂漏区采用半色调掩膜形成。半色调掩膜具有正常透过区和半透过区。形成第一轻掺杂漏区和第二轻掺杂漏区时，正常透过区与重掺杂区对应，半透过区与低掺杂漏区对应。
可选地，本发明实施例中，第一轻掺杂漏区和第二轻掺杂漏区采用自对准光漏掺杂工艺(self-align light drain doping process)形成。采用上述半色调掩膜曝光、显影后得到的掩膜层(光阻层)在重掺杂区有开口，在低掺杂漏区有凹槽，再以掩膜层为掩膜进行掺杂，开口区为正常浓度掺杂，形成重掺杂区，凹槽区由于有遮挡，掺杂浓度较低，形成轻掺杂漏区。
可选地，本发明实施例中，第三轻掺杂漏区采用半色调掩膜形成。
可选地，本发明实施例中，第三轻掺杂漏区采用自对准光漏掺杂工艺形成。
本发明实施例中，通过采用半色调掩膜，采用自对准光漏掺杂工艺可以有针对性地控制第一轻掺杂漏区、第二轻掺杂漏区和第三轻掺杂漏区长度。在不增加工艺流程的情况下，对不同区域薄膜晶体管的轻掺杂漏区长度进行区别性设计，提升薄膜晶体管开态电流的同时改善漏端热载流子效应。
可选地，如图8所示，本发明实施例还提供一种显示面板1000，包含上述任意实施方式的阵列基板100以及与该阵列基板100相对设置的彩膜基板200。
可选地，如图9所示，本发明实施例还提供一种显示装置2000，包含上述显示面板与背光模组。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (16)

1.一种阵列基板，具有第一区域和第二区域，所述第二区域在所述第一区域的周侧分布，所述第二区域具有多路分用电路区，其特征在于，所述阵列基板包括：
薄膜晶体管，所述薄膜晶体管包含有源层，所述有源层包含沟道区和轻掺杂漏区；
所述薄膜晶体管包含第一薄膜晶体管，所述第一薄膜晶体管呈阵列分布于所述第一区域，所述第一薄膜晶体管的有源层包含沟道区和第一轻掺杂漏区；
所述薄膜晶体管包含第二薄膜晶体管，所述第二薄膜晶体管分布于所述多路分用电路区，所述第二薄膜晶体管的有源层包含沟道区和第二轻掺杂漏区；
所述第一轻掺杂漏区具有第一长度；
所述第二轻掺杂漏区具有第二长度；
所述第一长度小于所述第二长度；其中，
所述第一长度和所述第二长度均为沿第一方向的长度，所述第一方向为所述沟道区朝向所述轻掺杂漏区方向的长度。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第一长度的范围为0.4～0.9μm，所述第二长度的范围为0.7～1.2μm。
3.根据权利要求1所述的阵列基板，其特征在于，
所述第一长度范围为0.7～1.2μm，所述第二长度的范围为0.9～1.5μm。
4.根据权利要求1所述的阵列基板，其特征在于，
所述第二区域包含移位寄存器区；
所述薄膜晶体管包含第三薄膜晶体管，所述第三薄膜晶体管分布于所述移位寄存器区，所述第三薄膜晶体管的有源层包含沟道区和第三轻掺杂漏区；
第三轻掺杂漏区在所述第一方向上具有第三长度；
所述第一长度小于或等于所述第三长度。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第三薄膜晶体管包含常高电平薄膜晶体管，所述常高电平薄膜晶体管的工作电位包含高电平电位，所述高电平薄膜晶体管的有源层包含沟道区和第四轻掺杂漏区；所述第四轻掺杂漏区在所述第一方向上具有第四长度，所述第一长度小于所述第四长度。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一长度范围为0.4～0.9μm，所述第四长度范围为0.7～1.2μm。
7.根据权利要求5所述的阵列基板，其特征在于，
所述第一长度为0.7～1.2μm，所述第四长度为0.9～1.5μm。
8.根据权利要求1所述的阵列基板，其特征在于，
所述薄膜晶体管包含设置在所述有源层上的栅极绝缘层，以及
设置在所述栅极绝缘层上的栅极。
9.根据权利要求8所述的阵列基板，其特征在于，
所述薄膜晶体管包含单栅区域，
所述单栅区域中，位于所述栅极两侧的所述轻掺杂漏区在所述第一方向的长度相等。
10.根据权利要求8所述的阵列基板，其特征在于，
所述薄膜晶体管包含双栅区域，所述双栅区域包含第一栅极和第二栅极，
在所述第一方向上，所述第一栅极靠近所述第二栅极一侧的所述轻掺杂漏区具有第五长度；
在所述第一方向上，所述第一栅极远离所述第二栅极一侧的所述轻掺杂漏区具有第六长度，
所述第六长度大于所述第五长度。
11.根据权利要求10所述的阵列基板，其特征在于，
所述第五长度范围为0.4～0.9μm，所述第六长度范围为0.7～1.2μm。
12.根据权利要求10所述的阵列基板，其特征在于，
所述第五长度为0.7～1.2μm，所述第六长度为0.9～1.5μm。
13.根据权利要求1所述的阵列基板，其特征在于，所述第一轻掺杂漏区和所述第二轻掺杂漏区采用半色调掩膜形成。
14.根据权利要求4所述的阵列基板，其特征在于，所述第三轻掺杂漏区采用半色调掩膜形成。
15.一种显示面板，其特征在于，包含权利要求1-14任意权利要求所述的阵列基板以及与所述阵列基板相对设置的彩膜基板。
16.一种显示装置，其特征在于，包含权利要求15所述的显示面板与背光模组。
CN202010615185.2A 2020-06-30 2020-06-30 阵列基板、显示面板及显示装置 Pending CN111710728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010615185.2A CN111710728A (zh) 2020-06-30 2020-06-30 阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010615185.2A CN111710728A (zh) 2020-06-30 2020-06-30 阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN111710728A true CN111710728A (zh) 2020-09-25

Family

ID=72543933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010615185.2A Pending CN111710728A (zh) 2020-06-30 2020-06-30 阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN111710728A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114171586A (zh) * 2022-02-10 2022-03-11 晶芯成(北京)科技有限公司 一种半导体装置及其制造方法
WO2023004875A1 (zh) * 2021-07-27 2023-02-02 武汉华星光电技术有限公司 薄膜晶体管及显示面板
WO2024131020A1 (zh) * 2022-12-22 2024-06-27 武汉华星光电半导体显示技术有限公司 显示面板及显示设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078060A (en) * 1996-09-21 2000-06-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix display devices and methods of manufacturing the active matrix display devices
US20070051956A1 (en) * 2005-08-31 2007-03-08 Chih-Jen Shih Thin film transistor
CN101083271A (zh) * 1999-09-24 2007-12-05 株式会社半导体能源研究所 电致发光显示器及电子设备
CN104701254A (zh) * 2015-03-16 2015-06-10 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US20180308871A1 (en) * 2016-11-18 2018-10-25 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN108807422A (zh) * 2018-06-12 2018-11-13 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN110379821A (zh) * 2019-07-18 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078060A (en) * 1996-09-21 2000-06-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix display devices and methods of manufacturing the active matrix display devices
CN101083271A (zh) * 1999-09-24 2007-12-05 株式会社半导体能源研究所 电致发光显示器及电子设备
US20070051956A1 (en) * 2005-08-31 2007-03-08 Chih-Jen Shih Thin film transistor
CN104701254A (zh) * 2015-03-16 2015-06-10 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
US20180308871A1 (en) * 2016-11-18 2018-10-25 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN108807422A (zh) * 2018-06-12 2018-11-13 武汉华星光电技术有限公司 阵列基板制作方法及阵列基板、显示面板
CN110379821A (zh) * 2019-07-18 2019-10-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023004875A1 (zh) * 2021-07-27 2023-02-02 武汉华星光电技术有限公司 薄膜晶体管及显示面板
CN114171586A (zh) * 2022-02-10 2022-03-11 晶芯成(北京)科技有限公司 一种半导体装置及其制造方法
CN114171586B (zh) * 2022-02-10 2022-05-24 晶芯成(北京)科技有限公司 一种半导体装置及其制造方法
WO2024131020A1 (zh) * 2022-12-22 2024-06-27 武汉华星光电半导体显示技术有限公司 显示面板及显示设备

Similar Documents

Publication Publication Date Title
JP2720862B2 (ja) 薄膜トランジスタおよび薄膜トランジスタアレイ
CN111710728A (zh) 阵列基板、显示面板及显示装置
US5712494A (en) Thin film field effect transistor having an extension portion acting as a light shield and back gate
US8704232B2 (en) Thin film transistor with increased doping regions
US11609466B2 (en) Display panel and display device
TWI423448B (zh) 影像顯示系統
US11264507B2 (en) Thin film transistor and method for manufacturing the same, array substrate and electronic device
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
US20220320269A1 (en) Display device, array substrate, thin film transistor and fabrication method thereof
US20170125441A1 (en) Array substrate, display panel, and display device
US20030122196A1 (en) Poly-crystalline thin film transistor and fabrication method thereof
KR100244043B1 (ko) 디스플레이 왜곡을 억제할 수 있는 차광층을 갖는 능동 매트릭스형 액정 디스플레이 장치
JPH0864833A (ja) 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置
KR20120124316A (ko) 차광막을 포함한 박막 트랜지스터 어레이 기판 및 그 제조방법
US8426937B2 (en) Light sensor and display
CN216311789U (zh) 薄膜晶体管、阵列基板、显示面板和装置
US20100044710A1 (en) Active matrix substrate
CN111357107A (zh) Tft基板、esd保护电路及tft基板的制作方法
WO2018196072A1 (zh) 一种阵列基板及光罩、显示装置
CN111900210B (zh) 薄膜晶体管、显示基板及显示装置
US10749037B2 (en) Low temperature poly-silicon TFT substrate and manufacturing method thereof
WO2018196048A1 (zh) 一种阵列基板及显示装置
CN106684125B (zh) 显示设备
US20240094587A1 (en) Display panel and display device
WO2022242028A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示面板和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200925

RJ01 Rejection of invention patent application after publication