CN111708636A - 一种基于多处理器的cpci并行处理系统及方法 - Google Patents

一种基于多处理器的cpci并行处理系统及方法 Download PDF

Info

Publication number
CN111708636A
CN111708636A CN202010549737.4A CN202010549737A CN111708636A CN 111708636 A CN111708636 A CN 111708636A CN 202010549737 A CN202010549737 A CN 202010549737A CN 111708636 A CN111708636 A CN 111708636A
Authority
CN
China
Prior art keywords
chip
cpci
processing system
board
parallel processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010549737.4A
Other languages
English (en)
Other versions
CN111708636B (zh
Inventor
刘锋
赵瑞丹
闫盼
杭欣静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202010549737.4A priority Critical patent/CN111708636B/zh
Publication of CN111708636A publication Critical patent/CN111708636A/zh
Application granted granted Critical
Publication of CN111708636B publication Critical patent/CN111708636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5061—Partitioning or combining of resources
    • G06F9/5066—Algorithms for mapping a plurality of inter-dependent sub-tasks onto a plurality of physical CPUs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)

Abstract

本发明属于计算机技术领域，具体公告开了一种基于多处理器的CPCI并行处理系统及方法，处理系统包括主CPU板和多块并行计算板，每块并行计算板包括从CPU芯片和国产的FPGA芯片；从CPU芯片与主CPU板通过CPCI总线进行数据交互；主CPU板和从CPU芯片采用龙芯CPU，从CPU芯片与FPGA芯片通过DDR总线进行数据交互。主CPU板将任务分解到不同的并行计算板进行处理，从CPU芯片进行任务分配及数据处理，FPGA芯片进行函数计算，从而提高计算速度。该并行处理系统的计算性能相对于国产单处理器提高五倍以上，达到进口多核处理器的计算水平，同时还满足了核心元器件自主可控的要求，可应用到具有国产化和自主可控要求的计算系统。

Description

一种基于多处理器的CPCI并行处理系统及方法
技术领域
本发明涉及计算机技术领域，特别涉及一种基于多处理器的CPCI并行处理系统及方法。
背景技术
现有的高密度、大数据量计算都采用串行计算的方法，主要是通过提高计算机的CPU硬件性能指标来缩短诸元计算时间。主要采用Intel的高性能CPU作为计算的核心。芯片货源受国外控制，并且存在信息安全和自主可控问题。国产CPU的主频低，单处理器性能差距很大，运算时间较长，无法满足实际需求。
发明内容
本发明的目的在于提供一种基于多处理器的CPCI并行处理系统及方法，可大幅提高数据处理速度。
本发明是通过以下技术方案来实现：
一种基于多处理器的CPCI并行处理系统，包括主CPU板和多块并行计算板，每块并行计算板包括从CPU芯片和FPGA芯片；
从CPU芯片与主CPU板通过CPCI总线进行数据交互；
主CPU板和从CPU芯片均采用龙芯CPU。
进一步，从CPU芯片与FPGA芯片通过DDR总线进行数据交互。
进一步，从CPU芯片作为DDR总线的主控器。
进一步，主CPU板采用国产龙芯2J处理器。
进一步，从CPU芯片采用龙芯2F处理器。
进一步，FPGA芯片采用V6系列芯片。
进一步，FPGA芯片的型号为XC6VSX315T-1FFG1156I。
本发明还公开了一种基于多处理器的CPCI并行处理方法，包括以下步骤：
(1)主CPU板将运算任务分配给并行计算板分别进行计算；
(2)并行计算板的从CPU芯片处理主CPU板分发下来的任务后，同时将计算任务中的数值积分运算交给FPGA芯片处理；
(3)FPGA芯片处理数值积分运算后，将结果返回给从CPU芯片，从CPU芯片将结果再返还给主CPU板。
与现有技术相比，本发明具有以下有益的技术效果：
本发明公开了一种基于多处理器的CPCI并行处理系统及方法，采用主CPU板(龙芯)+多块并行计算板(龙芯CPU+国产FPGA芯片)的并行数据处理架构，主CPU板将任务分解到不同的并行计算板进行处理，每块并行计算板的龙芯CPU进行任务分配及数据处理，FPGA芯片进行函数计算，从而提高计算速度。该系统是基于龙芯的并行CPCI处理平台，以并行计算板为基本单元，各单元通过CPCI总线直接地址映射进行数据交换，根据任务量将多个计算单元组建成分布式计算系统。该并行处理系统的计算性能相对于国产单处理器提高五倍以上，达到进口多核处理器的计算水平，同时还满足了核心元器件自主可控的要求，可应用到具有国产化和自主可控要求的计算系统。
进一步，从CPU芯片与FPGA芯片通过DDR总线进行数据交互，将FPGA挂在从CPU芯片的DDR总线上，当DDR频率为400MHz时，传输速率最高可达25.6Gbps，满足计算的大吞吐率要求，传输效率比其它总线高。
附图说明
图1为本发明的基于多处理器的CPCI并行处理系统的原理框图。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
如图1所示，本发明公开了一种基于多处理器的CPCI并行处理系统，包括主CPU板和多块并行计算板，每块并行计算板包括一块从CPU芯片和一块FPGA芯片。
具体地，主CPU板采用国产龙芯2J处理器，从CPU芯片采用龙芯2F处理器。FPGA芯片采用V6系列芯片，型号为XC6VSX315T-1FFG1156I。
从CPU芯片与FPGA芯片之间通过高速的DDR总线进行数据交互，从CPU芯片与主CPU板之间通过CPCI总线进行数据交互。
以系统架构为1块主CPU板，3块并行计算板(CPU+FPGA)进行具体说明。
主CPU板上运行诸元计算软件的主流程，进行诸元任务管理、数据资源分配、安全管理等应用程序。
3块并行计算板进行并行计算。并行计算板的从CPU芯片与主CPU板之间通过CPCI总线互联。每一块并行计算板由从CPU芯片和FPGA芯片组成，从CPU芯片负责运行主CPU板分解的并行计算流程，FPGA芯片进行核心密集计算。通过主CPU板、从CPU芯片和FPGA芯片三个层次的计算实现密集计算加速的可行性。
并行计算板的设计思路是采用CPU+FPGA的模式来加速密度计算。CPU与FPGA之间的逻辑关系是密度计算的核心技术也是该板的设计难点所在，由于在密度计算过程中需要CPU与FPGA有大量的数据交互，而常用的CPCI等总线无法达到实际的要求，并且数据传输效率不高。所以在本方案中从CPU芯片与FPGA芯片的数据交互采用DDR总线直连方式，换句话说将FPGA挂在从CPU芯片的DDR总线上，这种架构当DDR频率为400MHz时，传输速率最高可达25.6Gbps，满足计算的大吞吐率要求，且从CPU芯片与FPGA芯片通过DDR总线进行数据交互，传输效率比其它总线高。
以往的设计，FPGA均作为DDR总线的主控器，在该板的设计中从CPU芯片作为DDR总线的主控器，控制与DDR的通信以及与FPGA之间的数据交互，在该板的设计中FPGA与内存的地位等同，这种全新的设计是将FPGA当作一块“内存”颗粒进行管理。
在软硬件协同设计上，主CPU板与3块并行计算板共同进行数据处理，其中主CPU板以一定的算法将运算任务进行分配，分配给3块并行计算板分别予以计算，从而缩短其处理时间。其中3块并行计算板的从CPU芯片处理主CPU板分发下来的任务并将其中的数值积分运算交给FPGA芯片来处理，FPGA处理数值积分运算后并将结果返回给从CPU芯片，从CPU芯片将结果返还给主CPU板。

Claims (8)

1.一种基于多处理器的CPCI并行处理系统，其特征在于，包括主CPU板和多块并行计算板，每块并行计算板包括从CPU芯片和FPGA芯片；
从CPU芯片与主CPU板通过CPCI总线进行数据交互；
主CPU板和从CPU芯片均采用龙芯CPU。
2.根据权利要求1所述的基于多处理器的CPCI并行处理系统，其特征在于，从CPU芯片与FPGA芯片通过DDR总线进行数据交互。
3.根据权利要求2所述的基于多处理器的CPCI并行处理系统，其特征在于，从CPU芯片作为DDR总线的主控器。
4.根据权利要求1所述的基于多处理器的CPCI并行处理系统，其特征在于，主CPU板采用国产龙芯2J处理器。
5.根据权利要求1所述的基于多处理器的CPCI并行处理系统，其特征在于，从CPU芯片采用龙芯2F处理器。
6.根据权利要求1所述的基于多处理器的CPCI并行处理系统，其特征在于，FPGA芯片采用V6系列芯片。
7.根据权利要求5所述的基于多处理器的CPCI并行处理系统，其特征在于，FPGA芯片的型号为XC6VSX315T-1FFG1156I。
8.一种基于多处理器的CPCI并行处理方法，其特征在于，基于权利要求1～7所述的CPCI并行处理系统，包括以下步骤：
(1)主CPU板将运算任务分配给并行计算板分别进行计算；
(2)并行计算板的从CPU芯片处理主CPU板分发下来的任务后，同时将计算任务中的数值积分运算交给FPGA芯片处理；
(3)FPGA芯片处理数值积分运算后，将结果返回给从CPU芯片，从CPU芯片将结果再返还给主CPU板。
CN202010549737.4A 2020-06-16 2020-06-16 一种基于多处理器的cpci并行处理系统及方法 Active CN111708636B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010549737.4A CN111708636B (zh) 2020-06-16 2020-06-16 一种基于多处理器的cpci并行处理系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010549737.4A CN111708636B (zh) 2020-06-16 2020-06-16 一种基于多处理器的cpci并行处理系统及方法

Publications (2)

Publication Number Publication Date
CN111708636A true CN111708636A (zh) 2020-09-25
CN111708636B CN111708636B (zh) 2024-03-08

Family

ID=72540724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010549737.4A Active CN111708636B (zh) 2020-06-16 2020-06-16 一种基于多处理器的cpci并行处理系统及方法

Country Status (1)

Country Link
CN (1) CN111708636B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122892A (zh) * 2007-08-17 2008-02-13 中国科学院计算技术研究所 一种cpci信号处理板
JP2009042889A (ja) * 2007-08-07 2009-02-26 Koyo Electronics Ind Co Ltd 高信頼性コントローラ
CN203722740U (zh) * 2014-01-08 2014-07-16 西安睿控创合电子科技有限公司 基于Vxworks系统的高速图像数据处理系统
CN104199801A (zh) * 2014-08-26 2014-12-10 山东超越数控电子有限公司 一种基于龙芯服务器的高性能计算集群的实现方法
CN204576487U (zh) * 2015-03-30 2015-08-19 上海黄浦船用仪器有限公司 并行计算多任务设备
CN105045761A (zh) * 2015-08-26 2015-11-11 福建恒天晨光节能服务有限公司 一种数据中心的高速并行处理架构
CN205486305U (zh) * 2016-03-07 2016-08-17 四川九洲北斗导航与位置服务有限公司 基于Compact PCI 总线的多核心图像处理器系统
CN108710596A (zh) * 2018-05-10 2018-10-26 中国人民解放军空军工程大学 一种基于dsp和fpga多协处理卡的桌面超算硬件平台
CN208622092U (zh) * 2018-09-11 2019-03-19 湖南航天捷诚电子装备有限责任公司 一种基于双龙芯处理器的高性能数据处理装置
CN110333946A (zh) * 2019-05-14 2019-10-15 王娅雯 一种基于人工智能cpu数据处理系统及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009042889A (ja) * 2007-08-07 2009-02-26 Koyo Electronics Ind Co Ltd 高信頼性コントローラ
CN101122892A (zh) * 2007-08-17 2008-02-13 中国科学院计算技术研究所 一种cpci信号处理板
CN203722740U (zh) * 2014-01-08 2014-07-16 西安睿控创合电子科技有限公司 基于Vxworks系统的高速图像数据处理系统
CN104199801A (zh) * 2014-08-26 2014-12-10 山东超越数控电子有限公司 一种基于龙芯服务器的高性能计算集群的实现方法
CN204576487U (zh) * 2015-03-30 2015-08-19 上海黄浦船用仪器有限公司 并行计算多任务设备
CN105045761A (zh) * 2015-08-26 2015-11-11 福建恒天晨光节能服务有限公司 一种数据中心的高速并行处理架构
CN205486305U (zh) * 2016-03-07 2016-08-17 四川九洲北斗导航与位置服务有限公司 基于Compact PCI 总线的多核心图像处理器系统
CN108710596A (zh) * 2018-05-10 2018-10-26 中国人民解放军空军工程大学 一种基于dsp和fpga多协处理卡的桌面超算硬件平台
CN208622092U (zh) * 2018-09-11 2019-03-19 湖南航天捷诚电子装备有限责任公司 一种基于双龙芯处理器的高性能数据处理装置
CN110333946A (zh) * 2019-05-14 2019-10-15 王娅雯 一种基于人工智能cpu数据处理系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
黄斌;: "基于国产多核处理器的可重构计算机设计", no. 01 *

Also Published As

Publication number Publication date
CN111708636B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
CN104991830B (zh) 基于服务等级协议的yarn资源分配和节能调度方法及系统
RU2597556C2 (ru) Структура компьютерного кластера для выполнения вычислительных задач и способ функционирования указанного кластера
CN103365726B (zh) 一种面向gpu集群的资源管理方法和系统
CN105677486A (zh) 数据并行处理方法及系统
WO2022028061A1 (zh) 一种基于侦测调节模块的gpu管理装置、方法及gpu服务器
CN103336672B (zh) 数据读取方法、装置及计算设备
CN110929456B (zh) 移动粒子法并行计算等效粒子负载均衡加速方法
CN112631986B (zh) 大规模dsp并行计算装置
CN107085743A (zh) 一种基于国产众核处理器的深度学习算法实现方法与平台
CN107704413A (zh) 一种基于vpx架构的加固型并行信息处理平台
CN106843127A (zh) 一种中型plc系统
CN117493237B (zh) 计算设备、服务器、数据处理方法和存储介质
CN206930983U (zh) 一种异构设计服务器主板
CN111708636B (zh) 一种基于多处理器的cpci并行处理系统及方法
CN105045761B (zh) 一种数据中心的高速并行处理架构
CN116629163B (zh) 一种计算流体力学的仿真平台及计算方法
CN111459871A (zh) 一种基于fpga异构计算的区块链加速系统及方法
CN103699449A (zh) 一种适用于监控mpi并行软件的通信方法
CN111008042A (zh) 基于异构流水线的高效通用处理器执行方法及系统
CN112148546A (zh) 电力系统静态安全分析并行计算系统及方法
CN113556242B (zh) 一种基于多处理节点来进行节点间通信的方法和设备
CN204576487U (zh) 并行计算多任务设备
CN110532091B (zh) 基于图形处理器的图计算边向量负载平衡方法及装置
CN112311695A (zh) 一种片上带宽动态分配方法及系统
CN113553286A (zh) 基于多处理节点来构建通信拓扑结构的方法和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant