CN111694304A - 一种面向空间飞行器的综合故障逻辑判决电路及方法 - Google Patents
一种面向空间飞行器的综合故障逻辑判决电路及方法 Download PDFInfo
- Publication number
- CN111694304A CN111694304A CN202010537211.4A CN202010537211A CN111694304A CN 111694304 A CN111694304 A CN 111694304A CN 202010537211 A CN202010537211 A CN 202010537211A CN 111694304 A CN111694304 A CN 111694304A
- Authority
- CN
- China
- Prior art keywords
- cpu
- mio
- gate
- cpus
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25257—Microcontroller
Abstract
本发明公开了一种面向空间飞行器的综合故障逻辑判决电路及方法,系统中的控制计算机CPU和MIO故障检测一方面基于CPU模块三机之间的检测,另一方面,基于MIO对CPU的检测,最后,综合CPU的之间自检测和互检测结果,以及MIO对CPU的检测结果,决定当前当班的CPU和MIO,CPU模块或IO模块一旦发生故障,通过自检+互检的分布式故障检测方式,智能判断出当前的当班正常模块三个CPU,负责CPU之间的故障判断和MIO模块的故障判断,MIO接收故障逻辑判断单元,保证MIO接收的CPU信息的正确性,MIO输出接口控制逻辑,完成正确模块的对MIO短接的输入输出控制;实现系统故障的分布式综合判断,故障通道级的冗余,判决更简单,最大化的利用系统资源,相对提升产品的寿命可靠性。
Description
技术领域
本发明属于空间飞行器控制技术领域,具体涉及一种面向空间飞行器的综合故障逻辑判决电路及方法。
背景技术
目前空间飞行器一般只能实现单故障模式的检测和恢复,通过三取二等模式决定当班主控权,主控权确定后,由具有主控权的当班机对IO端口的输入输出进行控制,当主控权的当班机单模失效下,则只能制定当前优先级模块,无法实现主控权单机的三取二故障判决,导致系统可靠性降低。
在冗余深度方面,目前做到模块级,单模块部分功能故障,则全模块功能剔除,无法最大化的利用的有限资源实现功能备份。
发明内容
为了解决了现有技术中存在的问题,本发明提供一种面向空间飞行器的综合故障逻辑判决电路及方法,使得在有限的硬件资源下,一方面通过这种分布式故障检测方法实现故障的双向检测,提高系统的可靠性;另一方面使得空间飞行器能够最大化的利用系统资源,节省冗余备份代价,相对提升产品的寿命可靠性。
为了实现上述目的,本发明采用的技术方案是,一种面向空间飞行器的综合故障逻辑判决方法,具体如下:
三个CPU之间互检,每个CPU同时进行自检,将所述自检结果和对其他CPU的检测结果存储至锁存器,CPU将当前所有携载CPU的健康状态的检测结果传输至MIO,MIO根据所述自检和互检结果,确定当前具备条件的当班机;MIO将自身的健康状态发送至每一个CPU;
确定当前具备条件的当班机CPU,当班机CPU判断当前具备正确状态的MIO;
状态正确的CPU,即当前具备条件的当班机将需要传输的信息输入到状态正确的MIO中;
状态正确的MIO接收所有正常CPU发来的信息,比对所述信息携载数据的正确性;
状态正确的MIO使能输入输出。
MIO设有通道级冗余,通过数据流和使能传递需要使能的通道号和MIO;MIO中每一个通道都有使能控制,MIO1和MIO2热备份工作方式,同时接受多个CPU送来的信息和使能控制。
CPU根据三取二的硬件表决结果和CPU对自身的判断结果输出CPU是否健康;CPU通过自身检测的健康状态和其他两个CPU输入的表征自己自身状态的信号进行三取二表决,并将表决的信息进行锁定。
CPU将自身的健康状态信息和MIO的健康状态信息发送给正常状态的MIO;
MIO收到两种健康状态信息后,根据默认的优先权和CPU健康状态信息选择接收所有非故障CPU的信息流;MIO对于所接收的CPU的信息流进行三取二表决,表决后的信息流输入到MIO的信息处理单元进行处理后生成MIO离散量输出通道的控制信号。
MIO结合当前自身状态、CPU反馈的MIO的状态生成通道总使能信号,MIO根据每个通道的健康状态输出各通道的使能信号,控制离散量输出。
CPU判断自身电源正常;CPU判断是否有指令屏蔽该CPU信息流输出;CPU通过看门狗判断自身软件是否正常运转;CPU将自身的三种信息进行充要判断,三种信息均正常表明自身正常。
CPU将自身的信息通过三个CPU板之间的信号通道传递给其他两个CPU;CPU将自身判断结果和其他两个CPU对自身的判断结果进行三取二后,输出给MIO表征自身健康的状态标识。
一种面向空间飞行器的综合故障逻辑判决电路,包括三个CPU、两个MIO以及电源监测模块,三个CPU之间通过CCDL传输信息,三个CPU的使能信号和状态信号接口均连接MIO的输入,MIO自身状态输出接口连接每一个CPU的输入;CPU和MIO之间设置隔离电路以及电源监控模块,电源监控模块用于监测CPU和MIO的电源状态,并反馈至CPU和MIO。
CPU的自检状态信息存储在状态寄存器中,CPU自检状态信息、看门狗电路的输出以及电源监测信号作为第一与门的输入,第一与门的输出和第一或门的输出作为第二与门的输入,第二与门的结果输入至锁存器;另外两个CPU的检测结果信号同时作为第一或门的输入,电源监测信号及其延迟信号作为第三与门的输入;软件控制输出故障恢复信号和第三与门的输出作为第二或门的输入,第二或门的结果输入至锁存器;
锁存器的输出作为第三与非门和第四与非门的输入,经CCDL传输的另外两个CPU的健康状态信息分别作为第三与非门和第四与非门的输入,第三与非门和第四与非门的逻辑判断结果输出至MIO;第三与非门和第四与非门的逻辑判断结果为本CPU判断其他两个CPU状态的结果;
CPU软件自主切出信号输出作为第一与非门和第二与非门的输入,锁存器的输出作为第一与非门和第二与非门的输入;第一与非门和第二与非门的输出信号传输至每一个MIO的或门以及CPU状态回读寄存器;
MIO中,三个CPU的状态传输至CPU状态回读寄存器中;同时,三个CPU的使能信号作为MIO中的第三或门的输入,第三或门的输出接第五与门的输入;MIO看门狗电路、关键电源监测电路以及软件使能作为MIO中的第四与门的输入,第四与门的输出接第五与门的输入,第五与门输出使能信号。
与现有技术相比,本发明至少具有以下有益效果:本发明所述故障检测一方面基于CPU三机之间的检测,另一方面,基于MIO对CPU的检测,最后,综合CPU的之间自检测和互检测结果,以及MIO对CPU的检测结果,决定当前当班的CPU和MIO,CPU或MIO一旦发生故障,通过这种自检加互检的分布式故障检测方式,能智能判断出当前的当班正常模块;实现系统故障的分布式综合判断,实现故障通道级的冗余,判决更简单,算法不会发生变更;最大化的利用系统资源,节省冗余备份代价,相对提升产品的寿命可靠性。
附图说明
图1为本发明所述方法流程图。
图2为总体架构框图。
图3为局部电路图。
具体实施方式
下面结合附图对本发明进行详细阐述。
综合通道故障检测方法主要基于分布式故障检测,系统中的控制计算机(即CPU)和MIO(即MIO)处于对等地位,故障检测一方面基于CPU三机之间的检测,另一方面,基于MIO对CPU的检测,最后,综合CPU的之间自检测和互检测结果,以及MIO对CPU的检测结果,决定当前当班的CPU和MIO,CPU或MIO一旦发生故障,通过这种自检加互检的分布式故障检测方式,可以智能判断出当前的当班正常模块。
三个CPU和两个MIO,三个CPU检测自身状态的同时还检验其他两个CPU的状态,
具体实现流程参考图1,本发明所述方法整体架构参考图2,具体如下:
任务启动后,三模的CPU之间互检,CPU同时进行自检,将所述自检结果和对其他CPU的检测结果存储至锁存器,CPU将当前所有携载CPU的健康状态的检测结果传输至MIO,MIO根据所述自检和互检结果,确定当前具备条件的当班机有哪几个单机;MIO将自身的健康状态也发送至每一个CPU;
CPU判断当前具备正确状态的MIO;
状态正确的CPU将需要传输的信息输入到状态正确的MIO中;
MIO接收所有正常CPU发来的信息,比对所述信息携载数据的正确性;
状态正确的IO使能输入输出接口;
参考图2,包括CPU通道故障逻辑单元,负责CPU之间的故障判断和MIO的故障判断,MIO接收故障逻辑判断单元,主要保证MIO接收的CPU信息的正确性,MIO输出接口控制逻辑,完成正确模块的对MIO短接的输入输出控制。
通道级冗余是在综合故障检测方法的基础上,通过数据流和使能传递需要使能的通道号和MIO,例如可以使能MIO1的通道1和MIO2的通道2,而不是传统的MIO1全部使能或者MIO2全部使能的方式。
每个MIO中每一个通道都有使能控制,MIO1和MIO2热备份工作方式,同时接受CPU1、CPU2和CPU3送来的信息和使能控制,假如MIO1板有一个输出通道有故障,通过MIO1的输出通道的反馈采集系统就可以知道MIO1该通道故障,此时,MIO1会单独禁止该通道输出,其他正常的通道输出使能保持有效,同时使能MIO2对应的通道使能,其他通道不使能,MIO1和MIO2上相同序号的输出通道对外接口接在在一起,这样就可以保证输出通道正常,做到通道级的冗余备份。
通过在硬件输出通道的驱动器件上,每一路输出均有控制的使能信号,所述使能信号除了要根据MIO自身的健康状态和CPU的命令信息外,还需要系统根据当前通道功能是否正确来综合评定,当前通道的健康状态是由每个MIO板自身的通道反馈采集系统进行健康状态的采集和记录存储。
离散量输出通道的综合故障判断方法:
1)三个CPU周期性的检测自身的健康状态;
2)三个CPU周期性的检测另外两个CPU的健康状态;
3)各CPU通过自身检测的健康状态和其他两个CPU输入的表征自己自身状态的信号进行三取二表决,并将表决的信息进行锁定;
4)各CPU根据三取二的硬件表决结果和CPU自身软件对于本CPU的判断结果输出CPU是否健康的标志;
5)各CPU接收来自MIO1和MIO2传输过来的包括各通道自检结果、数据流传输是否正确、MIO1/MIO2处理器是否正常运行、供电是否正常等健康信息,判断MIO1/MIO2是否具备正常工作的能力;
6)CPU将自身的健康状态信息、MIO1和MIO2的健康状态发送给正常状态的MIO1和/或MIO2
7)MIO1和/或MIO2收到两种信息后,根据默认的优先权和CPU健康状态信息选择接收所有非故障CPU的信息流;
8)MIO1和/或MIO2对于所接收的CPU的信息流进行三取二表决,表决后的信息流所谓最终MIO1/2的控制信息流输入到MIO1和/或MIO2的信息处理单元进行处理后生成MIO离散量输出通道的控制信号;
9)MIO1和/或MIO2结合当前软硬件自身状态、CPU反馈的MIO1和/或MIO2的状态生成通道总使能信号,MIO1和/或MIO2内部将总使能信号驱动为不同的使能信号,用于控制离散量端口的输出;
10)MIO1和/或MIO2根据每个通道的健康状态输出各通道的使能信号,控制离散量输出。
离散量输出通道的故障检测:
1)CPU判断自身电源正常;
2)CPU判断是否有指令屏蔽该CPU信息流输出;
3)CPU通过看门狗判断自身软件是否正常运转;
4)CPU将自身的三种信息进行充要性判断,三种信息均正常表明自身正常;
5)CPU将自身的信息通过三个CPU板之间的信号通道传递给其他两个CPU;
6)CPU将自身判断结果和其他两个CPU对自身的判断结果按照优先级进行三取二后,
输出给MIO表征自身健康的状态标识;
7)MIO将CPU健康状态标识和自身的看门狗状态以及CPU反馈的MIO的状态、电源正常状态进行“与”“或”运算,生成MIO的通道总使能信号。
参考图3,CPU通道故障逻辑单元中:CPU的自检状态信息存储在状态寄存器中,CPU自检状态信息、看门狗电路的输出以及电源监测信号作为第一与门的输入,第一与门的输出和第一或门的输出作为第二与门的输入,第二与门的结果输入至锁存器;另外两个CPU的检测结果信号同时作为第一或门的输入,电源监测信号及其延迟信号作为第三与门的输入;软件控制输出故障恢复信号和第三与门的输出作为第二或门的输入,第二或门的结果输入至锁存器;
锁存器的输出作为第三与非门和第四与非门的输入,经CCDL传输的另外两个CPU的健康状态信息分别作为第三与非门和第四与非门的输入,第三与非门和第四与非门的逻辑判断结果输出至MIO;第三与非门和第四与非门的逻辑判断结果为本CPU判断其他两个CPU状态的结果;
CPU软件自主切出信号输出作为第一与非门和第二与非门的输入,锁存器的输出作为第一与非门和第二与非门的输入;第一与非门和第二与非门的输出信号传输至每一个MIO的或门以及CPU状态回读寄存器;三个CPU之间的信息通过CCDL传输,
MIO中,三个CPU的状态传输至CPU状态回读寄存器中;同时,三个CPU的使能信号作为MIO中的第三或门的输入,第三或门的输出接第五与门的输入;MIO看门狗电路、关键电源监测电路以及软件使能作为MIO中的第四与门的输入,第四与门的输出接第五与门的输入,第五与门输出使能信号。
第四与门的输出反馈至CPU中的MIO状态回读寄存器中,MIO看门狗电路的输出同时接DSP处理器。
MIO采用FPGA模块,CPU和MIO之间设置隔离电路,并设置有FPGA电源监控模块和隔离电路,若MIO或CPU断电两者相互不影响,CPU自身电源出现故障时,CPU能通过自身所接的FPGA电源监控模块禁止自身信号传输,当MIO电源出现故障时,MIO能通过自身所接FPGA电源监测模块禁止自身信号传输。
在某无人机飞控计算机中,采用一种面向空间飞行器的综合故障逻辑判决方法,大大提高了产品的可靠性,成功飞行100架次。
Claims (9)
1.一种面向空间飞行器的综合故障逻辑判决方法,其特征在于,具体如下:
三个CPU之间互检,每个CPU同时进行自检,将所述自检结果和对其他CPU的检测结果存储至锁存器,CPU将当前所有携载CPU的健康状态的检测结果传输至MIO,MIO根据所述自检和互检结果,确定当前具备条件的当班机;MIO将自身的健康状态发送至每一个CPU;
确定当前具备条件的当班机CPU,当班机CPU判断当前具备正确状态的MIO;
状态正确的CPU,即当前具备条件的当班机将需要传输的信息输入到状态正确的MIO中;
状态正确的MIO接收所有正常CPU发来的信息,比对所述信息携载数据的正确性;
状态正确的MIO使能输入输出。
2.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,MIO设有通道级冗余,通过数据流和使能传递需要使能的通道号和MIO;MIO中每一个通道都有使能控制,MIO1和MIO2热备份工作方式,同时接受多个CPU送来的信息和使能控制。
3.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU根据三取二的硬件表决结果和CPU对自身的判断结果输出CPU是否健康;CPU通过自身检测的健康状态和其他两个CPU输入的表征自己自身状态的信号进行三取二表决,并将表决的信息进行锁定。
4.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU将自身的健康状态信息和MIO的健康状态信息发送给正常状态的MIO;
MIO收到两种健康状态信息后,根据默认的优先权和CPU健康状态信息选择接收所有非故障CPU的信息流;MIO对于所接收的CPU的信息流进行三取二表决,表决后的信息流输入到MIO的信息处理单元进行处理后生成MIO离散量输出通道的控制信号。
5.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,MIO结合当前自身状态、CPU反馈的MIO的状态生成通道总使能信号,MIO根据每个通道的健康状态输出各通道的使能信号,控制离散量输出。
6.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU判断自身电源正常;CPU判断是否有指令屏蔽该CPU信息流输出;CPU通过看门狗判断自身软件是否正常运转;CPU将自身的三种信息进行充要判断,三种信息均正常表明自身正常。
7.根据权利要求1所述的面向空间飞行器的综合故障逻辑判决方法,其特征在于,CPU将自身的信息通过三个CPU板之间的信号通道传递给其他两个CPU;CPU将自身判断结果和其他两个CPU对自身的判断结果进行三取二后,输出给MIO表征自身健康的状态标识。
8.一种面向空间飞行器的综合故障逻辑判决电路,其特征在于,包括三个CPU、两个MIO以及电源监测模块,三个CPU之间通过CCDL传输信息,三个CPU的使能信号和状态信号接口均连接MIO的输入,MIO自身状态输出接口连接每一个CPU的输入;CPU和MIO之间设置隔离电路以及电源监控模块,电源监控模块用于监测CPU和MIO的电源状态,并反馈至CPU和MIO。
9.根据权利要求8所述的面向空间飞行器的综合故障逻辑判决电路,其特征在于,CPU的自检状态信息存储在状态寄存器中,CPU自检状态信息、看门狗电路的输出以及电源监测信号作为第一与门的输入,第一与门的输出和第一或门的输出作为第二与门的输入,第二与门的结果输入至锁存器;另外两个CPU的检测结果信号同时作为第一或门的输入,电源监测信号及其延迟信号作为第三与门的输入;软件控制输出故障恢复信号和第三与门的输出作为第二或门的输入,第二或门的结果输入至锁存器;
锁存器的输出作为第三与非门和第四与非门的输入,经CCDL传输的另外两个CPU的健康状态信息分别作为第三与非门和第四与非门的输入,第三与非门和第四与非门的逻辑判断结果输出至MIO;第三与非门和第四与非门的逻辑判断结果为本CPU判断其他两个CPU状态的结果;
CPU软件自主切出信号输出作为第一与非门和第二与非门的输入,锁存器的输出作为第一与非门和第二与非门的输入;第一与非门和第二与非门的输出信号传输至每一个MIO的或门以及CPU状态回读寄存器;
MIO中,三个CPU的状态传输至CPU状态回读寄存器中;同时,三个CPU的使能信号作为MIO中的第三或门的输入,第三或门的输出接第五与门的输入;MIO看门狗电路、关键电源监测电路以及软件使能作为MIO中的第四与门的输入,第四与门的输出接第五与门的输入,第五与门输出使能信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010537211.4A CN111694304B (zh) | 2020-06-12 | 2020-06-12 | 一种面向空间飞行器的综合故障逻辑判决电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010537211.4A CN111694304B (zh) | 2020-06-12 | 2020-06-12 | 一种面向空间飞行器的综合故障逻辑判决电路及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111694304A true CN111694304A (zh) | 2020-09-22 |
CN111694304B CN111694304B (zh) | 2021-11-09 |
Family
ID=72480844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010537211.4A Active CN111694304B (zh) | 2020-06-12 | 2020-06-12 | 一种面向空间飞行器的综合故障逻辑判决电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111694304B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112230625A (zh) * | 2020-10-30 | 2021-01-15 | 北京汽车研究总院有限公司 | 智能驾驶控制器的车辆控制方法及存储介质与计算机设备 |
CN113009933A (zh) * | 2021-03-10 | 2021-06-22 | 广东汇天航空航天科技有限公司 | 一种飞行器的控制装置、控制方法和飞行器 |
CN113806218A (zh) * | 2021-08-18 | 2021-12-17 | 西安航空制动科技有限公司 | 一种故障综合逻辑判断优化方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090077275A1 (en) * | 2007-09-19 | 2009-03-19 | Chaoyang Zhang | Multiple I/O interfacing system for a storage device and communicating method for the same |
US20120066545A1 (en) * | 2010-09-14 | 2012-03-15 | Shinji Abe | Fault-tolerant system and fault-tolerant control method |
CN104238435A (zh) * | 2014-05-27 | 2014-12-24 | 北京航天自动控制研究所 | 一种三冗余控制计算机及容错控制系统 |
CN106970857A (zh) * | 2017-02-09 | 2017-07-21 | 上海航天控制技术研究所 | 一种可重构三冗余计算机系统及其重构降级方法 |
CN109189600A (zh) * | 2018-08-17 | 2019-01-11 | 四川航天系统工程研究所 | 一种基于多模冗余嵌入式软件的计算机系统及设计方法 |
CN110442073A (zh) * | 2019-08-30 | 2019-11-12 | 四川腾盾科技有限公司 | 一种多余度飞机管理计算机mio板通道故障逻辑判断方法 |
-
2020
- 2020-06-12 CN CN202010537211.4A patent/CN111694304B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090077275A1 (en) * | 2007-09-19 | 2009-03-19 | Chaoyang Zhang | Multiple I/O interfacing system for a storage device and communicating method for the same |
US20120066545A1 (en) * | 2010-09-14 | 2012-03-15 | Shinji Abe | Fault-tolerant system and fault-tolerant control method |
CN104238435A (zh) * | 2014-05-27 | 2014-12-24 | 北京航天自动控制研究所 | 一种三冗余控制计算机及容错控制系统 |
CN106970857A (zh) * | 2017-02-09 | 2017-07-21 | 上海航天控制技术研究所 | 一种可重构三冗余计算机系统及其重构降级方法 |
CN109189600A (zh) * | 2018-08-17 | 2019-01-11 | 四川航天系统工程研究所 | 一种基于多模冗余嵌入式软件的计算机系统及设计方法 |
CN110442073A (zh) * | 2019-08-30 | 2019-11-12 | 四川腾盾科技有限公司 | 一种多余度飞机管理计算机mio板通道故障逻辑判断方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112230625A (zh) * | 2020-10-30 | 2021-01-15 | 北京汽车研究总院有限公司 | 智能驾驶控制器的车辆控制方法及存储介质与计算机设备 |
CN113009933A (zh) * | 2021-03-10 | 2021-06-22 | 广东汇天航空航天科技有限公司 | 一种飞行器的控制装置、控制方法和飞行器 |
CN113806218A (zh) * | 2021-08-18 | 2021-12-17 | 西安航空制动科技有限公司 | 一种故障综合逻辑判断优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN111694304B (zh) | 2021-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111694304B (zh) | 一种面向空间飞行器的综合故障逻辑判决电路及方法 | |
US8442702B2 (en) | Fault diagnosis device and method for optimizing maintenance measures in technical systems | |
CN110361979B (zh) | 一种铁路信号领域的安全计算机平台 | |
CN110351174B (zh) | 一种模块冗余的安全计算机平台 | |
CN111352338B (zh) | 一种双余度飞控计算机及余度管理方法 | |
US10120772B2 (en) | Operation of I/O in a safe system | |
US4305556A (en) | Railway control signal dynamic output interlocking systems | |
US5144230A (en) | Method and system for testing integrated circuits by cycle stealing | |
CN101281483A (zh) | 双机冗余容错系统及其冗余切换方法 | |
CN103853622A (zh) | 一种互为备份的双余度控制方法 | |
CN103544092A (zh) | 一种基于arinc653标准机载电子设备健康监控体系 | |
CN110427283B (zh) | 一种双余度的燃油管理计算机系统 | |
CN110442073B (zh) | 一种多余度飞机管理计算机mio板通道故障逻辑判断方法 | |
US5630046A (en) | Fault-tolerant computer architecture | |
CN104199440B (zh) | 一种四机三总线冗余异构gnc系统 | |
KR101723932B1 (ko) | 이중화 채널을 포함하는 비행조종컴퓨터의 고장 진단 방법 | |
CN107229534A (zh) | 混合双重双工故障操作模式和对任意数量的故障的概述 | |
CN111874049B (zh) | 用于列车控制的安全计算机的制动控制系统 | |
CN102402220A (zh) | 基于负荷分担式的容错飞行控制系统及故障检测方法 | |
JPH0934809A (ja) | 高信頼化コンピュータシステム | |
US7073088B2 (en) | Data bus arrangement and control method for efficiently compensating for faulty signal lines | |
US11757382B2 (en) | Motor control system, method of operating a motor control system and aircraft | |
CN202583865U (zh) | 一种双余度控制电路 | |
US8831912B2 (en) | Checking of functions of a control system having components | |
US10621024B2 (en) | Signal pairing for module expansion of a failsafe computing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |