CN111684529A - 读取重试暂存空间 - Google Patents
读取重试暂存空间 Download PDFInfo
- Publication number
- CN111684529A CN111684529A CN201980011262.9A CN201980011262A CN111684529A CN 111684529 A CN111684529 A CN 111684529A CN 201980011262 A CN201980011262 A CN 201980011262A CN 111684529 A CN111684529 A CN 111684529A
- Authority
- CN
- China
- Prior art keywords
- read
- memory
- read retry
- retry
- data corresponding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 317
- 238000000034 method Methods 0.000 claims abstract description 42
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000003860 storage Methods 0.000 description 38
- 239000004065 semiconductor Substances 0.000 description 19
- 239000000758 substrate Substances 0.000 description 15
- 238000004891 communication Methods 0.000 description 11
- 238000012546 transfer Methods 0.000 description 11
- 238000012937 correction Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 10
- 239000000872 buffer Substances 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000003491 array Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005291 magnetic effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- POSWICCRDBKBMH-UHFFFAOYSA-N dihydroisophorone Natural products CC1CC(=O)CC(C)(C)C1 POSWICCRDBKBMH-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1479—Generic software techniques for error detection or fault masking
- G06F11/1489—Generic software techniques for error detection or fault masking through recovery blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Read Only Memory (AREA)
Abstract
本文揭示使用定制读取重试特征从存储器装置恢复数据的装置及技术。存储器装置可接收第一读取请求，从存储器阵列读取对应于所述读取请求的数据，且确定对应于所述第一读取请求的读取数据是否包含可检测错误。响应于对应于所述第一读取请求的接收到的数据中的检测到的错误，所述存储器装置可使用一组读取重试特征中的一者恢复对应于所述第一读取请求的数据且使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为定制读取重试特征加载于所述存储器装置中用于所述第一读取请求之后的第二读取请求。
Description
优先权申请
本申请案主张2018年1月12日申请的序列号为62/617,057的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
存储器装置通常被提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含易失性及非易失性存储器。
易失性存储器需要电力来维持其数据，且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)等。
非易失性存储器可在未供电时保存所存储的数据，且包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、静态RAM(SRAM)、可擦除可编程ROM(EPROM)、电阻可变存储器(例如相变随机存取存储器(PCRAM))、电阻性随机存取存储器(RRAM)、磁阻性随机存取存储器(MRAM)或3D XPointTM存储器等。
快闪存储器是作为非易失性存储器用于各种电子应用。快闪存储器装置通常包含允许高存储密度、高可靠性及低电力消耗的一或多个群组的单晶体管、浮动栅极或电荷俘获存储器单元。
两种常见类型的快闪存储器阵列架构包含以布置每一者的基本存储器单元配置的逻辑形式命名的NAND及NOR架构。存储器阵列的存储器单元通常布置成矩阵。在实例中，阵列的行中的每一浮动栅极存储器单元的栅极耦合到存取线(例如字线)。在NOR架构中，阵列的列中的每一存储器单元的漏极耦合到数据线(例如位线)。在NAND架构中，阵列的串中的每一存储器单元的漏极串联、源极到漏极一起耦合于源极线与位线之间。
NOR及NAND架构半导体存储器阵列两者是通过解码器存取，解码器通过选择耦合到特定存储器单元的栅极的字线而激活特定存储器单元。在NOR架构半导体存储器阵列中，一旦经激活，那么所选择的存储器单元可将其数据值放置于位线上，从而引起不同电流取决于编程特定单元的状态而流动。在NAND架构半导体存储器阵列中，高偏压电压经施加于漏极侧选择栅极(SGD)线。耦合到每一群组的未经选择的存储器单元的栅极的字线是以指定通过电压(例如Vpass)驱动以将每一群组的未经选择的存储器单元操作为通过晶体管(例如，以不受其存储的数据值限制的方式传递电流)。接着，电流通过仅受每一群组的所选择的存储器单元限制的每一串联耦合群组而从源极线流动到位线以将所选择的存储器单元的经电流编码数据值放置于位线上。
存储器阵列中的每一存储器单元可经个别或共同地编程到一个或数个编程状态。例如，单层单元(SLC)可表示两个编程状态(例如1或0)中的一者(表示一个数据位)。在其它实例中，存储器单元可表示多于两个编程状态中的一者，从而允许在不增加存储器单元的数目的情况下制造更高密度存储器，因为每一单元可表示多于一个二进制数字(例如多于一个位)。此类单元可被称为多状态存储器单元、多数字单元或多层单元(MLC)。在某些实例中，MLC可指代每单元可存储两个数据位(例如四个编程状态中的一者)的存储器单元，三层单元(TLC)可指代每单元可存储三个数据位(例如八个编程状态中的一者)的存储器单元，且四层单元(QLC)可每单元存储四个数据位。MLC在本文中以其更广泛上下文使用以可指代每单元可存储多于一个数据位(即，可表示多于两个编程状态)的任何存储器单元。
传统存储器阵列是布置于半导体衬底的表面上的二维(2D)结构。为增加给定面积的存储容量且降低成本，已减小个别存储器单元的大小。然而，个别存储器单元的大小减小及因此2D存储器阵列的存储密度存在技术限制。作为响应，正开发三维(3D)存储器结构(例如3D NAND架构半导体存储器装置)以进一步提高存储密度及降低存储器成本。
此类3D NAND装置通常包含串联(例如漏极到源极)耦合于接近源极的一或多个源极侧选择栅极(SGS)与接近位线的一或多个漏极侧选择栅极(SGD)之间的存储单元串。在实例中，SGS或SGD可包含一或多个场效晶体管(FET)或金属氧化物半导体(MOS)结构装置等。在一些实例中，串将垂直延伸穿过含有相应字线的多个垂直间隔层。半导体结构(例如多晶硅结构)可邻近一串存储单元延伸以形成串的存储单元的沟道。在垂直串的实例中，多晶硅结构可呈垂直延伸柱的形式。在一些实例中，串可经“折叠”，且因此相对于U形柱布置。在其它实例中，多个垂直结构可彼此上下堆叠以形成存储单元串的堆叠阵列。
存储器阵列或装置可组合在一起以形成存储器系统的存储体，例如固态硬盘(SSD)、通用快闪存储(UFSTM)装置、多媒体卡(MMC)固态存储装置、嵌入式MMC装置(eMMCTM)等。SSD尤其可用作在例如性能、大小、重量、耐久性、操作温度范围及电力消耗方面具有相较于具有移动零件的传统硬盘的优点的计算机的主存储装置。例如，SSD可具有与磁盘驱动相关联的缩减寻道时间、延时或其它延迟(例如机电等)。SSD使用非易失性存储器单元(例如快闪存储器单元)以消除内部电池供应要求，从而允许驱动更通用及紧致。
SSD可包含数个存储器装置(包含数个裸片或逻辑单元(例如逻辑单元号或LUN))，且可包含执行操作存储器装置或与外部系统介接所需的逻辑功能的一或多个处理器或其它控制器。此类SSD可包含一或多个快闪存储器裸片，其包含数个存储器阵列及其上的外围电路系统。快闪存储器阵列可包含组织成数个物理页的数个存储器单元块。在许多实例中，SSD还将包含DRAM或SRAM(或其它形式的存储器裸片或其它存储器结构)。SSD可从主机接收与存储器操作相关联的命令，例如在存储器装置与主机之间传送数据(例如用户数据及相关联的完整性数据，例如错误数据及地址数据等)的读取或写入操作或从存储器装置擦除数据的擦除操作。
电子装置(例如移动电子装置(例如智能手机、平板电脑等)、用于汽车应用中的电子装置(例如汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)及因特网连接设备或装置(例如物联网(IoT)装置等))具有尤其取决于电子装置的类型、使用环境、性能预期等而不同存储需求。
电子装置可分成若干主要组件：处理器(例如中央处理单元(CPU)或其它主处理器)；存储器(例如一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或一或多个收发器电路等。
附图说明
在不一定按比例绘制的图式中，相同数字可描述不同视图中的类似组件。具有不同字母后缀的相同数字可表示类似组件的不同例子。图式通常通过实例而非通过限制说明本发明中论述的各个实施例。
图1说明包含存储器装置的环境的实例。
图2到3说明3D NAND架构半导体存储器阵列的实例的示意图。
图4说明存储器模块的实例框图。
图5说明实例读取重试暂存空间特征表。
图6到8说明使用主机、存储器装置或存储器控制器实施读取重试暂存空间特征的实例方法。
图9是说明其上可实施一或多个实施例的机器的实例的框图。
具体实施方式
当在读取操作(例如读取页或与读取请求相关联的其它读取命令)期间检测到过度错误校正码(ECC)错误时，响应于读取干扰错误、读取分布错误(例如，在页内)或一或多个其它错误，一或多个读取重试选项可用于恢复受损数据，例如使用ECC代码字。当ECC故障发生于一或多个数据代码字中时，主机可从良好数据代码字缓冲数据且使用一或多个读取重试选项(例如由读取重试流程图定义)或使用不同偏移组重新读取页。当先前超过先前读取的ECC能力的代码字可被恢复时，主机可缓冲那些数据与其它先前恢复的数据。在实例中，可进行数次重试(例如一次、两次或三次或三次以上)以使用不同偏移或简档恢复与(例如)读取页命令相关联的NAND页内的全部代码字中的数据。
本发明者已尤其认识到使用户能够提供减少失败读取次数或否则减轻与存储器装置中的读取错误相关联的负担(包含减少延时、提高读取速度)的定制有限读取重试变化的读取重试暂存空间特征。在实例中，定制、导出、学习或原本已知的读取重试特征(例如偏移)可经输入或编程于(例如)存储器装置的暂存空间中，且在不破坏工厂设置读取重试简档及特征的情况下被调用。此类读取重试暂存空间特征为用户提供针对系统内的特定使用情况及案例优化读取重试特征(例如偏移)的灵活性或提供先前确定的读取重试偏移或阈值供未来使用。在实例中，此类定制读取重试特征可增补现存读取重试选项(例如，例如图5中说明的16个读取重试选项)而无需更改现存功能性，从而提供上述益处，而不显著影响现存益处及保障措施。
在实例中，一或多个先前自动读取校准(ARC)偏移可经加载到暂存空间中，从而避免多次运行ARC的需要(例如在给定读取页命令中、针对每一或多个读取操作等)。读取重试暂存空间特征快于每读取命令加载数个读取偏移设置，且可使用单个设置特征命令调用到特征地址(FA)89h。一旦发现校准设置或偏移在运行，那么此类设置或偏移可经存储于临时存储器(例如暂存空间)中，从而减少修整操纵或重新校准的需要。与现存读取重试选项相比，此特征可提供性能及延时改进，同时避免执行多个设置特征命令(例如，用于对每一读取应用读取偏移)的需要，从而改进服务品质(QoS)且在某些实例中消除修整操纵的需要。
电子装置(例如移动电子装置(例如智能手机、平板电脑等)、用于汽车应用中的电子装置(例如汽车传感器、控制单元、驾驶员辅助系统、乘客安全或舒适系统等)及因特网连接设备或装置(例如物联网(IoT)装置等))具有尤其取决于电子装置的类型、使用环境、性能预期等的不同存储需求。
电子装置可分成若干主要组件：处理器(例如中央处理单元(CPU)或其它主处理器)；存储器(例如一或多个易失性或非易失性随机存取存储器(RAM)存储器装置，例如动态RAM(DRAM)、移动或低功率双倍数据速率同步DRAM(DDR SDRAM)等)；及存储装置(例如非易失性存储器(NVM)装置，例如快闪存储器、只读存储器(ROM)、SSD、MMC或其它存储卡结构或组合件等)。在某些实例中，电子装置可包含用户接口(例如显示器、触摸屏、键盘、一或多个按钮等)、图形处理单元(GPU)、电力管理电路、基带处理器或一或多个收发器电路等。
图1说明包含经配置以经由通信接口通信的主机装置105及存储器装置110的环境100的实例。主机装置105或存储器装置110可包含于各种产品150(例如物联网(IoT)装置(例如冰箱或其它设备、传感器、电动机或致动器、移动通信装置、汽车、无人机等))中以支持产品150的处理、通信或控制。
存储器装置110包含存储器控制器115及(例如)包含数个个别存储器裸片(例如三维(3D)NAND裸片堆叠)的存储器阵列120。在3D架构半导体存储器技术中，堆叠垂直结构，从而增加层、物理页的数目且相应地提高存储器装置(例如存储装置)的密度。在实例中，存储器装置110可为主机装置105的离散存储器或存储装置组件。在其它实例中，存储器装置110可为与主机装置105的一或多个其它组件堆叠或以其它方式一起包含的集成电路(例如单芯片系统(SOC)等)的一部分。
一或多个通信接口可用于在存储器装置110与主机装置105的一或多个其它组件之间传送数据，例如串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、通用快闪存储(UFS)接口、eMMCTM接口或一或多个其它连接器或接口。主机装置105可包含主机系统、电子装置、处理器、存储卡读取器或存储器装置110外部的一或多个其它电子装置。在一些实例中，主机105可为具有参考图5的机器500论述的组件的某部分或全部的机器。
存储器控制器115可从主机105接收指令，且可与存储器阵列通信以(例如)传送(例如写入或擦除)数据到存储器阵列的存储器单元、平面、子块、块或页中的一或多者或从存储器阵列的存储器单元、平面、子块、块或页中的一或多者传送(例如读取)数据。存储器控制器115可尤其包含电路系统或固件(包含一或多个组件或集成电路)。例如，存储器控制器115可包含经配置以控制跨存储器阵列120的存取及提供主机105与存储器装置110之间的转译层的一或多个存储器控制单元、电路或组件。存储器控制器115可包含一或多个输入/输出(I/O)电路、线或接口以传送数据到存储器阵列120或从存储器阵列120传送数据。存储器控制器115可包含存储器管理器125及阵列控制器135。
存储器管理器125可尤其包含电路系统或固件，例如与各种存储器管理功能相关联的数个组件或集成电路。出于本描述的目的，实例存储器操作及管理功能将在NAND存储器的上下文中描述。所属领域的技术人员将认识到，其它形式的非易失性存储器可具有类似存储器操作或管理功能。此类NAND管理功能包含损耗平衡(例如废弃项目收集或回收)、错误检测或校正、块引退(retirement)或一或多个其它存储器管理功能。存储器管理器125可将主机命令(例如从主机接收的命令)剖析或格式化成装置命令(例如与存储器阵列的操作相关联的命令等)或产生用于阵列控制器135或存储器装置110的一或多个其它组件的装置命令(例如，以完成各种存储器管理功能)。
存储器管理器125可包含经配置以维持与存储器装置110的一或多个组件相关联的各种信息(例如与耦合到存储器控制器115的存储器阵列或一或多个存储器单元相关联的各种信息)的一组管理表130。例如，管理表130可包含关于耦合到存储器控制器115的存储器单元的一或多个块的块年限、块擦除计数、错误历史或一或多个错误计数(例如写入操作错误计数、读取位错误计数、读取操作错误计数、擦除错误计数等)的信息。在某些实例中，如果错误计数中的一或多者的检测到的错误的数目高于阈值，那么位错误可被称为不可校正位错误。管理表130尤其可维持可校正或不可校正位错误的计数。
阵列控制器135可尤其包含经配置以控制与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元、从所述一或多个存储器单元读取数据或擦除所述一或多个存储器单元相关联的存储器操作的电路系统或组件。存储器操作可基于(例如)从主机105接收或由存储器管理器125内部产生(例如，与损耗平衡、错误检测或校正等相关联)的主机命令。
阵列控制器135可包含错误校正码(ECC)组件140，其可尤其包含经配置以检测或校正与将数据写入到耦合到存储器控制器115的存储器装置110的一或多个存储器单元或从所述一或多个存储器单元读取数据相关联的错误的ECC引擎或其它电路系统。存储器控制器115可经配置以主动检测与数据的各种操作或存储相关联的错误发生(例如位错误、操作错误等)及从所述错误发生恢复，同时维持在主机105与存储器装置110之间传送的数据的完整性或维持经存储数据的完整性(例如，使用冗余RAID存储等)，且可移除(例如，引退)失效存储器资源(例如存储器单元、存储器阵列、页、块等)以防止未来错误。
存储器阵列120可包含布置成(例如)数个装置、平面、子块、块或页的若干存储器单元。作为一个实例，48GB TLC NAND存储器装置可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1536页、每平面548个块及每装置4个或4个以上平面。作为另一实例，32GB MLC存储器装置(每单元存储两个数据位(即，4个可编程状态))可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1024页、每平面548个块及每装置4个平面，但具有对应TLC存储器装置的一半所需写入时间及两倍编程/擦除(P/E)循环。其它实例可包含其它数目或布置。在一些实例中，存储器装置或其一部分可选择性地在SLC模式或所要MLC模式(例如TLC、QLC等)中操作。
在操作中，数据通常以页写入到NAND存储器装置110或从NAND存储器装置110读取，且以块擦除。然而，一或多个存储器操作(例如读取、写入、擦除等)可视需要对较大或较小群组的存储器单元执行。NAND存储器装置110的数据传送大小通常被称为页，而主机的数据传送大小通常被称为扇区。
尽管数据页可包含用户数据(例如包含数个数据扇区的数据有效负载)及其对应元数据的数个字节，但页的大小通常仅指代用于存储用户数据的字节的数目。作为实例，具有4KB的页大小的数据页可包含4KB的用户数据(例如呈现512B的扇区大小的8个扇区)及对应于用户数据的数个字节(例如32B、54B、224B等)的元数据，例如完整性数据(例如错误检测或校正码数据)、地址数据(例如逻辑地址数据等)或与用户数据相关联的其它元数据。
不同类型的存储器单元或存储器阵列120可提供不同页大小，或需要与其相关联的不同量的元数据。例如，不同存储器装置类型可具有不同位错误率，此可导致确保页数据的完整性所需的不同量的元数据(例如，具有较高位错误率的存储器装置需要比具有较低位错误率的存储器装置多的错误校正码数据字节)。作为实例，多层单元(MLC)NAND快闪装置可具有高于对应单层单元(SLC)NAND快闪装置的位错误率。因而，MLC装置需要比对应SLC装置多的元数据字节用于错误数据。
图2说明包含组织成块(例如块A201A、块B 201B等)及子块(例如子块A0 201A0、子块An 201An、子块B0 201B0、子块Bn 201Bn等)的数串存储器单元(例如第一到第三A0存储器串205A0到207A0、第一到第三An存储器串205An到207An、第一到第三B0存储器串205B0到207B0、第一到第三Bn存储器串205Bn到207Bn等)的3D NAND架构半导体存储器阵列200的实例示意图。存储器阵列200表示通常将在存储器装置的块、装置或其它单元中找到的较大数目个类似结构的一部分。
每一存储器单元串包含沿着Z方向、源极到漏极堆叠于源极线(SRC)235或源极侧选择栅极(SGS)(例如第一到第三A0 SGS 231A0到233A0、第一到第三An SGS 231An到233An、第一到第三B0 SGS 231B0到233B0、第一到第三Bn SGS 231Bn到233Bn,等)与漏极侧选择栅极(SGD)(例如第一到第三A0 SGD 226A0到228A0、第一到第三An SGD 226An到228An、第一到第三B0 SGD 226B0到228B0、第一到第三Bn SGD 226Bn到228Bn等)之间的数层电荷存储晶体管(例如浮动栅极晶体管、电荷俘获结构等)。3D存储器阵列中的每一串存储器单元可沿着X方向布置为数据线(例如位线(BL)BL0到BL2 220到222)，且沿着Y方向布置为物理页。
在物理页内，每一层表示一行存储器单元，且每一存储器单元串表示一列。一子块可表示一或多个物理页。一块可包含数个子块(或物理页)(例如128个、256个、384个等)。尽管本文中说明为具有两个块，每一块具有两个子块，每一子块具有单个物理页，每一物理页具有三串存储器单元，且每一串具有8个存储器单元层，但在其它实例中，存储器阵列200可包含更多或更少块、子块、物理页、存储器单元串、存储器单元或层。例如，每一串存储器单元可视需要包含更多或更少层(例如16个、32个、64个、128个等)及电荷存储晶体管(例如选择栅极、数据线等)上方或下方的一或多个额外半导体材料层。作为实例，48GB TLC NAND存储器装置可包含每页18,592个数据字节(B)(16,384+2208个字节)、每块1536页、每平面548个块及每装置4个或4个以上平面。
存储器阵列200中的每一存储器单元包含耦合到(例如，电连接到或以其它方式可操作地连接到)存取线(例如字线(WL)WL00到WL70 210A到217A、WL01到WL71 210B到217B等)的控制栅极(CG)，存取线视需要共同耦合跨特定层或层的一部分的控制栅极(CG)。3D存储器阵列中的特定层及相应地串中的特定存储器单元可使用相应存取线存取或控制。选择栅极群组可使用各种选择线存取。例如，第一到第三A0 SGD 226A0到228A0可使用A0 SGD线SGDA0 225A0存取，第一到第三An SGD 226An到228An可使用An SGD线SGDAn 225An存取，第一到第三B0 SGD 226B0到228B0可使用B0 SGD线SGDB0 225B0存取，且第一到第三Bn SGD 226Bn到228Bn可使用Bn SGD线SGDBn 225Bn存取。第一到第三A0 SGS 231A0到233A0及第一到第三AnSGS 231An到233An可使用栅极选择线SGS0 230A存取，且第一到第三B0 SGS 231B0到233B0及第一到第三Bn SGS 231Bn到233Bn可使用栅极选择线SGS1 230B存取。
在实例中，存储器阵列200可包含经配置以耦合阵列的相应层的每一存储器单元的控制栅极(CG)或选择栅极(或CG或选择栅极的一部分)的数个半导体材料(例如多晶硅等)层。阵列中的特定存储器单元串可使用位线(BL)及选择栅极等的组合存取、选择或控制，且特定串中的一或多个层处的特定存储器单元可使用一或多个存取线(例如字线)存取、选择或控制。
图3说明包含布置成串(例如第一到第三串305到307)及层(例如，说明为相应字线(WL)WL0到WL7 310到317、漏极侧选择栅极(SGD)线325、源极侧选择栅极(SGS)线330等)的二维阵列的多个存储器单元302及感测放大器或装置360的NAND架构半导体存储器阵列300的一部分的实例示意图。例如，存储器阵列300可说明例如图2中说明的3D NAND架构半导体存储器装置的存储器单元的一个物理页的一部分的实例示意图。
每一存储器单元串使用相应源极侧选择栅极(SGS)(例如第一到第三SGS 331到333)耦合到源极线(SRC)，且使用相应漏极侧选择栅极(SGD)(例如第一到第三SGD 326到328)耦合到相应数据线(例如第一到第三位线(BL)BL0到BL2 320到322)。尽管在图3的实例中说明有8个层(例如，使用字线(WL)WL0到WL7 310到317)及三个数据线(BL0到BL2 326到328)，但其它实例可视需要包含具有更多或更少层或数据线的存储器单元串。
在NAND架构半导体存储器阵列(例如实例存储器阵列300)中，所选择的存储器单元302的状态可通过感测与含有所选择的存储器单元的特定数据线相关联的电流或电压变化而存取。存储器阵列300可(例如，由控制电路、一或多个处理器、数字逻辑等)使用一或多个驱动器存取。在实例中，一或多个驱动器可通过取决于需要对特定存储器单元或存储器单元组执行的操作类型驱动特定电势到一或多个数据线(例如位线BL0到BL2)、存取线(例如字线WL0到WL7)或选择栅极而激活特定存储器单元或存储器单元组。
为将数据编程或写入到存储器单元，可将编程电压(Vpgm)(例如一或多个编程脉冲等)施加于所选择的字线(例如WL4)且因此施加于耦合到所选择的字线的每一存储器单元的控制栅极(例如耦合到WL4的存储器单元的第一到第三控制栅极(CG)341到343)。编程脉冲可(例如)以15V或接近15V开始，且在某些实例中可在每一编程脉冲施加期间增大量值。当将编程电压施加于所选择的字线时，电势(例如接地电势(例如Vss))可施加于旨在用于编程的存储器单元的数据线(例如位线)及衬底(及因此源极与漏极之间的沟道)，从而导致从沟道到目标存储器单元的浮动栅极的电荷转移(例如直接注入或福勒-诺德汉(FN)穿隧等)。
相比而言，通过电压(Vpass)可施加于具有不旨在用于编程的存储器单元的一或多个字线，或抑制电压(例如Vcc)可施加于具有不旨在用于编程的存储器单元的数据线(例如位线)以(例如)抑制电荷从沟道转移到此类非目标存储器单元的浮动栅极。通过电压可(例如)取决于经施加通过电压与旨在用于编程的字线的近接性而改变。抑制电压可包含相对于接地电势(例如Vss)的供应电压(Vcc)，例如来自外部源或供应器(例如电池、AC到DC转换器等)的电压。
作为实例，如果将编程电压(例如15V或更大)施加于特定字线(例如WL4)，那么可将10V的通过电压施加于一或多个其它字线(例如WL3、WL5等)以抑制非目标存储器单元的编程或保留存储于不旨在用于编程的此类存储器单元上的值。随着经施加编程电压与非目标存储器单元之间的距离增大，抑制非目标存储器单元编程所需的通过电压可减小。例如，当将15V的编程电压施加于WL4时，可将10V的通过电压施加于WL3及WL5，可将8V的通过电压施加于WL2及WL6，可将7V的通过电压施加于WL1及WL7，等等。在其它实例中，通过电压或字线的数目等可更高或更低或更多或更少。
耦合到数据线(例如第一、第二或第三位线(BL0到BL2)320到322)中的一或多者的感测放大器360可通过感测特定数据线上的电压或电流而检测相应数据线中的每一存储器单元的状态。
在一或多个编程脉冲(例如Vpgm)的施加之间，可执行验证操作以确定所选择的存储器单元是否已达到其预期编程状态。如果所选择的存储器单元已达到其预期编程状态，那么可抑制其进一步编程。如果所选择的存储器单元未达到其预期编程状态，那么可施加额外编程脉冲。如果所选择的存储器单元在特定数目(例如最大数目)个编程脉冲之后未达到其预期编程状态，那么所选择的存储器单元或与此所选择的存储器单元相关联的串、块或页可经标记为有缺陷。
为擦除存储器单元或存储器单元群组(例如，通常以块或子块执行擦除)，可将擦除电压(Vers)(例如，通常为Vpgm)施加于旨在用于擦除的存储器单元的衬底(及因此源极与漏极之间的沟道)(例如，使用一或多个位线、选择栅极等)，同时使目标存储器单元的字线保持一电势(例如接地电势(例如Vss))，从而导致从目标存储器单元的浮动栅极到沟道的电荷转移(例如直接注入或福勒-诺德汉(FN)穿隧等)。
图4说明包含具有多个存储器单元404的存储器阵列402及用以提供与存储器阵列402的通信或对存储器阵列402执行一或多个存储器操作的一或多个电路或组件的存储器装置400的实例框图。存储器装置400可包含行解码器412、列解码器414、感测放大器420、页缓冲器422、选择器424、输入/输出(I/O)电路426及存储器控制单元430。
存储器阵列402的存储器单元404可布置成块(例如第一块402A及第二块402B)。每一块可包含子块。例如，第一块402A可包含第一子块402A0及第二子块402An，且第二块402B可包含第一子块402B0及第二子块402Bn。每一子块可包含数个物理页，每一页包含数个存储器单元404。尽管本文中说明为具有两个块，每一块具有两个子块，且每一子块具有数个存储器单元404，但在其它实例中，存储器阵列402可包含更多或更少块、子块、存储器单元等。在其它实例中，存储器单元404可布置成数个行、列、页、子块、块等，且使用(例如)存取线406、第一数据线410或一或多个选择栅极、源极线等存取。
存储器控制单元430可根据在控制线432上接收的一或多个信号或指令(例如，包含指示所要操作(例如写入、读取、擦除等)的一或多个时钟信号或控制信号)或在一或多个地址线416上接收的地址信号(A0到AX)来控制存储器装置400的存储器操作。存储器装置400外部的一或多个装置可控制控制线432上的控制信号或地址线416上的地址信号的值。存储器装置400外部的装置的实例可包含(但不限于)图4中未说明的主机、存储器控制器、处理器或一或多个电路或组件。
存储器装置400可使用存取线406及第一数据线410来将数据传送(例如写入或擦除)到存储器单元404中的一或多者或从存储器单元404中的一或多者传送(例如读取)数据。行解码器412及列解码器414可从地址线416接收及解码地址信号(A0到AX)，可确定应存取存储器单元404中的哪个，且可提供信号到例如上文描述的存取线406(例如多个字线(WL0到WLm)中的一或多者)或第一数据线410(例如多个位线(BL0到BLn)中的一或多者)中的一或多者。
存储器装置400可包含经配置以使用第一数据线410确定存储器单元404上的数据的值(例如，读取)或确定写入到存储器单元404的数据的值的感测电路系统(例如感测放大器420)。例如，在存储器单元404的所选择的串中，感测放大器420中的一或多者可响应于读取电流通过到数据线410的所选择的串流入存储器阵列402中而读取所选择的存储器单元404中的逻辑电平。
存储器装置400外部的一或多个装置可使用I/O线(DQ0到DQN)408、地址线416(A0到AX)或控制线432与存储器装置400通信。输入/输出(I/O)电路426可使用I/O线408根据(例如)控制线432及地址线416将数据值传送到存储器装置400中或从存储器装置400传送出数据值(例如传送到页缓冲器422或存储器阵列402中或从页缓冲器422或存储器阵列402传送出)。页缓冲器422可在将从存储器装置400外部的一或多个装置接收的数据编程到存储器阵列402的相关部分中之前存储数据，或可在将从存储器阵列402读取的数据传输到存储器装置400外部的一或多个装置之前存储数据。
列解码器414可接收地址信号(A0到AX)且将其解码成一或多个列选择信号(CSEL1到CSELn)。选择器424(例如选择电路)可接收列选择信号(CSEL1到CSELn)且选择页缓冲器422中表示将从存储器单元404读取或编程到存储器单元404中的数据的值的数据。所选择的数据可使用第二数据线418来传送于页缓冲器422与I/O电路426之间。
存储器控制单元430可从外部源或供应器(例如内部或外部电池、AC到DC转换器等)接收正及负供应信号，例如供应电压(Vcc)434及负供应电压(Vss)436(例如接地电势)。在某些实例中，存储器控制单元430可包含内部提供正或负供应信号的调节器428。
在实例中,读取重试恢复过程可响应于检测到的ECC故障或错误而初始化。在恢复过程期间，可准许以下命令中的一或多者：页读取(00h-30h)、页读取多平面(00h-32h)、复制读取(00h-35h)、读取状态(70h)、读取状态增强(78h)、设置特征(EFh)、按逻辑单元号(LUN)(D5h)设置特征、取得特征(EEh)或按(LUN)取得特征(D4h)。
在启用读取重试修整选项时，设置特征(EFH)命令可经发出到具有子特征参数P1＝01h、02h或03h(或更多(如果定义的话))的特征地址89h以分别启用读取重试选项1、2或3(或更多(如果定义的话))。在启用所要读取重试选项之后，特征时间(tFEAT)遵循类型及最大时间的正规数据表规格。
在将数据写入到读取重试特征地址之后，后续读取操作可使用与所述值相关联的修整，直到读取重试特征地址被重写或装置被断电或复位。然而，在某些实例中，未在程序预读取操作期间应用读取重试偏移。针对利用程序预读取功能性的设计，读取重试选项无需在程序预读取功能启用的情况下在发出第二通过程序操作之前复位到00b。
在实例中，读取重试暂存空间特征可允许由用户存取数个(例如1个、2个或2个以上)额外读取重试槽以加载定制读取偏移值或自动读取校准偏移以优化特定数据或条件(通常称为使用情况)等的读取操作。在实例中，定制读取偏移值可经加载到特征地址(FA)＝A0h到D9h(参考关于每一设计的适当寄存器的信息的FA＝A0h到D9h区段)寄存器值。设置特征(FA＝98h P1[7]＝1)命令可经发出以从A0h到D9h寄存器加载读取偏移数据且用值填充读取重试暂存空间槽。在实例中，在加载用户槽之后，A0h到D9h寄存器值可继续先前加载的值(例如，其不会被自动清除)。
图5说明特征地址89h处的实例读取重试暂存空间特征表500。读取重试暂存空间特征(例如定制RR1及定制RR2)可发现于具有关于输入/输出引脚(DQ0到7)上的值的各种选项(例如停用、选项1到15等)的子特征参数P1中。尽管在图5中说明为具有两个读取重试暂存空间特征，但在其它实例中，系统、设备、方法或计算机可读媒体可包含一个、两个或三个或三个以上读取重试暂存空间特征。
图5中说明四个新的可定制读取重试特征：两个定制读取重试特征(定制RR1/RR2)及两个具有校正读取的定制读取重试特征(定制RR1/RR2+CR)。在此实例中，用户可将值加载到具有取决于第一及第二定制读取重试特征由存储器装置填充的校正读取选项的第一及第二定制读取重试特征中。在其它实例中，更多或更少定制读取重试特征可包含于(例如)暂存空间(专用于临时存储的存储器中的空间)中。
在实例中，偏移可经加载到暂存空间#1(P1＝10h)及暂存空间#2(P1＝20h)中以在不干扰现存读取重试选项(例如P1选项1到7)的情况下优化特定读取要求。读取重试暂存空间特征可通过减少发出用以改变个别读取偏移寄存器的多个设置特征命令的需要来改进系统性能。可能仅需要一个设置特征命令来改变整组读取偏移电压值。此外，此类定制偏移可减少频繁校准的需要，且使用户能够以更高效(时间及资源)方式考虑已知或预期条件。
除此类定制偏移之外，还可执行校正读取。选择子特征参数P1中的暂存空间#1+CR(P1＝18h)或暂存空间#2+CR(P1＝28h)可允许用户用加载到暂存空间#1及暂存空间#2中的偏移值执行校正读取。这些备用读取重试寄存器将被设置到零作为默认工厂设置。
在实例中，定制读取偏移值(例如，设置FA＝89h P1[7]＝1)无法加载有除暂存空间#1(P1＝10h)或暂存空间#2(P1＝20h)之外的任何其它读取重试选项。如果A＝89h P1[7]＝1，那么在某些实例中任何其它读取重试选项的读取重试值不会改变。
在读取偏移值经加载有设置特征FA＝89h P1[7]＝1之后，下一读取将使用经加载读取重试值执行。例如，如果暂存空间#1(FA＝89h P1＝90h)被加载，那么后续读取将使用暂存空间#1的读取重试设置，直到读取重试选项经由FA＝89h改变。读取重试设置不会应用于程序预读取。
在实例中，可执行以下步骤中的一或多者：(1)可(例如，由用户、主机等)针对特定数据或使用情况或条件特性化读取级别，且可确定每一读取偏移(A0h到D9h)的最优偏移值；(2)可将所要读取偏移加载到适当A0h到D9h寄存器中；(3)可在FA＝89h及P1＝90h时发出设置特征命令以将经优化偏移值从A0h到D9h寄存器移动到暂存空间#1读取重试值；(4)作为响应，可将经特性化读取偏移加载到暂存空间#1中；(5)如果读取偏移值不是后续读取需要的，那么可使用设置特征命令复位FA＝A0h到D9h中的读取偏移；(6)可将设置特征命令发出到其中P1＝10h的特征地址89h以启用暂存空间#1的定制读取重试选项；及(7)当发出设置特征89h P1＝18h时，可分别用加载到暂存空间#1中的偏移值执行校正读取。在其它实例中，可执行一或多个其它步骤或上述步骤的子集，包含利用暂存空间#2的步骤等。
在实例中，当选择选项8或更大时，可由于那些选项的校正读取功能性而观测到较长准备/占线(R/B#)时间(tR)。校正读取技术可由控制器激活以在读取操作期间由于存储器内部浮动栅极到浮动栅极(FG-FG)干扰而执行数据校正。校正读取技术可检测周围单元(用作侵略者)是否已经编程且相应地调整目标单元的读取级别。通道校准技术可使用执行于存储器中的算法来检测最小化读取操作中的位错误率的读取级别。在某些实例中，较长tR不应用于无法调用校正读取的读取重试选项(例如定制RR1及定制RR2等)。在其它实例中，子特征参数可包含读取重试选项及校正读取功能性两者。
在实例中，复位命令(例如FFh、FCh及FAh)可能无法复位读取重试特征地址89h P1数据且停用读取重试。硬复位(FDh)命令可使读取重试特征地址89h复位到其目标LUN的默认值。读取重试特征不应与以下命令一起使用：读取参数页(ECh)、读取唯一ID(EDh)及读取OTP页[00h-0030h)。
在实例中，FA 89h可用于设置及使用定制读取重试特征。为了设置定制读取重试特征，FA 89h P1 DQ[7]及DQ[4]或DQ[5]应为“1”。FA 89h P1 DQ[7]可在调用定制读取重试特征时为“0”，而DQ[4]及DQ[5]可取决于所选择的定制读取重试特征而设置为“1”。FA 89hP1 DQ[3]可被设置为“1”以调用具有校正读取功能性的任何读取重试。
在某些实例中，可使用其它读取重试选项，例如下表1中说明。
表1.读取偏移特征地址-TLC(2-8)
图6到8说明使用主机、存储器装置或存储器控制器实施读取重试暂存空间特征的实例方法600、700、800。
图6说明包含在601执行读取命令的实例方法600。如果在602检测到ECC错误(如果ECC失败)，那么可在603执行第一读取重试(读取重试1)。如果在602未检测到ECC错误，那么读取是成功的且方法600可在610结束。
如果在604检测到ECC错误，那么可在605执行第二读取重试(读取重试2)。如果在604未检测到ECC错误，那么读取是成功的。在成功读取重试之后，可在609将读取重试暂存空间特征设置为成功读取重试，且方法可在610结束。一旦经设置，那么读取重试暂存空间特征可用于后续读取上，针对初始读取或在检测到ECC错误时。在其它实例中，读取重试暂存空间特征可包含一或多个其它读取重试选项(例如偏移、阈值、设置等)。
如果在606检测到ECC错误，那么可在607执行第n读取重试(读取重试N)。如果在606未检测到ECC错误，那么读取是成功的。如果在608检测到ECC错误，那么可更新读取重试暂存空间特征以反映无读取重试选项校正ECC错误。在某些实例中，在下一读取操作故障(例如，ECC失败)，不是尝试每一读取重试，而是方法可在610结束。在其它实例中，除现存读取重试特征(例如ARC等)之外，还可设置或循环通过多个读取重试暂存空间特征。
图7说明包含在701执行页读取(00-30h)、多页读取(00h-32h)、高速缓存读取(31h、3Fh、00h-31h)或复制读取(00h-35h)中的一或多者的实例方法700。如果在702检测到ECC错误，那么可在方法在709结束之前执行读取重试，包含在某些实例中，例如在708设置或使用读取重试暂存空间特征。
如果在702检测到ECC(或其它)错误，那么可在703执行第一读取重试，包含执行设置特征读取重试01b、页读取(00-30h)、多页读取(00h-32h)、高速缓存读取(31h、3Fh、00h-31h)或复制读取(00h-35h)中的一或多者。如果在702未检测到ECC错误，那么读取是成功的且方法可在709结束。
如果在704检测到ECC(或其它)错误，那么可在705执行第二读取重试，包含执行设置特征读取重试10b、页读取(00-30h)、多页读取(00h-32h)、高速缓存读取(31h、3Fh、00h-31h)或复制读取(00h-35h)中的一或多者。如果在704未检测到ECC错误，那么读取是成功的且方法可继续708处的设置特征读取重试00b。读取重试暂存空间特征可经设置为提供成功ECC选项的读取重试的值。在其它实例中，读取重试暂存空间特征可包含一或多个其它定制或所要偏移、值、阈值等。
如果在706检测到ECC错误，那么可在707执行第三读取重试，包含执行设置特征读取重试11b、页读取(00-30h)、多页读取(00h-32h)、高速缓存读取(31h、3Fh、00h-31h)或复制读取(00h-35h)中的一或多者。如果707处的第三读取重试是最后预设读取重试选项，那么方法可继续设置特征读取重试00b。在实例中，第一、第二或第三读取重试中的一或多者可包含定制、用户定义的读取重试暂存空间特征。在其它实例中，第一、第二或第三读取重试可包含由制造商提供或由用户定义的一或多个标准或预设读取重试选项。在某些实例中，可执行更多或更少读取重试选项。如果在706未检测到ECC错误，那么读取是成功的且在方法在709结束之前，方法可继续708处的设置特征读取重试00b。
图8说明包含使用读取重试暂存空间的实例方法800。在801，可针对暂存空间中的定制读取重试将所要读取级别加载到读取偏移寄存器中(例如，使用设置特征到A0h-ACh特征地址)。在802，可(例如)通过将设置特征89h设置为P1＝90h(DQ[7]及DQ[4]＝“1”)来填充定制读取重试的内容。
在803，可复位读取偏移特征地址(例如A0h到Ach，因为将暂存空间中的定制读取重试加载到内部SRAM中)。在某些实例中，此步骤是必需的，且用户必须使读取偏移特征复位到暂存空间中的定制读取重试。
在804，可调用定制读取重试用于未来读取，例如通过将设置特征89h设置为P1＝10h(DQ[4]＝“1”)。在实例中，将调用暂存空间中的定制读取重试，直到其被复位。定制读取重试可使用硬复位(FDh)或电力循环(类似于预设读取重试特征那样运转)复位。
在实例中，具有定制读取重试(例如定制RR1/RR2)的tR将相同于具有RR0到RR7的tR。类似地，定制读取重试的tR(例如定制RR1/RR2+校正读取)将相同于RR8到15。在实例中，定制读取重试读取级别的范围相同于常规读取重试范围(例如约+/-960mV)。定制读取重试特征可具有初始设置00h。
图9说明其上可执行本文中论述的技术(例如方法论)中的任一或多者的实例机器900的框图，例如使用使用存储器装置(例如NVDIMM)的存储器控制器实施的计时器触发NVDIMM中的CSAVE操作。在替代性实施例中，机器900可操作为独立装置或可连接(例如，联网)到其它机器。在联网部署中，机器900可充当服务器-客户端网络环境中的服务器机器或客户端机器或两者。在实例中，机器900可充当对等(P2P)(或其它分布式)网络环境中的同等机器。机器900可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络设备、IoT装置、汽车系统或能够(循序或以其它方式)执行指定由所述机器采取的动作的指令的任何机器。此外，虽然仅说明单个机器，但术语“机器”还应被视为包含个别或联合执行一组(或多组)指令以执行本文中论述的方法论中的任一或多者(例如云计算、软件即服务(SaaS)、其它计算机集群配置)的机器的任何集合。
如本文中描述，实例可包含逻辑、组件、装置、封装或机构，或可由逻辑、组件、装置、封装或机构操作。电路系统是在包含硬件(例如简单电路、门、逻辑等)的有形实体中实施的电路集合(例如电路组)。电路系统成员资格可随时间及基础硬件可变性而灵活变化。电路系统包含可在操作时单独或组合地执行特定任务的成员。在实例中，电路系统的硬件可经恒定地设计以实行特定操作(例如硬连线)。在实例中，电路系统的硬件可包含可变连接的物理组件(例如执行单元、晶体管、简单电路等)，其包含物理上经修改(例如不变质量粒子的磁性、电、可移动放置等)以编码特定操作的指令的计算机可读媒体。在连接物理组件时，硬件构成的基础电性质(例如)从绝缘体改变到导体或反之亦然。指令使参与硬件(例如执行单元或负载机构)能够经由可变连接产生硬件中的电路系统的成员以在操作中实行特定任务的部分。因此，当装置操作时，计算机可读媒体通信地耦合到电路系统的其它组件。在实例中，物理组件中的任何者可用于多于一个电路系统的多于一个成员中。例如，在操作下，执行单元可在一时间点用于第一电路系统的第一电路中且在一不同时间由第一电路系统中的第二电路或第二电路系统中的第三电路再用。
机器(例如计算机系统)900(例如主机装置105、存储器装置110等)可包含硬件处理器902(例如中央处理单元(CPU)、图形处理单元(GPU)、硬件处理器核心或其任何组合，例如存储器控制器等)、主存储器904及静态存储器906，其中一些或全部可经由互连(例如总线)930彼此通信。机器900可进一步包含显示单元、字母数字输入装置(例如键盘)及用户接口(UI)导航装置(例如鼠标)。在实例中，显示单元、输入装置及UI导航装置可为触摸屏显示器。机器900可另外包含信号产生装置(例如扬声器)、网络接口装置908及一或多个传感器(例如全球定位系统(GPS)传感器、指南针、加速度计或其它传感器)。机器900可包含输出控制器，例如用以通信或控制一或多个外围装置(例如打印机、读卡器等)的串行(例如通用串行总线(USB))、并行、或其它有线或无线(例如红外(IR)、近场通信(NFC)等)连接。
机器900可包含其上存储体现本文中描述的技术或功能中的任一或多者或由本文中描述的技术或功能中的任一或多者利用的一或多组数据结构或指令926(例如软件)的存储系统(例如机器可读媒体)。指令926还可完全或至少部分驻留于主存储器904内、静态存储器906内或在由机器900执行其期间驻留于硬件处理器902内。在实例中，硬件处理器902、主存储器904、静态存储器906或存储装置918中的一者或任何组合可构成机器可读媒体。术语“机器可读媒体”可包含经配置以存储一或多个指令926的单个媒体或多个媒体(例如集中式或分布式数据库或相关联高速缓存及服务器)。
术语“机器可读媒体”可包含能够存储、编码或载送由机器900执行的指令且致使机器900执行本发明的技术中的任一或多者或能够存储、编码或载送由此类指令使用或与此类指令相关联的数据结构的任何媒体。非限制性机器可读媒体实例可包含固态存储器及光学及磁性媒体。在实例中，集结型(massed)机器可读媒体包括具有含不变(例如静止)质量的多个粒子的机器可读媒体。因此，集结型机器可读媒体不是暂时性传播信号。集结型机器可读媒体的特定实例可包含：非易失性存储器，例如半导体存储器装置(例如电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM))及快闪存储器装置；磁盘，例如内部硬盘及可卸除式磁盘；磁光盘；及CD-ROM及DVD-ROM磁盘。
指令926(例如软件、程序、操作系统(OS)等)或其它数据经存储于存储系统918上，可由存储器904存取以供处理器902使用。存储器904(例如DRAM)通常是快速但易失性的，且因此是不同于存储系统918(例如SSD)的存储类型，存储系统918适于长期存储(包含在“断电”条件下)。由用户或机器900使用的指令926或数据通常加载于存储器904中以供处理器902使用。当存储器904已满时，可分配来自存储系统918的虚拟空间以补充存储器904；然而，因为存储系统918装置通常慢于存储器904且写入速度通常比读取速度慢至少1倍，所以使用虚拟存储器会由于存储装置延时而大幅降低用户体验(相比于存储器904，例如DRAM)。此外，将存储系统918用于虚拟存储器会大幅缩减存储系统918的可用使用期限。
与虚拟存储器相比，虚拟存储器压缩(例如LinuxTM内核特征“ZRAM”)使用存储器的部分作为经压缩块存储装置以避免分页到存储系统918。分页在经压缩块中发生，直到需要将此数据写入到存储系统918。虚拟存储器压缩增大存储器904的可用大小，同时减少存储系统918上的损耗。
经优化用于移动电子装置或移动存储装置的存储装置通常包含MMC固态存储系统(例如微型安全数字(microSDTM)卡等)。MMC装置包含与主机的数个并行接口(例如8位并行接口)，且通常为可从主机卸除及分离的组件。相比而言，eMMCTM装置经附接到电路板且被视为主机的组件，其具有匹敌基于串行ATATM(串行AT(高级技术)附件或SATA)的SSD装置的读取速度。然而，对于移动装置性能的需求不断改进，例如完全启用虚拟或增强现实装置、利用提高的网络速度等。响应于此需求，存储系统已从并行通信接口转换到串行通信接口。通用快闪存储(UFS)装置(包含控制器及固件)使用具有专用读取/写入路径的低电压信令接口(例如可扩展低电压信令(SLVS)接口)与主机通信，从而进一步提高读取/写入速度。
指令926可进一步通过通信网络920使用传输媒体经由利用数个传送协议中的任一者(例如帧中继、因特网协议(IP)、传输控制协议(TCP)、用户数据报协议(UDP)、超文本传送协议(HTTP)等)的网络接口装置908加以传输或接收。实例通信网络可包含局域网(LAN)、广域网(WAN)、分组数据网络(例如因特网)、移动电话网络(例如蜂窝网络)、简易老式电话(POTS)网络及无线数据网络(例如，美国电气及电子工程师协会(IEEE)802.11系列标准(称为
)、IEEE 802.16系列标准(称为
)、IEEE 802.15.4系列标准、对等(P2P)网络等)。在实例中，网络接口装置908可包含一或多个物理插孔(例如以太网络、同轴或电话插孔)或一或多个天线以连接到通信网络920。在实例中，网络接口装置908可包含多个天线以使用单输入多输出(SIMO)、多输入多输出(MIMO)或多输入单输出(MISO)技术中的至少一者无线通信。术语“传输媒体”应被视为包含能够存储、编码或载送由机器900执行的指令的任何无形媒体，且包含促进此软件通信的数字或模拟通信信号或其它无形媒体。
以上详细描述包含参考构成详细描述的一部分的附图。图式通过说明的方式展示其中可实践本发明的特定实施例。这些实施例在本文中还称为“实例”。此类实例可包含除展示或描述元件之外的元件。然而，本发明者还考虑其中仅提供展示或描述的那些元件的实例。此外，本发明者还考虑使用关于特定实例(或其一或多个方面)或关于本文中展示或描述的其它实例(或其一或多个方面)展示或描述的那些元件的任何组合或排列的实例(或其一或多个方面)。
在本发明中，使用术语“一(a/an)”，如专利档案中常见，包含一个或一个以上，其独立于“至少一个”或“一或多个”的任何其它例子或用法。在本发明中，使用术语“或”指代非排他性“或”，使得“A或B”可包含“A但非B”、“B但非A”及“A及B”，除非另有指示。在所附权利要求书中，术语“包含”及“其中(in which)”用作相应术语“包括”及“其中(wherein)”的普通英语等效形式。而且，在所附权利要求书中，术语“包含”及“包括”是开放式的，即，包含除了权利要求书中此术语之后所列的元件之外的元件的系统、装置、物品或过程仍被认为落于所述权利要求的范围内。此外，在所附权利要求书中，术语“第一”、“第二”及“第三”等仅用作标记，且不希望对其对象强加数字要求。
在各个实例中，本文中描述的组件、控制器、处理器、单元、引擎或表可尤其包含存储于物理装置上的物理电路系统或固件。如本文中使用，“处理器”意味着任何类型的计算电路，例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器(DSP)或任何其它类型的处理器或处理电路(包含处理器或多核心装置群组)。
如本发明中使用，术语“水平”经定义为平行于衬底的常规平面或表面的平面(例如晶片或裸片下的平面)，而与衬底在任何时间点的实际定向无关。术语“垂直”指代垂直于上文定义的水平的方向。介词(例如“在…上”、“在…上方”及“在…下方”)是相对于常规平面或表面定义为在衬底的顶部或暴露表面上，而与衬底的定向无关；而“在…上”希望表明一个结构相对于所述结构位于其“上”的另一结构的直接接触(在没有明确相反指示的情况下)；术语“在…上方”及“在…下方”明确地希望识别结构(或层、特征等)的相对放置，其明确地包含(但不限于)经识别结构之间的直接接触，除非明确识别为此。类似地，术语“在…上方”及“在…下方”不限于水平定向，因为如果在某个时间点结构是在所论述的构造的最外部分，那么其可在参考结构“上方”，即使此结构相对于参考结构垂直延伸，而非在水平定向上延伸。
术语“晶片”及“衬底”在本文中通常用于指代其上形成集成电路的任何结构，且也指代在集成电路制造的各个阶段期间的此类结构。因此，以下详细描述不应被视为限制意义，且各个实施例的范围仅由所附权利要求书及此类权利要求所授权的等效物的全范围定义。
根据本发明及本文中描述的各个实施例包含利用垂直结构的存储器单元(例如NAND存储器单元串)的存储器。如本文中使用，方向性形容词将被视为相对于其上形成存储器单元的衬底的表面(即，垂直结构将被视为延伸远离衬底表面，垂直结构的底端将被视为最靠近衬底表面的端部，且垂直结构的顶端将被视为最远离衬底表面的端部)。
如本文中使用，方向性形容词(例如水平、垂直(vertical)、法向、平行、垂直(perpendicular)等)可指代相对定向，且不希望要求严格遵守特定几何性质，除非另有说明。例如，如本文中使用，垂直结构不需要严格地垂直于衬底的表面，而是可大体上垂直于衬底的表面，且可与衬底的表面形成一锐角(例如，在60度到120度之间等)。
在本文中描述的一些实施例中，不同掺杂配置可应用于源极侧选择栅极(SGS)、控制栅极(CG)及漏极侧选择栅极(SGD)，其中每一者在此实例中可由多晶硅形成或至少包含多晶硅，结果使得这些层(例如多晶硅等)可在暴露于蚀刻溶液时具有不同蚀刻率。例如，在3D半导体装置中形成单块柱的过程中，SGS及CG可形成凹部，而SGD可保持较少凹入或甚至不凹入。因此，这些掺杂配置可通过使用蚀刻溶液(例如氢氧化四甲基铵(TMCH))实现选择性蚀刻到3D半导体装置中的相异层(例如SGS、CG及SGD)中。
如本文中使用，操作存储器单元包含从存储器单元读取、写入到存储器单元或擦除存储器单元。使存储器单元处于预期状态中的操作在本文中被称为“编程”，且可包含写入到存储器单元或从存储器单元擦除两者(例如，存储器单元可经编程到经擦除状态)。
根据本发明的一或多个实施例，定位于存储器装置内部或外部的存储器控制器(例如处理器、控制器、固件等)能够确定(例如选择、设置、调整、计算、改变、清除、通信、调适、导出、定义、利用、修改、应用等)损耗循环的数量或损耗状态(例如记录损耗循环、计数存储器装置的操作(在其发生时)、跟踪其起始的存储器装置的操作、评估对应于损耗状态的存储器装置特性等)。
根据本发明的一或多个实施例，存储器存取装置可经配置以用每一存储器操作提供损耗循环信息到存储器装置。存储器装置控制电路系统(例如控制逻辑)可经编程以补偿对应于损耗循环信息的存储器装置性能变化。存储器装置可接收损耗循环信息且响应于损耗循环信息而确定一或多个操作参数(例如值、特性)。
应理解，当元件被称为“在另一元件上”、“连接到另一元件”或“与另一元件耦合”时，其可直接在所述另一元件上、直接连接到所述另一元件或直接与所述另一元件耦合或可存在中介元件。相比而言，当元件被称为“直接在另一元件上”、“直接连接到另一元件”或“直接与另一元件耦合”时，不存在中介元件或层。如果两个元件在图式中展示为用线连接它们，那么所述两个元件可耦合或直接耦合，除非另有指示。
本文中描述的方法实例可至少部分经机器或计算机实施。一些实例可包含用可操作以配置电子装置执行上文实例中描述的方法的指令编码的计算机可读媒体或机器可读媒体。此类方法的实施方案可包含代码，例如微代码、汇编语言代码、高级语言代码或类似物。此代码可包含用于执行各种方法的计算机可读指令。代码可形成计算机程序产品的部分。此外，代码可有形地存储于一或多个易失性或非易失性有形计算机可读媒体上(例如在执行期间或在其它时间)。这些有形计算机可读媒体的实例可包含(但不限于)硬盘、可卸除式磁盘、可卸除式光学磁盘(例如光盘及数字视频磁盘)、卡式磁带、存储卡或棒、随机存取存储器(RAM)、只读存储器(ROM)、固态硬盘(SSD)、通用快闪存储(UFS)装置、嵌入式MMC(eMMC)装置及类似物。
在实例1中，一种经配置以从存储器阵列恢复数据的标的物(例如存储器装置)可包括：存储器阵列，其具有多个存储器单元块；及存储器控制器，其可操作地耦合到所述存储器阵列，所述存储器控制器经配置以执行包括以下操作的操作：接收第一读取请求；从所述存储器阵列读取对应于所述第一读取请求的数据；确定对应于所述第一读取请求的所述读取数据是否包含可检测错误；响应于对应于所述第一读取请求的所述读取数据中的检测到的错误，使用一组读取重试特征中的一者恢复对应于所述第一读取请求的数据；及使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为定制读取重试特征加载于所述存储器装置中用于所述第一读取请求之后的第二读取请求。
在实例2中，根据实例1所述的标的物可任选地经配置使得为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：将所述组读取重试特征中的所述一者加载于所述存储器阵列的暂存空间中。
在实例3中，根据实例1到2中任一或多个实例所述的标的物可任选地经配置使得所述存储器控制器经配置以执行包括以下操作的操作：如果被加载，那么默认所述定制读取重试特征用于恢复数据。
在实例4中，根据实例1到3中任一或多个实例所述的标的物可任选地经配置使得所述组读取重试特征包含一组读取重试偏移设置。
在实例5中，根据实例1到4中任一或多个实例所述的标的物可任选地经配置使得为了恢复对应于所述第一读取请求的数据，所述存储器控制器执行包括以下操作的操作：从所述组读取重试偏移设置确定用以恢复对应于所述第一读取请求的所述读取数据中的数据的最优读取重试偏移设置，及为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：加载用以恢复对应于所述第一读取请求的所述读取数据中的数据的所述经确定最优读取重试偏移设置作为所述定制读取重试特征。
在实例6中，根据实例1到5中任一或多个实例所述的标的物可任选地经配置使得所述组读取重试特征包含第一及第二读取重试偏移设置，其中为了恢复对应于所述第一读取请求的数据，所述存储器控制器执行包括以下操作的操作：确定所述第一及第二读取重试偏移设置中的一者是否恢复所述检测到的错误，及其中为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：加载所述第一及第二读取重试偏移设置中的所述经确定者作为定制读取重试特征。
在实例7中，根据实例1到6中任一或多个实例所述的标的物可任选地经配置使得所述存储器控制器经配置以执行包括以下操作的操作：接收第二读取请求；从所述存储器阵列读取对应于所述第二读取请求的数据；确定对应于所述第二读取请求的所述读取数据是否包含可检测错误；响应于对应于所述第二读取请求的所述读取数据中的检测到的错误，在尝试使用所述组读取重试特征恢复数据之前尝试使用所述定制读取重试特征恢复对应于所述第二读取请求的数据。
在实例8中，一种经配置以从存储器阵列恢复数据的标的物(例如存储器装置)可包括：存储器阵列，其具有多个存储器单元块；及存储器控制器，其可操作地耦合到所述存储器阵列，所述存储器控制器经配置以执行包括以下操作的操作：将定制读取重试特征存储于所述存储器阵列的暂存空间中；确定对应于读取请求的读取数据是否包含可检测错误；及使用存储于所述存储器阵列的所述暂存空间中的所述定制读取重试特征从对应于所述读取请求的所述读取数据中的检测到的错误恢复数据。
在实例9中，根据实例8所述的标的物可任选地经配置使得所述存储器控制器经配置以执行包括以下操作的操作：在将所述定制读取重试特征存储于所述存储器阵列的所述暂存空间中之前接收所述定制读取重试特征。
在实例10中，根据实例8到9中任一或多个实例所述的标的物可任选地经配置使得所述存储器控制器经配置以执行包括以下操作的操作：确定与第一读取命令相关联的读取数据的最优读取重试特征，其中为了存储所述定制读取重试特征，所述存储器控制器经配置以执行包括以下操作的操作：使与所述第一读取命令相关联的读取数据的所述经确定最优读取重试特征作为所述定制读取重试特征存储于所述存储器阵列的所述暂存空间中，及其中为了从所述检测到的错误恢复数据，所述存储器控制器经配置以执行包括以下操作的操作：使用存储于所述存储器阵列的所述暂存空间中的所述定制读取重试特征从与所述第一读取命令之后的第二读取命令相关联的读取数据中的检测到的错误恢复数据。
在实例11中，根据实例8到10中任一或多个实例所述的标的物可任选地经配置使得为了从所述检测到的错误恢复数据，所述存储器控制器执行包括以下操作的操作：在尝试使用存储于与所述存储器阵列的所述暂存空间分离的寄存器中的一组读取重试特征中的一者从所述检测到的错误恢复数据之前，尝试使用所述定制读取重试特征从所述检测到的错误恢复数据。
在实例12中，根据实例8到11中任一或多个实例所述的标的物可任选地经配置以包含与所述暂存空间分离、经配置以存储用于错误校正的一组读取重试偏移的读取重试偏移寄存器。
在实例13中，一种用于从存储器阵列恢复数据的标的物(例如方法)可包括：在存储器控制器处接收第一读取请求；从所述存储器阵列读取对应于所述第一读取请求的数据；确定对应于所述第一读取请求的所述读取数据是否包含可检测错误；响应于对应于所述第一读取请求的所述读取数据中的检测到的错误，使用一组读取重试特征中的一者恢复数据；及使用所述存储器控制器使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为定制读取重试特征加载于所述存储器装置中用于所述第一读取请求之后的第二读取请求。
在实例14中，根据实例13所述的标的物可任选地经配置使得加载所述组读取重试特征中的所述一者包括：将所述组读取重试特征中的所述一者加载于所述存储器阵列的暂存空间中。
在实例15中，根据实例13到14中任一或多个实例所述的标的物可任选地经配置以包含：如果被加载，那么默认所述定制读取重试特征用于恢复数据。
在实例16中，根据实例13到15中任一或多个实例所述的标的物可任选地经配置使得所述组读取重试特征包含一组读取重试偏移设置。
在实例17中，根据实例13到16中任一或多个实例所述的标的物可任选地经配置使得恢复对应于所述第一读取请求的数据包括：从所述组读取重试偏移设置确定用以恢复对应于所述第一读取请求的所述读取数据中的数据的最优读取重试偏移设置；及加载所述组读取重试特征中的所述一者作为所述定制读取重试特征包括：加载用以恢复对应于所述第一读取请求的所述读取数据中的数据的所述经确定最优读取重试偏移设置作为所述定制读取重试特征。
在实例18中，根据实例13到17中任一或多个实例所述的标的物可任选地经配置使得所述组读取重试特征包含第一及第二读取重试偏移设置，恢复对应于所述第一读取请求的数据包括：确定所述第一及第二读取重试偏移设置中的一者是否恢复所述检测到的错误，及加载所述组读取重试特征中的所述一者包括：加载所述第一及第二读取重试偏移设置中的所述经确定者作为定制读取重试特征。
在实例19中，根据实例13到18中任一或多个实例所述的标的物可任选地经配置以包括：接收第二读取请求；从所述存储器阵列读取对应于所述第二读取请求的数据；确定对应于所述第二读取请求的所述读取数据是否包含可检测错误；响应于对应于所述第二读取请求的所述读取数据中的检测到的错误，在尝试使用所述组读取重试特征恢复数据之前尝试使用所述定制读取重试特征恢复对应于所述第二读取请求的数据。
在实例20中，一种用于从存储器阵列恢复数据的标的物(例如方法)可包括：将定制读取重试特征存储于所述存储器阵列的暂存空间中；确定对应于读取请求的读取数据是否包含可检测错误；及使用存储于所述存储器阵列的所述暂存空间中的所述定制读取重试特征从对应于所述读取请求的所述读取数据中的检测到的错误恢复数据。
在实例21中，根据实例20所述的标的物可任选地经配置使得在将所述定制读取重试特征存储于所述存储器阵列的所述暂存空间中之前接收所述定制读取重试特征。
在实例22中，根据实例20到21中任一或多个实例所述的标的物可任选地经配置使得确定与第一读取命令相关联的读取数据的最优读取重试特征，其中存储所述定制读取重试特征包括：使与所述第一读取命令相关联的读取数据的所述经确定最优读取重试特征作为所述定制读取重试特征存储于所述存储器阵列的所述暂存空间中，且其中从所述检测到的错误恢复数据包括：使用存储于所述存储器阵列的所述暂存空间中的所述定制读取重试特征从与所述第一读取命令之后的第二读取命令相关联的读取数据中的检测到的错误恢复数据。
在实例23中，根据实例20到22中任一或多个实例所述的标的物可任选地经配置使得从所述检测到的错误恢复数据包括：在尝试使用存储于与所述存储器阵列的所述暂存空间分离的寄存器中的一组读取重试特征中的一者从所述检测到的错误恢复数据之前，尝试使用所述定制读取重试特征从所述检测到的错误恢复数据。
在实例24中，根据实例20到23中任一或多个实例所述的标的物可任选地经配置使得将用于错误校正的一组读取重试偏移存储于与所述暂存空间分离的读取重试偏移寄存器中。
在实例25中，一种标的物(例如系统或设备)可任选地组合根据实例1到24中任一或多个实例所述的任何部分的或任何部分的组合以包括“用于执行根据实例1到24所述的功能或方法中的任一或多者的任何部分的构件”或包含指令的“非暂时性机器可读媒体”，所述指令在由机器执行时致使所述机器执行根据实例1到24所述的功能或方法中的任一或多者的任何部分。
上文描述希望是说明性而非限制性的。例如，上述实例(或其一或多个方面)可彼此组合使用。例如，所属领域的一般技术人员可在检视上文描述之后使用其它实施例。在提交时应理解，其不会用于解译或限制权利要求书的范围或含义。而且，在上文实施方式中，各种特征可分组在一起以简化本发明。此不应被解译为希望未主张的揭示特征是任何权利要求必不可少的。而是，本发明标的物可具有特定揭示实施例的非全部特征。因此，所附权利要求书特此并入实施方式中，其中每一权利要求自身作为单独实施例，且预期此类实施例可以各种组合或排列彼此组合。应参考所附权利要求书连同此类权利要求所授权的等效物的全范围来确定实施例的范围。
Claims (15)
1.一种经配置以从存储器阵列恢复数据的存储器装置，所述存储器装置包括：
用于响应于对应于第一读取请求的读取数据中的检测到的错误使用一组读取重试特征中的一者恢复数据的构件；及
用于使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为定制读取重试特征加载于所述存储器装置中用于所述第一读取请求之后的第二读取请求的构件。
2.根据权利要求1所述的存储器装置，其包括：
存储器阵列，其具有多个存储器单元块；及
存储器控制器，其可操作地耦合到所述存储器阵列，所述存储器控制器经配置以执行包括以下操作的操作：
接收所述第一读取请求；
从所述存储器阵列读取对应于所述第一读取请求的数据；
确定对应于所述第一读取请求的所述读取数据是否包含可检测错误；
响应于对应于所述第一读取请求的所述读取数据中的所述检测到的错误，使用所述组读取重试特征中的一者恢复对应于所述第一读取请求的数据；及
使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为所述定制读取重试特征加载于所述存储器装置中用于所述第二读取请求，所述第二读取请求在所述第一读取请求之后。
3.根据权利要求2所述的存储器装置，其中为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：
将所述组读取重试特征中的所述一者加载于所述存储器阵列的暂存空间中。
4.根据权利要求2到3中任一权利要求所述的存储器装置，其中所述存储器控制器经配置以执行包括以下操作的操作：
如果被加载，则默认所述定制读取重试特征用于恢复数据。
5.根据权利要求2到4中任一权利要求所述的存储器装置，其中所述组读取重试特征包含第一及第二读取重试偏移设置，
其中为了恢复对应于所述第一读取请求的数据，所述存储器控制器执行包括以下操作的操作：
确定所述第一及第二读取重试偏移设置中的一者是否恢复所述检测到的错误，且
其中为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：
加载所述第一及第二读取重试偏移设置中的经确定者作为定制读取重试特征。
6.根据权利要求2到5中任一权利要求所述的存储器装置，其中所述存储器控制器经配置以执行包括以下操作的操作：
接收第二读取请求；
从所述存储器阵列读取对应于所述第二读取请求的数据；
确定对应于所述第二读取请求的所述读取数据是否包含可检测错误；
响应于对应于所述第二读取请求的所述读取数据中的检测到的错误，在尝试使用所述组读取重试特征恢复数据之前尝试使用所述定制读取重试特征恢复对应于所述第二读取请求的数据。
7.根据权利要求1到6中任一权利要求所述的存储器装置，其中所述组读取重试特征包含一组读取重试偏移设置。
8.根据权利要求7所述的存储器装置，其中为了恢复对应于所述第一读取请求的数据，所述存储器控制器执行包括以下操作的操作：
从所述组读取重试偏移设置确定用以恢复对应于所述第一读取请求的所述读取数据中的数据的最优读取重试偏移设置，且
其中为了加载所述组读取重试特征中的所述一者，所述存储器控制器执行包括以下操作的操作：
加载用以恢复对应于所述第一读取请求的所述读取数据中的数据的经确定最优读取重试偏移设置作为所述定制读取重试特征。
9.一种用于从存储器阵列恢复数据的方法，所述方法包括：
在存储器控制器处接收第一读取请求；
从所述存储器阵列读取对应于所述第一读取请求的数据；
确定对应于所述第一读取请求的所述读取数据是否包含可检测错误；
响应于对应于所述第一读取请求的所述读取数据中的检测到的错误使用一组读取重试特征中的一者恢复数据；及
使用所述存储器控制器使所述组读取重试特征中用于恢复对应于所述第一读取请求的数据的所述一者作为定制读取重试特征加载于所述存储器装置中用于所述第一读取请求之后的第二读取请求。
10.根据权利要求9所述的方法，其中加载所述组读取重试特征中的所述一者包括：将所述组读取重试特征中的所述一者加载于所述存储器阵列的暂存空间中。
11.根据权利要求9到10中任一权利要求所述的方法，其包括：
如果被加载，则默认所述定制读取重试特征用于恢复数据。
12.根据权利要求9到11中任一权利要求所述的方法，其中所述组读取重试特征包含一组读取重试偏移设置。
13.根据权利要求12所述的方法，其中恢复对应于所述第一读取请求的数据包括从所述组读取重试偏移设置确定用以恢复对应于所述第一读取请求的所述读取数据中的数据的最优读取重试偏移设置，且
其中加载所述组读取重试特征中的所述一者作为所述定制读取重试特征包括加载用以恢复对应于所述第一读取请求的所述读取数据中的数据的经确定最优读取重试偏移设置作为所述定制读取重试特征。
14.根据权利要求9到13中任一权利要求所述的方法，其中所述组读取重试特征包含第一及第二读取重试偏移设置，
其中恢复对应于所述第一读取请求的数据包括：
确定所述第一及第二读取重试偏移设置中的一者是否恢复所述检测到的错误，且
其中加载所述组读取重试特征中的所述一者包括：
加载所述第一及第二读取重试偏移设置中的经确定者作为定制读取重试特征。
15.根据权利要求9到14中任一权利要求所述的方法，其包括：
接收第二读取请求；
从所述存储器阵列读取对应于所述第二读取请求的数据；
确定对应于所述第二读取请求的所述读取数据是否包含可检测错误；
响应于对应于所述第二读取请求的所述读取数据中的检测到的错误，在尝试使用所述组读取重试特征恢复数据之前尝试使用所述定制读取重试特征恢复对应于所述第二读取请求的数据。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862617057P | 2018-01-12 | 2018-01-12 | |
| US62/617,057 | 2018-01-12 | ||
| PCT/US2019/013026 WO2019140074A1 (en) | 2018-01-12 | 2019-01-10 | Read retry scratch space |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111684529A true CN111684529A (zh) | 2020-09-18 |
| CN111684529B CN111684529B (zh) | 2023-11-28 |
Family
ID=67218707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980011262.9A Active CN111684529B (zh) | 2018-01-12 | 2019-01-10 | 读取重试暂存空间 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11586498B2 (zh) |
| CN (1) | CN111684529B (zh) |
| WO (1) | WO2019140074A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11586498B2 (en) | 2018-01-12 | 2023-02-21 | Micron Technology, Inc. | Read retry scratch space |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11309052B2 (en) * | 2020-08-25 | 2022-04-19 | Micron Technology, Inc. | Read voltage calibration for copyback operation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681281A (zh) * | 2007-06-07 | 2010-03-24 | 美光科技公司 | 检测出现的坏块 |
| US20140075241A1 (en) * | 2012-09-07 | 2014-03-13 | Samsung Electronics Co., Ltd. | Recovery code management method and memory system using same |
| US20170236592A1 (en) * | 2016-02-11 | 2017-08-17 | Seagate Technology Llc | Establishing parameters of subsequent read retry operations based on syndrome weights of prior failed decodings |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7721175B2 (en) * | 2007-08-21 | 2010-05-18 | Micron Technology, Inc. | System, apparatus, and method for memory built-in self testing using microcode sequencers |
| CN104217761B (zh) * | 2013-05-31 | 2018-12-14 | 慧荣科技股份有限公司 | 数据储存装置及其错误校正方法 |
| US9244766B2 (en) | 2013-09-23 | 2016-01-26 | Seagate Technology Llc | Variable data recovery scheme hierarchy |
| US10445171B2 (en) | 2016-02-29 | 2019-10-15 | Seagate Technology Llc | On-the-fly error detection algorithm during retry procedure |
| US10255132B2 (en) * | 2016-06-22 | 2019-04-09 | Advanced Micro Devices, Inc. | System and method for protecting GPU memory instructions against faults |
| US10180794B2 (en) * | 2017-02-07 | 2019-01-15 | Western Digital Technologies, Inc. | Soft decoding scheduling |
| WO2019140074A1 (en) | 2018-01-12 | 2019-07-18 | Micron Technology, Inc | Read retry scratch space |
-
2019
- 2019-01-10 WO PCT/US2019/013026 patent/WO2019140074A1/en active Application Filing
- 2019-01-10 US US16/960,527 patent/US11586498B2/en active Active
- 2019-01-10 CN CN201980011262.9A patent/CN111684529B/zh active Active
-
2023
- 2023-02-17 US US18/111,280 patent/US20230205628A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681281A (zh) * | 2007-06-07 | 2010-03-24 | 美光科技公司 | 检测出现的坏块 |
| US20140075241A1 (en) * | 2012-09-07 | 2014-03-13 | Samsung Electronics Co., Ltd. | Recovery code management method and memory system using same |
| US20170236592A1 (en) * | 2016-02-11 | 2017-08-17 | Seagate Technology Llc | Establishing parameters of subsequent read retry operations based on syndrome weights of prior failed decodings |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11586498B2 (en) | 2018-01-12 | 2023-02-21 | Micron Technology, Inc. | Read retry scratch space |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019140074A1 (en) | 2019-07-18 |
| US11586498B2 (en) | 2023-02-21 |
| US20200371876A1 (en) | 2020-11-26 |
| CN111684529B (zh) | 2023-11-28 |
| US20230205628A1 (en) | 2023-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111433752B (zh) | Nand装置及其操作方法 | |
| CN111758091B (zh) | 单电平单元高速缓存管理 | |
| CN111183481B (zh) | 数据损坏的安全擦除 | |
| CN111226192B (zh) | 受管理的多个裸片存储器qos | |
| CN113994432A (zh) | 快闪存储器块报废策略 | |
| CN111213208B (zh) | 擦除页面检查 | |
| US11031089B2 (en) | Block read count voltage adjustment | |
| US20200365219A1 (en) | Slc page read | |
| CN109726035B (zh) | 存储器装置、操作该装置的方法和非易失性机器可读媒体 | |
| CN113366575A (zh) | 使用nand存储器阵列的物理不可复制函数(puf) | |
| CN111433753A (zh) | 动态l2p高速缓存 | |
| US10891072B2 (en) | NAND flash thermal alerting | |
| CN113168377A (zh) | Slc高速缓存分配 | |
| CN111226280A (zh) | 改进数据完整性的nand单元编码 | |
| US20230205628A1 (en) | Read retry scratch space | |
| CN112074908A (zh) | Nand数据放置模式 | |
| CN111133410A (zh) | 快闪存储器的日志数据存储 | |
| CN112214422A (zh) | 静态slc高速缓存的动态大小 | |
| CN111201571B (zh) | 在高热条件下提高nand性能 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |