CN111679993A - 一种多通道并行同步总线控制器 - Google Patents

Abstract

本发明公开了一种多通道并行同步总线控制器，包括MCU、FPGA，所述FPGA包括：复数个总线控制器，分别通过相应类型的总线与对应的总线设备电路连接；复数个配置寄存器，用于根据所述MCU的指令对各总线控制器进行总线配置；时钟，用于控制数据采集时钟；数据存储模块，用于存储各总线控制器在同一时刻返回的采样数据供MCU读取；采样控制器，用于接收MCU的指令进行采样设置，并根据所述采样设置，在采样时钟到达时，调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致。本发明具有多路并发、数据读取速度快、不占用MCU总线接口，适合于多通道、大数据量、高速、并行总线设备同步数据采集的应用需求。

Description

一种多通道并行同步总线控制器

技术领域

本发明涉及数据采集技术领域，特别地，涉及一种多通道并行同步总线控制器。

背景技术

火箭发动机、航空发动机设计过程中，需要对发动机进行一系列的燃烧特性试验，为了获取准确的特性参数，需要对发动机进气道、燃烧室、喷管等不同截面、不同方位的压力参数进行测量，压力测量通道可达到数百路。

目前很多压力传感器都是数字型传感器，并且大多为总线接口，从而使一个测量控制器可以采集多路信号。然而，由于总线通信必须采用分时方式，当传感器数量较多时，平均数据采样率会下降。并且，各通道采集需要串行进行，并非时间上的严格同步。测量控制器多使用MCU开发，MCU总线接口有限，在需要大规模、高速、同步采样的场合，难以满足需求。

以I2C控制总线为例。I2C作为最成熟的总线标准之一，它是同步通信的一种特殊形式，具有接口线少，控制方式简单，通信速率较高的特点，在数据采集领域得到广泛的应用。现有技术中，在I2C控制总线上，每根总线上都连接一个或数个I2C传感器，只能有一个主节点，其他节点为从。在进行数据采集时，由于总线需要分时使用，当同一条总线上连接的传感器数量较多时，总线上的传感器在同一时刻只能采集一个传感器数据，效率不高。并且各通道之间的采集是串行的，在多传感器高速同步数据采集的应用中，每通道平均的采样速率会下降，无法同步获取多路的传感器数据。

发明内容

本发明提供了一种多通道并行同步总线控制器，以解决现有多通道同步采集时并发数少、采样速率低、无法同步获取多路的传感器数据的技术问题。

本发明采用的技术方案如下：

一种多通道并行同步总线控制器，包括MCU，还包括FPGA，所述FPGA包括复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器，

所述复数个总线控制器分别通过相应类型的总线与对应的总线设备电路连接，用于负责与对应的总线设备之间的接口通信，并在同一时刻返回采样数据；

所述复数个配置寄存器的数量与所述总线控制器相一致且分别与MCU和各总线控制器电路连接，用于根据所述MCU的指令对各总线控制器进行总线配置；

所述时钟与所述配置寄存器和采样控制器电路连接，用于控制数据采集时钟；

所述数据存储模块分别与MCU、各总线控制器电路连接，用于存储各总线控制器在同一时刻返回的采样数据供MCU读取；

所述采样控制器分别与所述时钟、数据存储模块、各总线控制器、MCU电路连接，用于接收所述MCU的指令进行采样设置，并根据所述采样设置，在采样时钟到达时，调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致实现多通道同步采集。

进一步地，所述总线控制器具体用于：根据历史采样过程消耗时间dt获得下一次的采样时间预估值

并发送至采样控制器，所述历史采样过程消耗时间为某次采样从命令发出起，至数据返回数据存储模块为止所消耗的时间。

进一步地，所述总线控制器包括:

采样时间测量模块，用于测量各总线控制器的历史采样过程消耗时间dt；

采样时间预测模块，用于根据总线控制器的历史采样过程消耗时间dt，采用预测算法对下一次采样时间进行预估获得采样时间预估值

并发送至所述采样控制器；

总线控制模块，用于负责与对应的总线设备之间的接口通信。

进一步地，所述预测算法包括卡尔曼滤波算法。

进一步地，所述采样控制器包括：

采样时间调整模块，用于在采样时钟到达时，根据各总线控制器发送的采样时间预估值

调整各总线控制器下一次的采样启动信号实际发出时刻t′₀：

其中，t₀表示期望的采样时刻，各总线控制器读取的采样数据均在同一期望的采样时刻t₀返回并存储至所述数据存储模块中，实现各通道采样的精确同步。

进一步地，所述采样控制器还包括：

数据读取通知模块，分别与所述MCU和数据存储模块电路连接，用于当数据存储模块存储的采样数据到达预设门限后，以中断方式通知MCU读取数据存储模块存储的采样数据。

进一步地，所述数据存储模块包括：

数据寄存器，分别与各总线控制器电路连接，用于存储各总线控制器某一时刻返回的采样数据：

数据缓存区，分别与所述MCU、数据读取通知模块、数据寄存器电路连接，用于以FIFO方式存储所述数据寄存器中的多个时刻的采样数据，以及在所存的多个时刻的采样数据到达预设门限时触发所述数据读取通知模块以中断方式通知MCU读取数据缓存区存储的采样数据。

进一步地，根据所述MCU的指令对各总线控制器进行总线配置具备包括配置各总线设备地址、通信速率、电平约定、保护时间间隔。

进一步地，所述接收所述MCU的指令进行采样设置包括设置采样速率、通道选择、缓存深度。

进一步地，所述相应类型的总线包括I2C、SPI、CAN、422、485总线。

本发明具有以下有益效果：

本发明的多通道并行同步总线控制器结合MCU和FPGA，并在PFGA中设置复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器等，采样控制器通过调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致实现多通道同步采集，具有多路并发、数据读取速度快、不占用MCU总线接口，适合于多通道、大数据量、高速、并行总线设备同步数据采集的应用需求，对总线类型无限制，可适用于I2C、SPI、CAN、422、485等常用总线，扩展性好，适用范围广。

除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照附图，对本发明作进一步详细的说明。

附图说明

构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是本发明优选实施例的多通道并行同步总线控制器示意图；

图2是本发明优选实施例的总线控制器示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

参照图1，本发明的优选实施例提供了一种多通道并行同步总线控制器，包括MCU，还包括FPGA，所述FPGA包括复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器，

所述复数个总线控制器分别通过相应类型的总线与对应的总线设备电路连接，用于负责与对应的总线设备之间的接口通信，并在同一时刻返回采样数据；

所述复数个配置寄存器的数量与所述总线控制器相一致且分别与MCU和各总线控制器电路连接，用于根据所述MCU的指令对各总线控制器进行总线配置；

所述时钟与所述配置寄存器和采样控制器电路连接，用于控制数据采集时钟；

所述数据存储模块分别与MCU、各总线控制器电路连接，用于存储各总线控制器在同一时刻返回的采样数据供MCU读取；

所述采样控制器分别与所述时钟、数据存储模块、各总线控制器、MCU电路连接，用于接收所述MCU的指令进行采样设置，并根据所述采样设置，在采样时钟到达时，调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致实现多通道同步采集。

现有的测量设备，多为一个微控制器MCU(如ARM)分时采集多路传感器。由于MCU的总线接口有限，通常每个类型的总线接口只有几个，由于总线需要分时使用，当同一条总线上连接的传感器数量较多时，每通道平均的采样速率会下降，并且各通道之间在采样时间上无法做到同步。对于AD采集，当AD芯片确定后，模数转换会在确定的若干时钟周期内完成，对于多通道并行采样，每个通道采用单独的AD，通过同源时钟控制，容易实现同步采样。对于总线式传感器，采样需要经过总线通信完成。首先控制器发送指令到传感器，传感器进行数据AD转换，完成后将数据通过总线返回。指令和数据在总线上的传输、指令的处理、响应都需要时间，这些时间都是不确定的。由于同一条总线只能分时使用，为实现并行采集，需要多条总线，每条总线上挂一个传感器。由于每条总线上，从指令发出到数据返回的时间都不确定，从而造成各通道之间在采样时间上的不同步。

基于上述问题，本实施例的多通道并行同步总线控制器结合MCU和FPGA，并在PFGA中设置复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器等，其中，总线控制器可以根据相应类型的总线与对应的总线设备进行接口通信，而采样控制器通过调整各总线控制器的采样启动信号发出时刻使各通道的采样数据按相同的返回时刻返回并存储至数据存储模块中供MCU读取，由于采样时间难以测量，因此本实施例采用采样数据返回时间点的同步来类似的代替采样同步，即通过调整采样启动信号发出时刻，使得各通道的数据返回时刻相一致来实现多通道同步采集，具有多路并发、数据读取速度快、不占用MCU总线接口，适合于多通道、大数据量、高速、并行总线设备同步数据采集的应用需求，对总线类型无限制，可适用于I2C、SPI、CAN、422、485等常用总线，扩展性好，适用范围广。

在本发明的优选实施例中，所述总线控制器具体用于：根据历史采样过程消耗时间dt获得下一次的采样时间预估值

并发送至采样控制器，所述历史采样过程消耗时间为某次采样从命令发出起，至数据返回数据存储模块为止所消耗的时间。

本实施例中，为了确保各通道在同一时刻返回采样数据，为了使采样控制器调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致，采用了根据历史采样过程消耗时间dt获得下一次的采样时间预估值

发送至采样控制器的方式，通过历史采样过程消耗时间dt获得下一次的采样时间预估值

可以使下一次的采样时间进行有效的量化，为后续采样控制器调整各总线控制器的采样启动信号发出时刻提供依据和基础，只有在事先获取到下一次的采样过程消耗的时间后，才可能确定调整各总线控制器的采样启动信号发出时刻的具体方案和策略，保证虽然各通道下一次的采样过程消耗的时间，但在获得各通道下一次的采样过程消耗的时间后，能够基于各通道下一次的采样过程消耗的时间调整各总线控制器的采样启动信号发出时刻，从而使各通道的采样数据返回时刻相一致，实现多通道同步采集的目的，因此，采样时间预估值

对于实现本实施例的多通道同步采集具有重要作用，直接影响到多通道同步效果，确保后续调整结果的准确性、可靠性和稳定性。

如图2所示，在本发明的优选实施例中，所述总线控制器包括:

采样时间测量模块，用于测量各总线控制器的历史采样过程消耗时间dt；

采样时间预测模块，用于根据总线控制器的历史采样过程消耗时间dt，采用卡尔曼滤波算法对下一次采样时间进行预估获得采样时间预估值

并发送至所述采样控制器；

总线控制模块，用于负责与对应的总线设备之间的接口通信。

本实施例的总线控制器具体通过设置采样时间测量模块测量各总线控制器的历史采样过程消耗时间dt，设置采样时间预测模块来基于所述历史采样过程消耗时间dt对下一次采样时间进行预估实时获得采样时间预估值

并发送至所述采样控制器。卡尔曼滤波算法利用线性系统状态方程，能够估计动态系统的状态，并能够对现场采集的数据进行实时的处理，在通信、导航、控制等诸多领域有着广泛的应用。

在本发明的优选实施例中，所述采样控制器包括采样时间调整模块，所述采样时间调整模块用于在采样时钟到达时，根据各总线控制器发送的采样时间预估值

调整各总线控制器下一次的采样启动信号实际发出时刻t′₀：

其中，t₀表示期望的采样时刻，各总线控制器读取的采样数据均在同一期望的采样时刻t₀返回并存储至所述数据存储模块中，实现各通道采样的精确同步。

AD采样的采样周期由时钟控制，采样过程会在固定的时钟周期内完成。但是对于总线型传感器，采样时间包括指令发送时间、传感器响应时间、数据返回时间，上述采样时间每个期间都有差异，如不做处理，将造成通道之间采样的不同步。因此，本实施例的采样控制器提供了采样时间调整模块具体用于整各总线控制器下一次的采样启动信号实际发出时刻t′₀，从而等效地实现个通道采样的精确同步，其原理类似于多列火车从同一站点出发去同一目的地，由于每趟列车的车速不同导致行车耗时不同，为了确保所有列车在同一时刻到达同一目的地，首先根据每趟列车的历史行车耗时预估每趟列车下一次的行车耗时，接着根据预估的每趟列车下一次的行车耗时来调整各车的出发时刻，如对于行车耗时长的列车，则将实际发车时刻提前，早点出发，对于行车耗时短的列车，则将实际发车时刻延后，晚点出发，经过上述发车时刻的调整，最后使所有列车都在同一时刻达到目的地，实现本发明的多通道同步数据采集。假设多通道并行同步总线控制器有n个通道，则实际采样启动信号发出时刻为：

其中，

为第i(i＝1..n)个通道的采样启动信号实际发出时间，

为第i(i＝1..n)个通道的采样时间预估值，因此，本实施例可以根据每个通道的实测的历史采样过程消耗时间dt得到各通道下一次的采样时间预估值

进而通过上述公式获得各总通道下一次的采样启动信号实际发出时刻t′₀，采样控制器则根据各总通道下一次的采样启动信号实际发出时刻t′₀通知各总线控制器进行数据采集，实现多通道并行采集，可见，本实施例不管多通道并行同步总线控制器有多少通道，每个通道采用的是何种总线和总线型传感器，各通道的指令发送时间、传感器响应时间、数据返回时间是否一致，均能够通过调整各通道的下一次的采样启动信号实际发出时刻t′₀时各通道采用数据返回时刻相一致，实现多通道并行采集，不会因各通道采样时间(指令发送时间、传感器响应时间、数据返回时间)的每个部分都有差异造成通道之间采样的不同步，具有灵活可靠，同步性好、传输效率高、数据读取快、扩展性好，适用范围广的特点。

在本发明的优选实施例中，所述采样控制器还包括：

数据读取通知模块，分别与所述MCU和数据存储模块电路连接，用于当数据存储模块存储的采样数据到达预设门限后，以中断方式通知MCU读取数据存储模块存储的采样数据。

具体地，所述数据存储模块包括：

数据寄存器，分别与各总线控制器电路连接，用于存储各总线控制器某一时刻返回的采样数据：

数据缓存区，分别与所述MCU、数据读取通知模块、数据寄存器电路连接，用于以FIFO方式存储所述数据寄存器中的多个时刻的采样数据，以及在所存的多个时刻的采样数据到达预设门限时触发所述数据读取通知模块以中断方式通知MCU读取数据缓存区存储的采样数据。

具体地，根据所述MCU的指令对各总线控制器进行总线配置具备包括配置各总线设备地址、通信速率、电平约定、保护时间间隔。

具体地，所述接收所述MCU的指令进行采样设置包括设置采样速率、通道选择、缓存深度。

具体地，所述相应类型的总线包括I2C、SPI、CAN、422、485总线，可满足现有各类总线数据传输的同步需要，适用范围广。

上述实施例中，MCU以地址映射方式访问FPGA中的各配置寄存器、采样控制器和数据缓冲区。

上述实施例提供的多通道并行同步总线控制器的工作流程如下：

(1)MCU发送指令设置配置寄存器，设置内容包括被控设备地址、通信速率、电平约定、保护间隔等。

(2)MCU发送指令设置采样控制器，设置内容包括采样速率、通道选择、缓存深度等。

(3)设置完成后，MCU通知采样控制器启动采集。

(4)采样控制器根据采样设置和时钟，在采样时刻到达时，通知多个总线控制器进行数据采集，实现多通道并行采集，其中，所述采样控制器在通知多个总线控制器进行数据采集前，先调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致。

(5)各总线控制器使用指定的协议与对应的总线设备进行通信，读取采样数据，写入相应的数据寄存器，并设置与通道相对应的数据就绪标志位，同时，各总线控制器还会根据所检测的历史采样过程消耗时间dt获得下一次的采样时间预估值

并发送至采样控制器。

(6)所有参与采样的通道的数据就绪后，将数据寄存器中的采样数据以FIFO方式压入数据缓冲区。

(7)数据缓冲区中数据到达预设门限后，采样控制器以中断方式通知MCU。

(8)MCU收到中断后，读取数据缓冲区中的采样数据。

综上所述，本发明的多通道并行同步总线控制器通过FPGA外扩多个总线控制器，使用FPGA实现多个总线型设备同时进行高效数据采集；通过采样时间预测算法对采样过程消耗的时间进行预估；通过调整采样启动信号发出时刻，使得各通道的数据返回时刻一致，实现了多通道总线同步采集的目的，支持的总线类型包括I2C、SPI、CAN、422、485等。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种多通道并行同步总线控制器，包括MCU，其特征在于，还包括FPGA，所述FPGA包括复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器，

所述复数个总线控制器分别通过相应类型的总线与对应的总线设备电路连接，用于负责与对应的总线设备之间的接口通信，并在同一时刻返回采样数据；

所述复数个配置寄存器的数量与所述总线控制器相一致且分别与MCU和各总线控制器电路连接，用于根据所述MCU的指令对各总线控制器进行总线配置；

所述时钟与所述配置寄存器和采样控制器电路连接，用于控制数据采集时钟；

所述数据存储模块分别与MCU、各总线控制器电路连接，用于存储各总线控制器在同一时刻返回的采样数据供MCU读取；

所述采样控制器分别与所述时钟、数据存储模块、各总线控制器、MCU电路连接，用于接收所述MCU的指令进行采样设置，并根据所述采样设置，在采样时钟到达时，调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致实现多通道同步采集。

2.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述总线控制器具体用于：根据历史采样过程消耗时间dt获得下一次的采样时间预估值

并发送至采样控制器，所述历史采样过程消耗时间为某次采样从命令发出起，至数据返回数据存储模块为止所消耗的时间。

3.根据权利要求2所述的多通道并行同步总线控制器，其特征在于，所述总线控制器包括:

采样时间测量模块，用于测量各总线控制器的历史采样过程消耗时间dt；

采样时间预测模块，用于根据总线控制器的历史采样过程消耗时间dt，采用预测算法对下一次采样时间进行预估获得采样时间预估值

并发送至所述采样控制器；

总线控制模块，用于负责与对应的总线设备之间的接口通信。

4.根据权利要求3所述的多通道并行同步总线控制器，其特征在于，

所述预测算法包括卡尔曼滤波算法。

5.根据权利要求2或3所述的多通道并行同步总线控制器，其特征在于，所述采样控制器包括：

采样时间调整模块，用于在采样时钟到达时，根据各总线控制器发送的采样时间预估值

调整各总线控制器下一次的采样启动信号实际发出时刻t′₀：

其中，t₀表示期望的采样时刻，各总线控制器读取的采样数据均在同一期望的采样时刻t₀返回并存储至所述数据存储模块中，实现各通道采样的精确同步。

6.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，所述采样控制器还包括：

数据读取通知模块，分别与所述MCU和数据存储模块电路连接，用于当数据存储模块存储的采样数据到达预设门限后，以中断方式通知MCU读取数据存储模块存储的采样数据。

7.根据权利要求6所述的多通道并行同步总线控制器，其特征在于，所述数据存储模块包括：

数据寄存器，分别与各总线控制器电路连接，用于存储各总线控制器某一时刻返回的采样数据：

数据缓存区，分别与所述MCU、数据读取通知模块、数据寄存器电路连接，用于以FIFO方式存储所述数据寄存器中的多个时刻的采样数据，以及在所存的多个时刻的采样数据到达预设门限时触发所述数据读取通知模块以中断方式通知MCU读取数据缓存区存储的采样数据。

8.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

根据所述MCU的指令对各总线控制器进行总线配置具备包括配置各总线设备地址、通信速率、电平约定、保护时间间隔。

9.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述接收所述MCU的指令进行采样设置包括设置采样速率、通道选择、缓存深度。

10.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述相应类型的总线包括I2C、SPI、CAN、422、485总线。

Images