CN111654283A - 时钟信号调节电路和方法以及模拟电路 - Google Patents

Abstract

本发明公开了一种时钟信号调节电路和方法以及模拟电路，用于调节一模拟电路的内部时钟的频率，通过频率计算模块获取内部时钟的当前频率，将当前频率与所需的目标频率进行比较。决策模块根据比较结果，对数字调节信号进行信号调整，最后模拟电路控制模块利用进行信号调整后的数字调整信号对模拟电路进行数字调节，以使得内部时钟的频率不断逼近所需的目标频率。本发明提供的技术方案中，决策模块结合二分法以及顺序调节法对数字调节信号进行调整，兼顾了精度和测试成本。与仅利用顺序调节法的现有技术相比，测试效率有大幅度提高。

Description

时钟信号调节电路和方法以及模拟电路

技术领域

本发明涉及半导体集成电路领域，尤其是涉及一种时钟信号调节电路和方法以及模拟电路。

背景技术

众所周知，随着模拟电路应用领域的发展，在多媒体、高速传输等应用中，对系统主频的准确度已经提出了更高要求，这对模拟电路设计领域提出了更高的要求，尤其是对各种频率类IP产品提出了高精度需求，所述IP产品又被称为IP核，全称知识产权核(Intellectual Property core)，是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模组。例如高精度PLL(Phase Locked Loop)、OSC(振荡器)逐渐成为许多特殊应用中的必备IP产品。为了实现高精度的时钟调节，逐渐开始采用数字电路对模拟信号进行精确的自动调节。

现有技术中，模拟电路设计通常利用专用的数模转换方法进行调教，即可通过外围电路的数字调节信号进行模拟电路的模拟量进行调教。为了模拟量的调教方便，模拟量和数字调节信号之间一般基于线性关系进行设计，也即可以通过数字量的单调调节，调节对应的模拟信号。而模拟时钟源也基于类似设计方法，可通过外围电路的数字调节信号值对应模拟电路的内部时钟源输出的时钟频率。

现有技术中对于模拟时钟的调节通常是采用以下方法实现：

(1)逐个设置模拟电路数字调节信号；

(2)通过测试端口将时钟信号分频传输到片外，由测试仪器进行量测；

(3)如果达标，则记录对应的调节值；如果不达标，则进一步通过调节算法计算数字调节信号的值，并重复上面的测试方法，逐步逼近测试目标结果直到测试得到目标结果。

对于数字调节信号的调节算法，一般可以采用顺序调节法，即逐个遍历数字调节信号的值，直到找到需要的目标值；而基于设计中数字调节信号的值与模拟信号是呈线性关系的基础，在调节算法中也常常使用二分法进行调节。

在非高精度的模拟信号的调节方法中，由于对精度的要求较低，在实际流片后，数字调节信号的值和模拟量基本能够保持单调性，利用二分法调节能够满足要求；而一般非高精度电路的数字调节值范围比较小(例如，仅4位调节，调节值的范围从0到15)，采用顺序调节方式对测试时间的影响并不大，也比较容易实现。

而当对高精度的模拟电路进行调节时，其电路相比非高精度模拟电路有两大区别：

(1)为了满足模拟电路的调节范围和精度控制要求，通常电路会增加数字调节信号的位数，例如从4比特扩展到12比特；

(2)模拟电路在进行高精度精调节时，由于工艺角、电压、温度等复杂因素的综合影响，造成在扩展出的控制位上，很难精细地保证数字值与模拟量之间的线性度，存在一定的随机变化情况。

发明人在具体实施时发现，现有技术中常用的顺序调节法和二分法在高精度模拟电路调节上，存在以下缺陷：

(1)当数字调节信号的位数扩展后，由于顺序调节法的时间复杂度位为O(N)，其对应测试时间大量增加，以从4比特增大到12比特且一次调节需要1微秒为例，4比特对应的总调节时间为16微秒，而12比特对应的总调节时间为4.1毫秒，测试时间增大到原来的2^(16-4)＝256倍。由此可见，在数字调节信号的位数增加后，测试成本会大量增加且效率很低，测试成本包括但不限于时间成本及测试费用成本；

(2)二分法的时间复杂度为O(log2N)，决定其对调节位宽调节不敏感，能够有效解决增加数字调节位引起的测试时间问题，但由于模拟量在高精度区域的非线性特征，采用二分法可能造成决策失误，造成最终模拟量精度不达标。

因此，需要提出一种可以在保证精度前提下，减少测试成本的方案。

发明内容

本发明的目的在于提供一种时钟信号调节电路和方法以及模拟电路，用于解决现有技术中无法兼顾测试成本以及精度的问题。

为了解决上述技术问题，本发明提出一种时钟信号调节电路，用于调节一模拟电路的内部时钟的频率，所述时钟信号调节电路包括：

频率计算模块，其被配置为获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较，反馈比较结果给决策模块；

决策模块，其被配置为基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值给模拟电路控制模块，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制模块，其被配置为基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或接近所述目标频率，所述数字调节信号来自所述模拟电路控制模块；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。

可选地，所述数字调节信号包括单调区部分以及非单调区部分；

所述信号调整包括：所述决策模块基于所述比较结果对所述单调区部分利用所述二分法进行调节，并对所述非单调区部分利用所述顺序调节法进行调节；

其中，每次对所述单调区部分的一个选中位进行调节时，均对所述非单调区部分的所有位利用所述顺序法进行调节。

可选地，所述单调区部分分布在所述数字调节信号的高位，所述非单调区部分分布在所述数字调节信号的低位，所述数字调节信号的初始状态为处于中间值，所述中间值为所述单调区部分的最高位为1，所述单调区部分的其它位均为0，所述非单调区的所有位均为0。

可选地，所述单调区部分的大小与所述模拟电路的内部时钟的频率的大小成正比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节。

可选地，所述数字调节信号的大小与所述模拟电路的内部时钟的频率的大小成反比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节。

可选地，所述第一策略包括：

每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，并以此获取所述当前频率最接近或等于所述目标频率时所述非单调区部分对应的值，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；

当所述信号调整完成后，基于所述集合获取所述最佳调节值。

可选地，还包括：

主控制模块，其被配置为接收外部使能信号，并用于在接收到所述外部使能信号时，输出第一使能信号给参考时钟计数模块以及反馈所述时钟信号调节电路的运行状态；

参考时钟计时模块，其被配置为在接收到所述第一使能信号时开始第一计时，并输出第二使能信号给内部时钟计数模块，当所述第一计时到达第一阈值时，停止输出所述第二使能信号，并反馈所述时钟信号调节电路的运行状态给所述主控制模块，所述第一阈值为预先配置的值；

内部时钟计数模块，其被配置为在接收到所述第二使能信号时开始第一计数，并在所述第二使能信号停止输出后，反馈所述第一计数给所述频率计算模块；

所述频率计算模块基于所述第一计时和所述第一计数获取所述内部时钟的当前频率。

可选地，所述第一计时为统计所述参考时钟计时模块输出所述第二使能信号的时间t，所述第一计数为采集内部时钟的上升沿数量n；

所述频率计算模块按照以下公式获取所述当前频率f：

f＝n/t。

基于同一发明构思，本发明还提出一种时钟信号调节方法，用于调节一模拟电路的内部时钟的频率，利用上述特征描述中任一项所述的时钟信号调节电路，所述时钟信号调节方法包括以下步骤：

频率计算步骤：获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较；

决策步骤：基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制步骤：基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或最接近所述目标频率；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。

基于同一发明构思，本发明还提出一种模拟电路，其特征在于，包括上述特征描述中任一项所述的时钟信号调节电路，或上述特征描述中所述的时钟信号调节方法；

利用所述时钟信号调节电路或所述时钟信号调节方法调节所述模拟电路的内部时钟频率。

与现有技术相比，本发明具有以下有益效果：

1、本发明提供的一种时钟信号调节电路，用于调节一模拟电路的内部时钟的频率，通过频率计算模块获取内部时钟的当前频率，将当前频率与所需的目标频率进行比较。决策模块根据比较结果，对数字调节信号进行信号调整，最后模拟电路控制模块利用进行信号调整后的数字调整信号对模拟电路进行数字调节，以使得内部时钟的频率不断逼近所需的目标频率。本发明提供的技术方案中，决策模块结合二分法以及顺序调节法对数字调节信号进行调整，兼顾了精度和测试成本。与仅利用顺序调节法的现有技术相比，测试效率有大幅度提高。

2、决策模块利用二分法对数字调节信号的单调区部分进行调节，并同时利用顺序调节法对数字调节信号的非单调区部分进行调节。基于此，在利用二分法对数字调节信号的单调区部分进行调节时可以快速的逼近目标频率，然后对数字调节信号的非单调区部分利用顺序调节法，可以有效避免单纯利用二分法导致数字调节信号的非单调区部分会降低精度的影响，有效提高了精度。

本发明提供的时钟信号调节方法以及模拟电路，与所述时钟信号调节电路属于同一发明构思，因此，其具有相同的有益效果。

附图说明

图1为本发明一实施例提出的一种时钟信号调节电路的逻辑示意图；

图2为数字调节信号的信号调整过程示意图；

图3为本发明另一实施例提出的一种时钟信号调节方法的流程示意图。

具体实施方式

下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

在本发明的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

请参考图1，本发明一实施例提出一种时钟信号调节电路，用于调节一模拟电路的内部时钟的频率，所述时钟信号调节电路包括频率计算模块、决策模块以及模拟电路控制模块。所述频率计算模块被配置为获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较，反馈比较结果给决策模块。所述决策模块被配置为基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值给模拟电路控制模块，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值。所述模拟电路控制模块被配置为基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或接近所述目标频率，所述数字调节信号来自所述模拟电路控制模块。其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。本领域技术人员可以理解的是，所述频率计算模块是用于获取某一电路内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较，反馈比较结果给决策模块。因此，所述频率计算模块可利用频率采集电路实施，例如所述频率计算模块可包括但不限于利用基于FPGA或MCU设计的频率采集电路，具体不做限制，只要能实现频率采集功能的电路或者器件皆可。所述决策模块是用于基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值给模拟电路控制模块，并按照第一策略获取最佳调节值。因此，所述决策模块只要是带有数据处理功能的智能芯片或电路都可用于实施本申请的技术方案，例如，所述决策模块可为MCU或者逻辑门电路构成的数据处理电路，在此也不做限制。所述模拟电路控制模块是用于基于所述调节值对所述模拟电路进行数字调节，因此，所述模拟电路控制模块可利用具有数字调节功能的器件或者电路，例如，所述模拟电路控制模块可选用数字调节器实施或者选用带有数字调节功能的MCU来进行实施。具体可根据实际需要来选择，在此不一一赘述。

与现有技术不同之处在于，本发明提出的一种时钟信号调节电路，用于调节一模拟电路的内部时钟的频率，通过频率计算模块获取内部时钟的当前频率，将当前频率与所需的目标频率进行比较。决策模块根据比较结果，对数字调节信号进行信号调整，最后模拟电路控制模块利用进行信号调整后的数字调整信号对模拟电路进行数字调节，以使得内部时钟的频率不断逼近所需的目标频率。本发明提供的技术方案中，决策模块结合二分法以及顺序调节法对数字调节信号进行调整，兼顾了精度和测试成本。与仅利用顺序调节法的现有技术相比，测试效率有大幅度提高。本发明提供的技术方案其核心思想是：不将所述数字调节信号看成一个整体，而是拆成两个部分来看待，所述决策模块对适合所述二分法的部分利用进行所述二分法调节，对适合所述顺序调节法的部分利用进行所述顺序调节法调节，不是单纯的仅利用二分法调节或顺序调节法调节。

优选地，所述数字调节信号包括单调区部分以及非单调区部分，所述信号调整包括：所述决策模块基于所述比较结果对所述单调区部分利用所述二分法进行调节，并对所述非单调区部分利用所述顺序调节法进行调节。其中，每次对所述单调区部分的一个选中位进行调节时，均对所述非单调区部分的所有位利用所述顺序法进行调节。所述决策模块利用所述二分法对所述数字调节信号的所述单调区部分进行调节，并同时利用所述顺序调节法对所述数字调节信号的所述非单调区部分进行调节。基于此，在利用所述二分法对所述数字调节信号的所述单调区部分进行调节时可以快速的逼近目标频率，然后对所述数字调节信号的所述非单调区部分利用所述顺序调节法，可以有效避免单纯利用二分法导致所述数字调节信号的非单调区部分会降低精度的影响，有效提高了精度。需要注意的是，所述单调区部分指的是所述数字调节信号中对应的模拟电路中低精度区域的模拟信号部分，所述非单调区部分指的是所述数字调节信号中对应的模拟电路中高精度区域的模拟信号部分。其中，所述低精度区域的模拟信号部分能够保证输入的数字调节信号与模拟信号的单调性，因此在这一部分可以应用二分法的优势，快速将数字调节信号的调节范围收敛，得到一个比较接近目标频率的值。在所述高精度区域的模拟信号部分时，所述数字调节信号对于模拟电路的调节单调性不佳，采用顺序调节法能够保证找到最佳的调节点，将模拟电路调节到最佳的模拟量，得到一个最接近或等于目标频率的值。

为了便于说明本发明的技术方案，在本发明实施例中以所述数字调节信号中的单调区部分位于所述数字调节信号的高位，所述数字调节信号中的非单调区部分位于所述数字调节信号的低位为例具体说明。有关所述数字调节信号其它情形的结构，同样可采用相同的方案实施，在此不一一赘述。

具体地，当所述单调区部分分布在所述数字调节信号的高位，所述非单调区部分分布在所述数字调节信号的低位时，所述数字调节信号的初始状态为处于中间值，所述中间值为所述单调区部分的最高位为1，所述单调区部分的其它位均为0，所述非单调区的所有位均为0。

由于所述数字调节信号来自所述模拟电路控制模块，也即，所述模拟电路控制模块在所述时钟信号调节电路刚开始工作时，会给所述数字调节信号赋初值，且初值为所述数字调节信号的中间值，此时，所述模拟电路会根据初值进行数字调节，此时频率计算模块会获取所述模拟电路的当前频率，并且与需要的目标进行比较，然后再进行后续的信号调整过程，最终获取最佳调节值以使所述模拟电路的内部时钟的频率等于或接近所述目标频率。需要注意的是，若是在其中某个信号调整过程中，所述频率计算模块获取到的当前频率等于需要的目标频率，那么所述决策模块就无需再进行信号调整，此时得到的数字调节信号即需要的最佳调节值，所述时钟信号调节电路直接输出最佳调节值给所述模拟电路，并对所述模拟电路进行数字调节。

例如，所述数字调节信号为DH+DL，所述DH为所述单调区部分，所述DL为所述非单调区部分，且所述DH为所述数字调节信号的高位，所述DL为所述数字调节信号的低位。请参考图2，以所述DH为3位，所述DL为2位具体说明，基于上述描述可知，所述DH的初始状态为100，所述DL的初始状态为00，此时所述数字调节信号为100+00，利用该数字调节信号对所述模拟电路进行数字调节，所述频率计算模块会获取到当前频率，所述决策模块会记录当前频率与所述目标频率的差值，此时，利用顺序调节法对所述DL进行遍历，可按照所述DL的大小顺序遍历，也可按照设置好的顺序遍历，具体按照何种顺序遍历所述DL在此不做限制，具体可根据实际需要来选择。为了便于说明，本发明实施例中，对所述DL按照从小到大的顺序遍历，也即按照00、01、10、11的顺序遍历，所述决策模块会记录所述DL中每一位选中值对应的当前频率与所述目标频率的差值；每当所述DL的值为11时对应的时钟进行统计并记录结束后，进行所述DH值的信号调整，利用二分法选择下一个DH，由于所述DH与所述模拟电路中模拟信号存在单调性，也即所述当前频率与所述DH存在单调性关系。可以理解的是，若当前的DH对应的当前频率大于所述目标频率，则将所述DH往频率变小的方向调整，相应地，若当前的DH对应的当前频率小于所述目标频率，则将所述DH往频率变大的方向调整。当所述DH和所述DL的每位都调整结束后，则调节完成，所述决策模块会选择出所述最佳调节值，并将对应的DH和DL值输出到所述模拟电路控制模块，以对所述模拟电路进行数字调节。

由于所述单调区部分的大小与预伸所述模拟电路的内部时钟的频率的大小存在单调性的关系，而单调性关系可分为单调递增(正比)关系或单调递交(反比)关系。因此，所述信号调整一般可分为两大类。

第一类，所述单调区部分的大小与所述模拟电路的内部时钟的频率的大小成正比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节。

第二类，所述单调区部分的大小与所述模拟电路的内部时钟的频率的大小成反比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节。

需要注意的是，在实际应用中，具体利用第一类还是第二类的信号调整，可根据实际需要来选择，在此不做限制。

优选地，所述第一策略包括：每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，并以此获取所述当前频率最接近或等于所述目标频率时所述非单调区部分对应的值，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；当所述信号调整完成后，基于所述集合获取所述最佳调节值。

由于每次对所述单调区部分的一个选中位进行调节时，需要获取此时所述非单调区部分中所有位对应的所述当前频率，以所述DH和所述DL为例，每一位所述DH对应的当前频率会有四个值，如果每个所述DL对应的频率全部记录，会显得很繁琐，可以仅记录这四个值中最靠近所述目标频率的值，这样可以节省大量的内存，也为最后从集合中筛选出所述最佳调节值降低了难度和减少了时间。在本发明其它实施例中，所述第一策略还可以是：每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；当所述信号调整完成后，基于所述集合获取所述最佳调节值。具体利用何种第一策略，在此不做限制，具体可根据实际需要来选择。

可选地，请参考图1，所述时钟信号调节电路还包括：

主控制模块，其被配置为接收外部使能信号，并用于在接收到所述外部使能信号时，输出第一使能信号给参考时钟计数模块以及反馈所述时钟信号调节电路的运行状态；

参考时钟计时模块，其被配置为在接收到所述第一使能信号时开始第一计时，并输出第二使能信号给内部时钟计数模块，当所述第一计时到达第一阈值时，停止输出所述第二使能信号，并反馈所述时钟信号调节电路的运行状态给所述主控制模块，所述第一阈值为预先配置的值；

内部时钟计数模块，其被配置为在接收到所述第二使能信号时开始第一计数，并在所述第二使能信号停止输出后，反馈所述第一计数给所述频率计算模块；

所述频率计算模块基于所述第一计时和所述第一计数获取所述内部时钟的当前频率。

本领域技术人员可以理解的是，所述主控制模块是用于接收外部使能信号，并用于在接收到所述外部使能信号时，输出第一使能信号给参考时钟计数模块以及反馈所述时钟信号调节电路的运行状态。因此，所述主控制模块可选用带有数据处理能力的智能芯片，例如所述主控制模块可包括但不限于利用MCU或FPGA或MPU或DSP进行实施，具体不做限制。所述参考时钟计时模块和所述内部时钟计数模块，可采用标准逻辑门电路实现，从而对频率进行精确量测和控制。具体可根据实际需要来选择，在此不一一赘述。

进一步地，所述第一计时为统计所述参考时钟计时模块输出所述第二使能信号的时间t，所述第一计数为采集内部时钟的上升沿数量n；

所述频率计算模块按照以下公式获取所述当前频率f：

f＝n/t。

所述时钟信号调节电路的工作状态可分为三个阶段，分别为初始状态、调节状态以及完成状态。

其中，在初始状态时，即所述时钟信号调节电路复位后，所述时钟信号调节电路处于的待机状态，等待外部使能信号指示，调节完毕指示信号处于关闭状态，所述模拟电路的数字调节信号处于中间值，为二分法处理做准备；

当接收到外部使能信号后，所述时钟信号调节电路进入调节状态，开始运行；在调节结束前，调节完毕指示信号仍然处于关闭状态，所述时钟信号信号的内部开始进行模拟量调节；在调节状态中，所述决策模块中结合了二分法和顺序调节法两种方法：结合低精度区域模拟信号单调性高和高精度区域模拟信号单调性差，由单调区部分利用二分法进行调节和非单调区部分利用顺序调节法进行调节两个部分组成。

当调节结束后，所述时钟信号调节电路从调节状态切换到完成状态，调节完毕指示信号切换为打开状态，指示外部电路(也即模拟电路)可继续下一步操作。

为了更加详细地介绍本发明的技术方案，以下提供一种更为具体的实施例：

为了更好的解释本发明，以下将常规的数字调节信号分为H个比特的单调区部分(以下用DH[H-1:0]表示)和L个比特的非单调区部分(以下用DL[L-1:0]表示)。

1、所述时钟信号调节电路的初始状态为：所述模拟电路控制模块将所述数字调节信号的初始值设置如下：DH为中间值，即最高位DH[H-1]为1，其它位均为0，DL均为0；

2、所述时钟信号调节电路的频率统计和记录方法如下：

所述时钟信号调节电路的内部会根据所述参考时钟计时模块以及所述内部时钟计数模块同时开始外部和内部的时钟拍数统计；

当外部时钟节拍统计到预期值(也即预期值设置根据精度要求进行调整)时，所述内部时钟计数模块停止时钟拍数统计，并将对应拍数发送到所述频率计算模块；

所述频率计算模块计算与所述目标频率绝对值差值(以下简称频率距离)以及与所述目标频率进行大小比较；

若当前频率相比已记录频率距离更小，则记录当前DH和DL值，以及对应频率距离；

若当前操作为DH的第一个调节目标，即DL为全0，则记录当前频率相比目标频率的大小信息，作为单调区部分调节的依据；

3、所述决策模块对所述数字调节信号进行信号调整包括以下：

所述决策模块对DH进行二分法调节，在DH调节过程中，同时对DL进行顺序调节法调节，还是以图2为例，也即DH为3位，DL为2位为例，对所述信号调整的过程做简要示意，其具体过程如下：

a)设置DH的当前选中位为1(初始化为最高位，接下来逐个向低位选中)，对DL从全0到全1进行顺序增加的逐个频率检测、比较和记录，从而记录下了当前DH下最近的频率距离及对应的DH和DL值；

b)每当对DL为全1时对应的时钟进行统计并记录结束后，进行DH值的调整，否则进行DL值的调整；

c)当DL为0时，记录下的当前DH与目标值大小关系，根据频率调节方向，在进行DH调节时，向频率变快或变慢的方向进行调节

d)进行DH值调整时，遵循以下方法：以DH值增大，则对应频率加快为例，如果当前验证结果表明当前频率相比目标频率偏慢时，则当前DH选中位应设置为1，如果当前频率相比目标频率偏快，则当前选中位应设置为0；而下一个调节选中位则选中当前DH选中位的相邻低位(比如当前选中位为DH[2]，则下一个选中位为DH[1])，并将该位值设置为1，重复进行DL顺序扫描调节和结果记录；

当DH和DL的每位都扫描结束后，则调节完成，电路将最终频率调节记录的DH和DL值输出到模拟电路控制模块，同时输出调节完成标记信号。

本发明实施例提供了一种时钟信号调节电路，其功能为自动对模拟电路的高精度时钟源进行调节。当时钟信号调节电路被使能后，其运算逐步逼近目标频率，先采用二分法对低精度区域粗调频率，再使用顺序调节法对高精调区域扫描精调频率，最终可达最佳调节值。

在本发明实施例中以所述数字调节信号为12比特调节范围为例，其中线性区域范围DH为9比特，非线性区域范围DL为3比特，来具体说明本发明的调节效果。从图2中可见，通过对高位数字调节，对高位线性区通过二分法已经快速接近了目标结果区域，而通过对低位数字的顺序调节避免了非线性区对决策结果的影响。从追踪结果的过程来看，利用本发明的技术方案最多基于72次迭代获得最佳值，而仅利用顺序调节法调节则最长需要4096次迭代，因此，利用本发明的技术方案后调节时间约为顺序调节法的1.8％，效率提升了56.8％。

基于同一发明构思，本发明还提出一种时钟信号调节方法，请参考图3，用于调节一模拟电路的内部时钟的频率，利用上述特征描述中任一项所述的时钟信号调节电路，所述时钟信号调节方法包括以下步骤：

频率计算步骤：获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较；

决策步骤：基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制步骤：基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或最接近所述目标频率；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。

基于同一发明构思，本发明还提出一种模拟电路，其特征在于，包括上述特征描述中任一项所述的时钟信号调节电路，或上述特征描述中所述的时钟信号调节方法；

利用所述时钟信号调节电路或所述时钟信号调节方法调节所述模拟电路的内部时钟频率。所述时钟信号调节电路可集成于所述模拟电路中，也即所述模拟电路为带有所述时钟信号调节电路的高精度时钟源电路，可利用所述时钟信号调节电路直接控制内部模拟信号，所述时钟信号调节电路设置电路调节目标并通过使能信号驱动电路，所述时钟信号调节电路对模拟电路进行自动频率检测并调节，调节完成后，所述时钟信号调节电路自动反馈结果给外部控制电路。

综上所述，本发明提出一种时钟信号调节电路和方法以及模拟电路，用于调节一模拟电路的内部时钟的频率，通过频率计算模块获取内部时钟的当前频率，将当前频率与所需的目标频率进行比较。决策模块根据比较结果，对数字调节信号进行信号调整，最后模拟电路控制模块利用进行信号调整后的数字调整信号对模拟电路进行数字调节，以使得内部时钟的频率不断逼近所需的目标频率。本发明提供的技术方案中，决策模块结合二分法以及顺序调节法对数字调节信号进行调整，兼顾了精度和测试成本。与仅利用顺序调节法的现有技术相比，测试效率有大幅度提高。

决策模块利用二分法对数字调节信号的单调区部分进行调节，并同时利用顺序调节法对数字调节信号的非单调区部分进行调节。基于此，在利用二分法对数字调节信号的单调区部分进行调节时可以快速的逼近目标频率，然后对数字调节信号的非单调区部分利用顺序调节法可以有效避免数字调节信号的非单调区部分对精度的影响，有效提高了精度。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”或“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种时钟信号调节电路，其特征在于，用于调节一模拟电路的内部时钟的频率，所述时钟信号调节电路包括：

频率计算模块，其被配置为获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较，反馈比较结果给决策模块；

决策模块，其被配置为基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值给模拟电路控制模块，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制模块，其被配置为基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或接近所述目标频率，所述数字调节信号来自所述模拟电路控制模块；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。

2.如权利要求1所述的时钟信号调节电路，其特征在于，所述数字调节信号包括单调区部分以及非单调区部分；

所述信号调整包括：所述决策模块基于所述比较结果对所述单调区部分利用所述二分法进行调节，并对所述非单调区部分利用所述顺序调节法进行调节；

其中，每次对所述单调区部分的一个选中位进行调节时，均对所述非单调区部分的所有位利用所述顺序法进行调节。

3.如权利要求2所述的时钟信号调节电路，其特征在于，所述单调区部分分布在所述数字调节信号的高位，所述非单调区部分分布在所述数字调节信号的低位，所述数字调节信号的初始状态为处于中间值，所述中间值为所述单调区部分的最高位为1，所述单调区部分的其它位均为0，所述非单调区的所有位均为0。

4.如权利要求3所述的时钟信号调节电路，其特征在于，所述单调区部分的大小与所述模拟电路的内部时钟的频率的大小成正比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节。

5.如权利要求3所述的时钟信号调节电路，其特征在于，所述数字调节信号的大小与所述模拟电路的内部时钟的频率的大小成反比关系；

所述信号调整包括：若所述当前频率大于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为1，并对所述非单调区部分利用所述顺序调节法进行调节；

若所述当前频率小于所述目标频率，则所述决策模块将当前时刻所述单调区部分中选中位的值设置为0，并对所述非单调区部分利用所述顺序调节法进行调节。

6.如权利要求3所述的时钟信号调节电路，其特征在于，所述第一策略包括：

每次对所述单调区部分的一个选中位进行调节时，获取此时所述非单调区部分中所有位对应的所述当前频率，并以此获取所述当前频率最接近或等于所述目标频率时所述非单调区部分对应的值，记录此时所述数字调节信号对应的值，所述数字调节信号的值与所述当前频率构成一具有对应关系的集合；

当所述信号调整完成后，基于所述集合获取所述最佳调节值。

7.如权利要求1所述的时钟信号调节电路，其特征在于，还包括：

主控制模块，其被配置为接收外部使能信号，并用于在接收到所述外部使能信号时，输出第一使能信号给参考时钟计数模块以及反馈所述时钟信号调节电路的运行状态；

参考时钟计时模块，其被配置为在接收到所述第一使能信号时开始第一计时，并输出第二使能信号给内部时钟计数模块，当所述第一计时到达第一阈值时，停止输出所述第二使能信号，并反馈所述时钟信号调节电路的运行状态给所述主控制模块，所述第一阈值为预先配置的值；

内部时钟计数模块，其被配置为在接收到所述第二使能信号时开始第一计数，并在所述第二使能信号停止输出后，反馈所述第一计数给所述频率计算模块；

所述频率计算模块基于所述第一计时和所述第一计数获取所述内部时钟的当前频率。

8.如权利要求7所述的时钟信号调节电路，其特征在于，所述第一计时为统计所述参考时钟计时模块输出所述第二使能信号的时间t，所述第一计数为采集内部时钟的上升沿数量n；

所述频率计算模块按照以下公式获取所述当前频率f：

f＝n/t。

9.一种时钟信号调节方法，其特征在于，用于调节一模拟电路的内部时钟的频率，利用如权利要求1至8中任一项所述的时钟信号调节电路，所述时钟信号调节方法包括以下步骤：

频率计算步骤：获取所述内部时钟的当前频率，并将所述内部时钟的当前频率与目标频率比较；

决策步骤：基于所述比较结果以及自调节算法对数字调节信号进行信号调整，输出调节值，并按照第一策略获取最佳调节值，所述最佳调节值为当所述模拟电路的内部时钟的频率等于或接近所述目标频率时对应的所述调节值；

模拟电路控制步骤：基于所述调节值对所述模拟电路进行数字调节，以使所述模拟电路的内部时钟的频率等于或最接近所述目标频率；

其中，所述自调节算法包括二分法以及顺序调节法，所述调节值为所述数字调节信号经所述信号调整后的值。

10.一种模拟电路，其特征在于，包括如权利要求1至8中任一项所述的时钟信号调节电路，或如权利要求9所述的时钟信号调节方法；

利用所述时钟信号调节电路或所述时钟信号调节方法调节所述模拟电路的内部时钟频率。

Images